用于消除具有掺杂等离子体的钉扎层的像素中的滞后的工艺及其设备的制作方法
【专利摘要】本发明涉及一种用于消除具有掺杂等离子体的钉扎层的像素中的滞后的工艺及其设备。本发明涉及一种工艺的实施例，所述工艺包含在衬底的表面上在光敏区域上方、转移栅极上表面上方及至少所述转移栅极最靠近所述光敏区域的侧壁上方沉积牺牲层，所述牺牲层具有选定的厚度。光致抗蚀剂层被沉积在所述牺牲层上方，所述光致抗蚀剂层经图案化及蚀刻以在所述光敏区域及所述转移栅极上表面的至少一部分上方暴露所述衬底的所述表面，从而在所述转移栅极最靠近所述光敏区域的所述侧壁上留下牺牲间隔片。所述衬底经等离子体掺杂以在所述光敏区域与所述衬底的所述表面之间形成钉扎层。所述钉扎层与所述转移栅极的所述侧壁之间的间隔大体上对应于所述牺牲间隔片的厚度。本发明揭示且主张其它实施例。
【专利说明】用于消除具有掺杂等离子体的钉扎层的像素中的滞后的工艺及其设备
【技术领域】
[0001]所描述的实施例大体涉及图像传感器，且特定来说涉及(但不仅限于)包含掺杂等离子体的钉扎层的图像传感器。
【背景技术】
[0002]图像传感器在数码静态相机、蜂窝式电话、监控摄像机、医疗、汽车及其它应用中广泛使用。互补金属氧化物半导体(“CMOS”)技术被用于制造硅衬底上的低成本图像传感器。在众多图像传感器中，之所以使用被称为钉扎光电二极管的光电二极管结构，是因为其低噪声性能。
[0003]在这些光电二极管结构中，P+型掺杂钉扎层是在硅表面处或正下方邻近转移栅极处进行离子植入。N型光敏区域经离子植入而更深地进入P型掺杂硅衬底中，也在邻近于转移栅极处。N型掺杂层是存储离开通常存在缺陷的表面区域的电荷的掩埋层。P+型钉扎层的目的是使光电二极管表面上的缺陷钝化。P+型掺杂钉扎层、N型掺杂光敏区域及邻近的转移栅极的边缘的相对位置应进行精心设计，以改进通过转移栅极进行的光电二极管电荷转移。这随着CMOS图像传感器(“CIS”)持续小型化而变得愈加重要。
[0004]随着CIS持续小型化，其像素面积且主要是其光敏区域缩小。这导致每一像素对光进行拦截及对光生电荷进行固持的能力减小。此外，随着背照式(“BSI”)图像传感器的引入，其变薄的衬底对光生电荷、尤其是对可穿过硅衬底而不被完全吸收的波长较长的光产生了进一步的限制。虽然制造技术的进步促进最小可准许CMOS大小的减小，但形状放置的可变性(即，对准容差)的减小进步却比较慢。图像滞后经常依赖于N型掺杂光敏区域、P+型钉扎层及邻近的转移栅极边缘之间的一致对准容差。
【发明内容】
[0005]在一个实施例中，本申请案提供一种工艺，其包括:在衬底的表面附近形成光敏区域；在邻近所述光敏区域的所述衬底的所述表面上形成转移栅极，所述转移栅极包含上表面及一对侧壁；在所述光敏区域上方的所述衬底的所述表面上、在所述转移栅极的所述上表面上及在最靠近所述光敏区域的所述转移栅极的至少所述侧壁上沉积牺牲层，所述牺牲层具有选定的厚度；在所述牺牲层上方沉积光致抗蚀剂层；对所述光致抗蚀剂层及所述牺牲层进行图案化及蚀刻以在所述光敏区域及所述转移栅极的所述上表面的至少部分上方暴露所述衬底的所述表面，同时在最靠近所述光敏区域的所述栅极的所述侧壁上留下所述牺牲层以形成牺牲间隔片；及对所述衬底进行等离子体掺杂以在所述光敏区域与所述衬底的所述表面之间形成钉扎层，所述钉扎层与最靠近所述光敏区域的所述转移栅极的所述侧壁之间的间隔大体上对应于所述牺牲层间隔片的厚度。
[0006]在另一实施例中，本申请案提供一种根据工艺而产生的设备，所述工艺包括:在衬底的表面附近形成光敏区域；在邻近所述光敏区域的所述衬底的所述表面上形成转移栅极，所述转移栅极包含上表面及一对侧壁；在所述光敏区域上方的所述衬底的所述表面上、在所述转移栅极的所述上表面上及在最靠近所述光敏区域的所述转移栅极的至少所述侧壁上沉积牺牲层，所述牺牲层具有选定的厚度；在所述牺牲层上方沉积光致抗蚀剂层；对所述光致抗蚀剂层及所述牺牲层进行图案化及蚀刻以在所述光敏区域及所述转移栅极的所述上表面的至少部分上方暴露所述衬底的所述表面，同时在最靠近所述光敏区域的所述转移栅极的所述侧壁上留下所述牺牲层以形成牺牲间隔片；及对所述衬底进行等离子体掺杂以在所述光敏区域与所述衬底的所述表面之间形成钉扎层，所述钉扎层与最靠近所述光敏区域的所述转移栅极的所述侧壁之间的间隔大体上对应于所述牺牲间隔片的厚度。
【专利附图】
【附图说明】
[0007]参看以下图式描述本发明的非限制性且非详尽的实施例，图式中除非另有说明，否则在各个视图中相同参考数字均指代相同部件。除非明确指示，否则图式不按比例绘制。
[0008]图1A是包含钉扎光电二极管的像素的实施例的横截面。
[0009]图1B是对用于形成钉扎层的工艺的实施例进行说明的像素的实施例的横截面。
[0010]图2A到2G是对用于产生包含钉扎光电二极管的像素(例如，图1A中展示的像素)的工艺的实施例进行说明的横截面。
【具体实施方式】
[0011]本文描述像素及用于制造具有改进的图像滞后特性、噪声特性及长波长敏感特性的像素的工艺的实施例。
[0012]下文的描述中陈述了大量具体细节以提供对实施例的透彻理解。在本说明书中，参考“一个实施例”或“一实施例”意指结合所述实施例所描述的特定特征、结构或特性被包含在至少一个所描述的实施例中。因此，描述中出现“在一个实施例中”或“在一实施例中”这样的术语不一定全部指同一个实施例。此外，特定特征、结构或特性可以任何合适的方式组合在一个或一个以上实施例中。
[0013]图1A说明包含钉扎光电二极管的CMOS像素100的实施例。钉扎光电二极管是使用在相对于衬底表面的不同角度处植入的掺杂剂离子形成在像素100中。衬底110可为已在其上形成外延生长娃层(外延层)115 (其可轻微进行P型掺杂)的P+型掺杂娃层。浅沟槽隔离(STI)区域120形成在外延层115中以电性隔离邻近的图像传感器像素。在对光电二极管元件进行离子植入之前，出于将在暴露于场景照明期间钉扎光电二极管内所积聚及固持的光生载流子(信号电荷)从所述钉扎光电二极管转移出去的目的而形成转移晶体管栅极130。
[0014]图1B说明钉扎层165的形成。转移栅极130的一个边缘提供离子植入掩蔽功能，从而允许钉扎光电二极管的元件对准。光敏区域135 (阴极)是通过在相对于转移栅极130的所暴露垂直边缘的某一角度下离子植入η型掺杂剂离子(例如，磷或砷)(以使掺杂剂离子可放置在转移栅极130下方较近距离处)而最先形成。这些掺杂剂离子可具有高植入能量且借此更深地穿透到外延层115中而形成光敏区域135。
[0015]形成光敏区域135之后，形成光致抗蚀剂掩模142，以使转移栅极130部分暴露。让外延层115的表面处的掺杂剂区域135的整个外围也暴露是优选的。钉扎层或钉扎区域165 (阳极)随后通过在相对于转移栅极130的所暴露垂直边缘的某一角度下离子植入P型掺杂剂离子160(例如，硼或铟)而形成。掺杂剂离子160被转移栅极130遮蔽且借此被拒绝进入光敏区域135上方且邻近于转移栅极130的边缘的小区域133。离子植入掺杂剂离子160可具有低植入能量且仅穿透到外延层115内的浅水平而形成钉扎层165。
[0016]对于图像传感器像素100来说，使掺杂剂区域135及165的边缘对准及分开是重要的性能因素。一项此类性能因素是图像滞后依赖于钉扎层165与光敏区域135及转移栅极130的边缘的对准。钉扎层165与光敏区域135的对准不仅仅在转移栅极边缘处重要。在光电二极管的外围周围的所有其它位置处，钉扎层165完全包围光敏区域135(即，掺杂剂区域165优选延伸到掺杂剂区域135的边界以外)是优选的。
[0017]在所说明的方法中，对准及分开部分取决于转移栅极130的厚度以及两次离子植入的角度及能量。掺杂剂离子的植入能量上限可由栅极130的厚度决定。解决此限制的一种方式是在形成转移栅极130之前将例如氧化硅或氮化硅等工艺兼容层添加到转移栅极130的顶部上，以便使转移栅极130成为更厚的离子植入掩模。在未在本文进行展示的另一种方法中，在形成钉扎层165之前将常规栅极间隔片形成于转移栅极130的边缘上。单独的光致抗蚀剂掩模142被放置在像素100上且对掺杂剂离子160进行离子植入。在这种方法中，栅极间隔片参与靠近转移栅极130的钉扎光电二极管区域的分开及对准。然而，两种解决方案都增加了标准CMOS制造工艺的复杂性及成本。
[0018]此外，离子植入的使用引入了晶体缺陷，从而导致暗电流且使所转移的信号产生噪声。此外，转移栅极的离子轰击可使下伏栅极氧化物的完整性降级。由于这种氧化物降级的发生，所以存在对离子植入参数的上限，从而限制光敏区域135设计的灵活性。
[0019]图2A到2G共同说明用于产生具有钉扎光电二极管的像素的工艺的实施例，所述钉扎光电二极管可预测地且重复地与邻近的转移栅极隔开。图2A说明工艺的最初的部分，其中像素的各个元件已经形成。光敏区域135形成在外延层115的表面202下方。转移栅极130形成在表面202上邻近于光敏区域135处且包含上表面204b中的侧壁204a及204c。侧壁204a是最靠近光敏区域135的侧壁。在一个实施例中，转移栅极130或转移栅极的一部分(例如，上表面204b)可预先进行反掺杂以中和或降低随后将在等离子体掺杂期间植入的掺杂剂的影响(参看图2E)。在其中整个转移栅极进行反掺杂的实施例中，可在形成转移栅极以前将反掺杂剂植入在转移栅极材料中。如果全部或部分转移栅极130进行反掺杂，则其植入的掺杂剂的电荷类型与将进行等离子体植入的掺杂剂的电荷类型相反:如果等离子体掺杂随后将用于植入P型掺杂剂，则转移栅极130可用η型掺杂剂进行反掺杂，且反之亦然，如果等离子体掺杂随后将被用于植入η型掺杂剂，则转移栅极130可用P型掺杂剂进行反掺杂。浮动扩散170形成在转移栅极130与其形成光敏区域135的侧相对的侧上的外延层115中。浅沟槽隔离(STI) 120形成在外延层115中。
[0020]图2Β说明工艺的下一部分。以图2Α中展示的组合开始，牺牲层206沉积在衬底表面202、转移栅极上表面204b上以及转移栅极侧壁204a及204c上。牺牲层206在侧壁204a上具有选定的厚度δ。厚度δ可易于控制且可准确调整为任何选定的厚度。在所说明的实施例中，牺牲层206在其沉积的全部表面上具有统一厚度，但在其它实施例中，牺牲层206在侧壁204a之外的表面上可具有不同于δ的厚度。举例来说，在一个实施例中，牺牲层206可进行旋涂，以使衬底上的牺牲层比转移栅极电极上方的牺牲层更厚且将不与栅极电极的形状严格一致。侧壁204上的牺牲层206的厚度δ是基于转移栅极130与钉扎光电二极管的所得钉扎层之间的所需间隔而进行选择。
[0021]牺牲层206可为任何易移除的聚合物材料。在一个实施例中，牺牲层206由底部抗反射涂层(BARC)制成,例如可从密苏里州罗拉市的布鲁尔科技公司(Brewer Science)购得的LH157B发色团聚合物或任何其它底部抗反射涂层。其它实施例可使用可从加利福尼亚州森尼维尔市的霍尼韦尔电子材料公司(Honeywell Electronic Materials)购得的底部抗反射涂层的任一者，例如DU0193基于有机硅氧烷的涂层。在其它实施例中，牺牲层可由其它易移除聚合物制成。
[0022]图2C到2D说明工艺的下一部分。以图2B中展示的组合开始，在图2C中，光致抗蚀剂层208沉积在大体上整个牺牲层206上方。在图2D中，在光致抗蚀剂层208沉积在牺牲层206上方之后，光致抗蚀剂层进行光刻图案化且在图案化之后，光致抗蚀剂层208及牺牲层206两者经蚀刻以暴露衬底表面202的大体上位于光敏区域135上方的部分，且暴露转移栅极上表面204b的至少一部分。蚀刻在适当位置留下牺牲层206的一部分以在转移栅极130的侧壁204a上形成牺牲间隔片210。牺牲间隔片210的厚度δ取决于若干事项，例如转移栅极的阶跃高度、衬底及转移栅极的顶部上的牺牲层206的厚度以及蚀刻。在使用各向异性蚀刻的实施例中，牺牲间隔片210在蚀刻之后大体上保留其最初厚度δ。在其中不使用各向异性蚀刻的实施例中，可使侧壁204a上的牺牲层206的最初厚度大于δ以使非各向异性蚀刻将牺牲间隔片210的厚度大体上减小为δ。
[0023]图2Ε说明工艺的下一部分。以图2D中展示的组合开始，将整个组合放置在等离子体腔室内部，以使组合的至少顶部部分将经历等离子体掺杂工艺，例如等离子体浸染离子植入(“ΡΙΙΙ”)。在PIII中，P型外延层115的表面暴露于等离子体，且施加负的高电压以在P型外延层115的表面202与等离子体之间形成电场。电场加快P型掺杂剂离子从等离子体朝向P型外延层的表面202运动，借此将离子植入在外延层中。在一个实施例中，P型掺杂剂离子可为硼，但在其它实施例中可使用其它类型的掺杂剂。使用此工艺，在光敏区域135与P型外延层115的表面202之间的空间中形成钉扎层或钉扎区域165。一股来说，钉扎层165具有与光敏区域135的电荷类型相反的电荷类型:在所说明的实施例中，钉扎层165是P掺杂，而光敏区域135是η掺杂，但在光敏区域135是ρ掺杂的实施例中，钉扎层165可为η掺杂。
[0024]图2F说明工艺的下一部分。将等离子体掺杂在等离子体腔室内的结果是在光敏区域135与表面202之间的外延层115的部分中形成宽度为β的钉扎层165。钉扎层165与转移栅极130的边缘的横向间隔大体上为间隔片210的宽度δ。在没有反掺杂的实施例中，等离子体掺杂还导致在转移栅极130的上表面204b中形成掺杂区212，但在有反掺杂的实施例中，掺杂区212被之前的反掺杂中和或减少。
[0025]图2G说明工艺的最后一部分。以图2F中展示的组合开始，剩余光致抗蚀剂214以及(如果适用的话)牺牲层206及牺牲间隔片210的任何剩余物均被剥除掉，留下的像素中转移栅极130与钉扎层165及光敏区域135的间隔是一段经明确界定的距离δ。
[0026]本发明所说明的实施例的上述描述(包含摘要中的描述)无意为详尽或将本发明限于所揭示的精确形式。虽然出于说明的目的在本文中描述了本发明的具体实施例及实例，但正如所属领域的技术人员应了解，在本发明的范围内各种等效修改是可能的。鉴于上述详细描述可对本发明做出这些修改。
[0027]所附权利要求书中所使用的术语不应解释为将本发明限于在说明书及权利要求书中所揭示的具体实施例。事实上，本发明的范围应完全由所附权利要求书来确定，权利要求书应按照权利要求阐释的所确立规则进行解释。
【权利要求】
1.一种方法，其包括: 在衬底的表面附近形成光敏区域； 在所述衬底的所述表面上邻近所述光敏区域处形成转移栅极，所述转移栅极包含上表面及一对侧壁； 在所述衬底的所述表面上在所述光敏区域上方、所述转移栅极的所述上表面上以及至少所述转移栅极最靠近所述光敏区域的侧壁上沉积牺牲层，所述牺牲层具有选定的厚度；将光致抗蚀剂层沉积在所述牺牲层上方； 对所述光致抗蚀剂层及所述牺牲层进行图案化及蚀刻以在所述光敏区域及所述转移栅极的所述上表面的至少一部分上方暴露所述衬底的所述表面，同时在所述转移栅极最靠近所述光敏区域的所述侧壁上留下所述牺牲层以形成牺牲间隔片；及 对所述衬底进行等离子体掺杂以在所述光敏区域与所述衬底的所述表面之间形成钉扎层，所述钉扎层与所述转移栅极最靠近所述光敏区域的所述侧壁之间的间隔大体上对应于所述牺牲间隔片的厚度。
2.根据权利要求1所述的方法，其中所述牺牲层是聚合物。
3.根据权利要求1所述的方法，其中所述牺牲间隔片的所述厚度大体上等于所述牺牲层的所述选定厚度。
4.根据权利要求 2所述的方法，其中所述牺牲层是底部抗反射涂层BARC。
5.根据权利要求4所述的方法，其中所述BARC是基于有机硅氧烷的涂层或发色团聚合物。
6.根据权利要求1所述的方法，其中等离子体掺杂包括使用等离子体浸染离子植入PIII方法。
7.根据权利要求1所述的方法，其进一步包括剥离所述光致抗蚀剂层及所述牺牲间隔片。
8.根据权利要求1所述的方法，其进一步包括对所述转移栅极的所述上表面的至少一部分进行反掺杂。
9.一种根据方法产生的设备，所述方法包括: 在衬底的表面附近形成光敏区域； 在所述衬底的所述表面上邻近所述光敏区域处形成转移栅极，所述转移栅极包含上表面及一对侧壁； 在所述衬底的所述表面上在所述光敏区域上方、在所述转移栅极的所述上表面及至少所述转移栅极最靠近所述光敏区域的所述侧壁上沉积牺牲层，所述牺牲层具有选定的厚度； 在所述牺牲层上方沉积光致抗蚀剂层； 对所述光致抗蚀剂层及所述牺牲层进行图案化及蚀刻以在所述光敏区域及所述转移栅极的所述上表面的至少一部分上方暴露所述衬底的所述表面，同时在所述转移栅极最靠近所述光敏区域的所述侧壁上留下所述牺牲层以形成牺牲间隔片；及 对所述衬底进行等离子体掺杂以在所述光敏区域与所述衬底的所述表面之间形成钉扎层，所述钉扎层与所述转移栅极最靠近所述光敏区域的所述侧壁之间的间隔大体上对应于所述牺牲间隔片的厚度。
10.根据权利要求9所述的设备，其中所述牺牲层是聚合物。
11.根据权利要求9所述的设备，其中所述牺牲间隔片的所述厚度大体上等于所述牺牲层的所述选定厚度。
12.根据权利要求11所述的设备，其中所述牺牲层是底部抗反射涂层BARC。
13.根据权利要求12所述的设备，其中所述BARC是基于有机硅氧烷的涂层或发色团聚合物。
14.根据权利要求9所述的设备，其中等离子体掺杂包括使用等离子体浸染离子植入PIII方法。
15.根据权利要求9所述的设备，其进一步包括剥离所述光致抗蚀剂层及所述牺牲间隔片。
16.根据权利要求9所述的设备，其进一步包括对所述转移栅极的所述上表面的至少一部分进行反掺 杂。
【文档编号】H01L27/146GK104009050SQ201310698090
【公开日】2014年8月27日 申请日期:2013年12月18日 优先权日:2013年2月26日
【发明者】陈刚, 毛杜立, 戴森·H·戴, 文森特·韦内齐亚, 钱胤, 霍华德·E·罗兹 申请人:全视科技有限公司