芯片封装结构的制作方法
【专利摘要】本实用新型揭示一种芯片封装结构，包括芯片及纳米沉积层，芯片具有电气线路、感光区及多个电气连接垫，且感光区及电气连接垫是配置于芯片的上表面，而纳米沉积层是覆盖感光区的表面，并曝露出电气连接垫。感光区具有感光功能，电气连接垫连接电气线路，并提供连接外部电路或电气元件。纳米沉积层具有电气绝缘性以及透光性，提供电气绝缘及隔绝保护作用。本实用新型的纳米沉积层也可具有不透光性，用以包覆一般非感光芯片，因此，本实用新型的芯片封装结构可取代注模方式的封装，不仅结构简化、良率提高，还能进一步缩小封装尺寸，达到真正芯片级封装尺寸。
【专利说明】芯片封装结构
【技术领域】
[0001]本实用新型是有关于一种芯片封装结构，尤其是利用纳米沉积层包覆芯片，取代注模的芯片封装方式，藉以达到更轻薄短小、处理工序简化、处理成本降低、方便生产、良率提高的功效，并可依需要而加强比如防制电磁干扰(EMI)、加强散热、重新布局(RDL)、抗反射、抗紫外线(UV)、红外光截止(IR Cut)等功能。
【背景技术】
[0002]近年来,各种高功能的集成电路(Integrated Circuit, IC)已应用到不同领域，比如计算机、通讯、光电、消费性电子产品，同时随着功能愈复杂、强大，使得电路的密度愈高，耗电量愈大，导致一般封装技术无法有效解决严峻的散热问题。此外，抗电磁干扰(Electromagnetic Interference,EMI)的能力、电气传导性能对于高速运作的集成电路也都变得格外重要。
[0003]一般封装技术可包括双排直立式封装(Dual In-line Package、DIP)、四方平面包封装(Quad Flat Package, QFP)、薄型小尺寸封装(Thin Small Outline Package, TSOP)、球格阵列封装(Ball Grid Array, BGA)等等,主要是使用由塑料材料构成的封装体以注模(Mold Filling)方式包覆芯片，提供电气绝缘保护及散热，同时利用接脚电气连接至芯片的连接端口以实现电气信号传导。
[0004]在现有技术中，DIP封装接脚是在二侧边，QFP封装的接脚是在四边，而BGA封装的接脚是在载板的底面，一般接脚数愈多，封装成本也愈高。因此，对于接脚数少的芯片，可使用DIP封装，接脚数最多为数十个。由于QFP封装的接脚数一般可达256。但是对于数百个接脚以上的芯片，则须使用BGA封装，因为散热效率是以锡球当作接脚，并以阵列方式配置于载板的整个底面。
[0005]随着可携式或手持式电子装置的风行，比如智能型手机、平板电脑、笔记本电脑，其中的集成电路具有更加复杂的整合性功能，而且在非常有限的容置空间下，集成电路的封装尺寸必须更为轻、薄、短、小，使得载板面积相当大的BGA封装渐渐无法满足实务上的要求。因而，封装业者开发封装尺寸更短小的芯片级封装(Chip Scale Package, CSP),通常封装尺寸只大于原有芯片的20%。
[0006]然而，上述现有技术的缺点在于，即使是CSP封装还是利用注模以覆盖芯片，亦即需要先将芯片置于模具中，再注入封装材料包围芯片，并经加热熟化而形成封装体，因此封装后的整体尺寸会受制于模具成形的技术比如封装材料的流动性、封装体的机械强度，造成无法进一步缩小封装大小的问题。尤其是对于感光芯片而言，需要一次加装一片玻璃元件，很容易导致芯片被污染或整体结构发生对位偏移等的问题，影响芯片功能，或甚至失效，降低封装良率。
[0007]因此，很需要一种芯片封装结构，直接利用具有功能性的原子沈积层的纳米沉积层，取代注模覆盖芯片的封装方式，藉以大幅缩小芯片封装大小，达到更加轻薄短小、整体结构简单、成本降低、生产方便、良率提高的目的，尤其是，可依需要额外增加不同功能的纳米沉积层，藉以加强防制EM1、散热，重新布局、抗反射、抗紫外光、红外光截止等等功能，有效解决上述现有技术的问题。
实用新型内容
[0008]本实用新型的主要目的在于提供一种芯片封装结构，包括芯片以及纳米沉积层，其中芯片具有电气线路、感光区以及多个电气连接垫，且感光区及电气连接垫是配置于芯片的上表面，而纳米沉积层是覆盖感光区的表面，并曝露出电气连接垫。
[0009]感光区具有感光功能，而电气连接垫是连接电气线路，并提供连接外部电路或电气元件，比如电路板或其它集成电路芯片。具体而言，感光区可配置于芯片的中央区域，而电气连接垫可位于芯片的外缘周边，围绕感光区的外缘。
[0010]纳米沉积层具有电气绝缘性以及透光性，可由硅胶、酚醛树脂、聚碳酸酯、压克力树脂、聚亚酰胺树脂、聚四氟乙烯、BT树脂或环氧树脂构成。
[0011]本实用新型的另一目的在于提供一种芯片封装结构，包括芯片、纳米沉积层、线路层以及多个连接凸块，其中线路层的部分下表面覆盖纳米沉积层的外缘，线路层的其余下表面接触芯片，并电气连接至电气连接垫。连接凸块是配置于线路层的上表面，可连接外部电路或电气元件。因此，连接凸块的主要目的是提供较大连接面积，延伸电气连接垫的连接功能，方便连接外部电路或电气元件。
[0012]本实用新型的另一目的在于提供一种芯片封装结构，包括芯片、纳米沉积层、线路层、多个连接凸块以及至少一电子元件，且芯片为集成电路(IC)半导体芯片，具有电气线路以及多个电气连接垫，而纳米沉积层可具有透光性或不透光性。纳米沉积层覆盖芯片的部分表面，且未覆盖电气连接垫。线路层具有电路图案，并覆盖纳米沉积层以及芯片而接触到电气连接垫，连接凸块是配置于线路层上。
[0013]因此，电气连接垫电气连接至连接凸块，且在线路层的电路图案上安置电子元件，比如表面黏着元件(SMD)，包含被动RC元件。所以，纳米沉积层可直接当作承载电子元件的基板，简化整体结构。
[0014]本实用新型是以纳米沉积层包覆芯片，取代传统注模的封装方式，可大幅缩小封装大小，实现真正的芯片级尺寸的封装方式。此外，还可利用屏蔽和不同纳米沉积材料，经多次沈积方式达到透光、防水、防EMI的目的。
【专利附图】
【附图说明】
[0015]图1为显示依据本实用新型第一实例的芯片封装结构的示意图；
[0016]图2为图1的芯片封装结构的上视图；
[0017]图3为显示依据本实用新型第一实例的芯片封装结构的应用实例示意图；
[0018]图4为显示依据本实用新型第二实例的芯片封装结构的示意图；
[0019]图5为显示依据本实用新型第二实例的芯片封装结构的应用实例示意图；
[0020]图6为显示依据本实用新型第三实例的芯片封装结构的示意图。
[0021]其中，附图标记说明如下:
[0022]10 芯片
[0023]11感光区[0024]14电气连接垫
[0025]20纳米沉积层
[0026]30电路板
[0027]31连接焊点
[0028]40线路层
[0029]42连接凸块
[0030]50电子元件
【具体实施方式】
[0031]以下配合图式及元件符号对本实用新型的实施方式做更详细的说明，以使熟悉本领域的技术人员在研读本说明书后能据以实施。
[0032]参考图1，为本实用新型芯片封装结构的示意图。如图1所示，本实用新型的芯片封装结构主要包括芯片10以及纳米沉积层20，其中芯片10为比如光学感测芯片，具有电气线路(图中未显示)、感光区11以及多个电气连接垫14，且感光区11以及多个电气连接垫14是配置于芯片10的上表面，而纳米沉积层20是以半导体制程方式覆盖感光区11的表面，亦即纳米沉积层20的横向尺寸是大于或等于感光区11的横向尺寸，以达到覆盖目的。
[0033]感光区11具有感光功能，此外其表面可进一步设置多个微透镜(图中未显示)，以加强感光效率，而电气连接垫14连接电气线路，并提供连接外部电路或电气元件，比如电路板或其它集成电路芯片。具体而言，如图2所示，即图1的芯片封装结构的上视图，感光区11可配置于芯片10的中央区域，而电气连接垫14位于芯片10的外缘周边，亦即围绕感光区11的外缘。
[0034]纳米沉积层20具有电气绝缘性以及透光性，且可由透光性的疏水性塑料材料构成，比如热塑性或热性塑料，可包含氧化物(Oxide)、娃胶(silicone)、酹醒树脂(Phenolic)、聚碳酸酯(polycarbonate)、压克力树脂(acrylic resin)、聚亚酰胺树脂(Polyimide)、聚四氟乙烯(Polytetrafluorethylene)、BT 树月旨(Bismaleimide Triazine)或环氧树脂(Epoxy)。由于纳米沉积层20具有疏水性，因此可防止大量水滴沾附，并可利用简单的吹气方式去除水滴。同时纳米沉积层20具有保护感光区11的功能，可防止微粒或灰尘污染感光区11。尤其是，当感光区11具有微透镜时，因为微透镜不具有防刮功能，且微透镜之间的凹陷区很容易聚集污染性的微粒或灰尘，且不易清除，而纳米沉积层20可解决这类问题。
[0035]为清楚说明本实用新型的特征，请进一步参考图3，为本实用新型的芯片封装结构的应用实例。在图3中，电路板30，比如印刷电路板，可配置在未被纳米沉积层20覆盖的芯片10的上表面以接触电气连接垫14，并曝露出芯片10的感光区11，或电气连接垫14可经由焊线连接至电路板30的底面。电路板30的正面具有多个连接焊点31，较佳的是配置于电路板30的外缘。
[0036]此外，镜座60是安置于电路板30上，且芯片10以及镜座60之间形成空腔，其中镜座60包含盖体61及至少一镜片63,且盖体61及镜片63结合成一体。镜片63对准芯片10的感光区11，且盖体61是藉固定胶而固定于电路板30上。因此，外部的光线L可穿透镜片63而到达纳米沉积层20，并进一步穿透纳米沉积层20而到达感光区11。[0037]除了提供阻隔的保护作用外，纳米沉积层20还可具有低反射性以当作抗反射层，减少或消除反射作用，使得投射到纳米沉积层20的光线能尽可能到达底下的感光区11，藉以提高整体感光效率。较佳的，当作抗反射层的纳米沉积层20可具有120至260nm的厚度。因此，不需额外使用一般现有技术的抗反射膜或抗反射片，或者镜片63不需镀上一般的抗反射膜，简化制作工序，降低制作成本，提高产品可靠度。
[0038]不过，要注意的是，图3的应用实例只是方便说明本实用新型的特点而已，并非用以限定本实用新型的范围，亦即本实用新型的芯片封装结构实质上可应用到其它领域。
[0039]此外，参考图4，为依据本实用新型第二实例的芯片封装结构的示意图，其中本实例的芯片封装结构包括芯片10、纳米沉积层20、线路层40以及多个连接凸块42，且芯片10以及纳米沉积层20的技术特征类似于图1的实施例，亦即芯片10具有电气线路(图中未显示)、感光区11以及多个电气连接垫14，而纳米沉积层20覆盖感光区11的表面，因此不再赘述。
[0040]第二实例芯片封装结构的线路层40为具有电路图案(图中未显示)的金属导电层，且线路层40的部分下表面覆盖纳米沉积层20的外缘，而线路层40的其余下表面接触芯片10，并电气连接至电气连接垫14。连接凸块42是配置于线路层40的上表面，用以连接外部电路或电气元件，因此大效上，连接凸块42主要起到延伸电气连接垫14的连接功能，亦即外部电路或电气元件不需直接连接电气连接垫14，是经由连接凸块42而电气连接至电气连接垫14。
[0041]由于芯片10外缘区域的大小有限，使得电气连接垫14的最大尺寸约为80x80um，对于焊接某些电气元件而言，接触面积不够而影响电气功能，而连接凸块42是在线路层40上形成，所以连接凸块42的尺寸可达120xl20um,或甚至150xl50um,可大幅提高后续焊接工序的良率。同样的，第二实施例的芯片封装结构可如第一实施例进一步应用于连接镜座，形成光学感测模块，藉以改善整体结构，提高感光效率。
[0042]为清楚说明本实用新型的特征，请进一步参考图5，为依据本实用新型第二实例的芯片封装结构的应用实例示意图，且本实例类似于图3的实例，因此相同元件的特征不再赘述。如图5所示，电路板30电气连接至连接凸块42，比如以高温炉的加热熔接方式，同时镜座60的盖体61连接至电路板30，使得外部光线L可穿透镜片63以及纳米沉积层20而到达芯片10的感光区11，形成外观尺寸大幅缩小的感光模块。其优点是，利用线路层40上的连接凸块42提供与电路板30的电气连接，改善电路板30的电路布局弹性，同时因为连接凸块42比芯片10的电气连接垫14大很多，进而提高焊接稳定性，并增加电气信号传导的质量。
[0043]要注意的是，图5的实例只是本发明的其中一应用实例而已，实质上，本发明也可应用于其它积体光学装置的封装领域。
[0044]请进一步参考图6，为本实用新型第三实例的芯片封装结构的示意图。如图6所示，第三实例的芯片封装结构包括芯片10、纳米沉积层20、线路层40、多个连接凸块42以及至少一电子元件50，其中芯片10为集成电路(IC)半导体芯片，且纳米沉积层20可具有透光性或不透光性。具体而言，芯片10具有电气线路(图中未显示)以及多个电气连接垫14。纳米沉积层20覆盖芯片10的部分表面，并曝露出该电气连接垫14。线路层40具有电路图案，并覆盖纳米沉积层20以及芯片10而接触到电气连接垫14。连接凸块42是配置于线路层40上，因此电气连接垫14以及连接凸块42形成电气连接。此外，电子元件50是安置于线路层40的电路图案上，比如表面黏着元件(SMD)，包含被动RC元件。
[0045]因此，纳米沉积层20的主要目的在于提供芯片10隔绝保护以及电气绝缘作用，防止芯片10被微粒或灰尘污染，而纳米沉积层20的其它技术特征类似于上述图1的实施例，不再赘述。由于应用领域的电子元件50是直接焊接于纳米沉积层20上的线路层40，可大幅简化应用装置的整体结构，缩小尺寸。
[0046]综上所述，本实用新型的主要特点在于利用纳米沉积层取代传统注模，直接包覆芯片，提供电气绝缘及隔绝保护作用，使得封装尺寸可大幅缩减，能达到只比芯片大数百(250nm)奈米的真正芯片级封装(CSP)尺寸。尤其是，封装厚度只有芯片本身厚度加上纳米沉积层厚度而已，进而具体实现透光、防水、防电磁干扰(EMI)的功能。因此，本实用新型具有制程更简易、良率更高，且成本更低的具体功效，确实具有技术进步性及产业利用性。
[0047]以上所述仅为用以解释本实用新型的较佳实施例，并非企图据以对本实用新型做任何形式上的限制。因此，凡有在相同的发明精神下所作有关本实用新型的任何修饰或变更，皆仍应包括在本实用新型意图保护的范畴。
【权利要求】
1.一种芯片封装结构，其特征在于，包括: 一芯片，为一光学感测芯片，具有一电气线路、一感光区以及多个电气连接垫，且该感光区及该电气连接垫是配置于该芯片的一上表面，其中该感光区具有感光功能，而该电气连接垫用以连接外部电路或电气元件；以及 一纳米沉积层，具有电气绝缘性以及透光性，覆盖该感光区，并曝露出该电气连接垫，且该纳米沉积层是由透光性的疏水性塑料材料构成。
2.如权利要求1所述的芯片封装结构，其特征在于，该感光区配置于该芯片的中央区域，而该电气连接垫是位于该芯片的外缘周边。
3.如权利要求1所述的芯片封装结构，其特征在于，该感光区的表面设置多个微透镜，且该纳米沉积层具有低反射性，当作一抗反射层，而该纳米沉积层的厚度为120至260nm。
4.如权利要求1所述的芯片封装结构，其特征在于，进一步包括: 一线路层，为具有一电路图案的一金属导电层，且该线路层的部分下表面覆盖该纳米沉积层的外缘，而该线路层的其余下表面接触该芯片，并电气连接至该电气连接垫；以及多个连接凸块，是配置于该线路层的上表面，用以连接该外部电路或该电气元件。
5.一种芯片封装结构，其特征在于，包括: 一芯片，为集成电路(IC)半导体芯片，具有一电气线路以及多个电气连接垫，且该电气连接垫是配置于该芯片的一上表面，其中用以连接外部电路或电气元件； 一纳米沉积层，具有透光性或不透光性，覆盖该芯片的部分表面，并曝露出该电气连接垫，且该纳米沉积层具有电气绝缘性，并由疏水性塑料材料构成； 一线路层，为具有一电路图案的一金属导电层，且该线路层的部分下表面覆盖该纳米沉积层的外缘，而该线路层的其余下表面接触该芯片，并电气连接至该电气连接垫； 多个连接凸块，是配置于该线路层的上表面，用以连接该外部电路或该电气元件；以及 至少一电子元件，为表面黏着元件(SMD)，是安置于该线路层的电路图案上。
【文档编号】H01L23/29GK203617267SQ201320635343
【公开日】2014年5月28日 申请日期:2013年10月15日 优先权日:2013年10月15日
【发明者】林登炎 申请人:林登炎