一种低浓度掺杂发射区的快恢复二极管芯片的制作方法
【专利摘要】本实用新型涉及一种功率器件，具体涉及一种低浓度掺杂发射区的快恢复二极管芯片。二极管芯片包括金属阴极和金属阳极，P型掺杂层，N型掺杂层，以及设置在P型掺杂层与N型掺杂层之间的N型衬底，场氧化层以及钝化保护层结构，其阳极为低浓度P型掺杂区，阴极为低浓度N型缓冲掺杂区和低浓度N型增强掺杂区，并通过正面保护工艺形成背面注入掺杂的特殊制造方式形成器件结构。本实用新型通过降低阳极与阴极发射极区的掺杂浓度从而降低PN结自键电势差，减少P型掺杂区域注入的空穴总量，从而整体优化了恢复二极管的性能，在保证快恢复二极管具有较低正向导通压降的同时，提高器件的动态性能。
【专利说明】一种低浓度掺杂发射区的快恢复二极管芯片
【技术领域】
[0001]本实用新型涉及一种功率器件，具体涉及一种低浓度掺杂发射区的快恢复二极管
-H-* I I
心/T O
【背景技术】
[0002]在电力系统、机车牵引、新能源等高端市场领域，快速恢复二极管大部应用于开关器件的续流二极管，为开关器件绝缘栅双极晶体管做匹配使用。其具有正向导通压降低，器件自身损耗小，恢复速度快等特点，是未来高压大电流的发展方向。
[0003]传统的大功率快恢复二极管为了追求更快的开关特性和更好的恢复软度，通常采用寿命控制的制造加工技术，上述制造技术的工艺流程复杂制造成本较高。
实用新型内容
[0004]针对现有技术的不足，本实用新型的目的是提供一种低浓度掺杂发射区的快恢复二极管芯片，本实用新型不需要寿命控制制造加工技术，而是通过降低阳极与阴极发射极区的掺杂浓度从而降低PN结自键电势差，减少P型掺杂区域注入的空穴总量，从而整体优化了恢复二极管的性能。
[0005]本实用新型的目的是采用下述技术方案实现的:
[0006]本实用新型提供一种低浓度掺杂发射区的快恢复二极管芯片，所述芯片包括金属阴极和金属阳极，P型掺杂层，N型掺杂层，以及设置在P型掺杂层与N型掺杂层之间的N型衬底，场氧化层以及钝化保护层结构，其改进之处在于，所述P型掺杂层为低浓度的阳极P型掺杂发射区，所述N型掺杂层包括依次连接的低浓度的阴极N型缓冲掺杂区和低浓度的阴极N型增强掺杂区，所述金属阴极设置于N型衬底的底面，所述场氧化层设置于阳极P型掺杂发射区的上部，所述钝化保护层结构设置在场氧化层和金属阳极的上表面，所述金属阳极与阳极P型掺杂发射区连接。
[0007]进一步地，所述阳极P型掺杂发射区掺入的离子为硼离子，掺杂浓度为5el6至5el7 ;所述P型掺杂发射区的浓度为N型单晶硅片衬底浓度的5X 102-2X IO3倍；所述阳极P型掺杂发射区的厚度为5-20um ;所述阳极P型掺杂发射区开有窗口 ；
[0008]在所述阳极P型掺杂发射区的两端对称设置有终端P型掺杂场限环，所述P型掺杂场限环中掺入的离子为硼离子，掺杂浓度为IelS至le20 ;在所述终端P型掺杂场限环的外侧设有N型掺杂截止环，所述N型掺杂截止环中掺入的离子为磷离子或砷离子，掺杂浓度为le20至le21 ;所述终端P型掺杂场限环和N型掺杂截止环均开有窗口 ；
[0009]所述N型掺杂截止环的击穿电压为600V-6500V。
[0010]进一步地，所述阴极N型缓冲掺杂区和阴极N型增强掺杂区掺入的离子均为磷离子或砷离子；所述阴极N型缓冲掺杂区的浓度为N型单晶硅片衬底浓度的1X103-5X103倍；所述阴极N型增强掺杂区的浓度为N型单晶硅片衬底浓度的5X 103-5X IO4倍；
[0011]所述阴极N型增强掺杂区设置于阴极N型缓冲掺杂区与金属阴极之间；所述阴极N型缓冲掺杂区的厚度为15-50um ;所述阴极N型增强掺杂区的厚度为3_10um ；
[0012]所述金属阴极的厚度为l-2um。
[0013]进一步地，所述场氧化层对称设置在阳极P型掺杂发射区的上表面，在所述场氧化层的上表面设有隔离氧化层；所述场氧化层的厚度为l_3um;隔离氧化层的厚度为
1.0-3.0um ；
[0014]所述钝化保护层结构对称设置在场氧化层和金属阳极的上表面；所述钝化保护层结构的厚度为2-15um ;所述金属阳极的厚度为4-15um。
[0015]与现有技术比，本实用新型达到的有益效果是:
[0016]1、采用低浓度的阳极P型掺杂发射区、阴极N型缓冲掺杂区和N型增强掺杂区，可不用寿命控制技术，保证快恢复二极管优良的电特性参数，具体表现为:
[0017](一)在均匀掺杂的N型单晶硅片正面采用氧化和淀积的方式生长保护牺牲层，然后采用离子注入方式进行硅片背面的N型低浓度缓冲区域进行掺杂(相对于其他传统结构的快恢复二极管浓度较低，应为N型单晶硅片衬底浓度的le3至5e3倍内)，采用高温长时间热退火方式对N型低浓度缓冲区的杂质进行激活与推结，以保证N型单晶硅衬底与N型低浓度缓冲区的结处空穴浓度提高，获得较好的开关软度。
[0018](二)采用光刻，打开终端保护P型场限环的注入窗口，采用离子注入方式进P型场限环掺杂，采用高温长时间热退火方式对P型场限环掺杂的激活与推结:采用高温热氧化的方式生长场氧化硅，;采用光刻和刻蚀方式，打开终端保护N型场截止环的注入窗口，采用离子注入方式进N型截止环掺杂，采用高温长时间热退火方式对N型场限环掺杂的激活与推结，以保证快恢复二极管的终端横向电场的截止，保证其击穿电压在(600V至6500V)之间。
[0019](三)采用光刻和刻蚀方式，打开芯片正面有源P型低浓度发射区的注入窗口，采用离子注入方式进P型发射区低浓度掺杂(相对于其他传统结构的快恢复二极管浓度较低，应为N型单晶硅片衬底浓度的5e2至2e3倍内)，采用高温长时间热退火方式对P型发射区低浓度掺杂的激活与推结，以保P型低浓度发射区与N型单晶硅的结处空穴浓度降低，获得较低的反向恢复峰值电流；P型低浓度发射区与N型单晶硅的结处自建电势差减少，获得较低的导通压降；P型低浓度发射区与N型单晶硅的结处空穴注入总量减少，获得较快的导开关速度。
[0020](四)在均匀掺杂的N型单晶硅片正面采用氧化和淀积的方式生长保护牺牲层，然后采用离子注入方式进行硅片背面的N型低浓度增强区掺杂(相对于其他传统结构的快恢复二极管浓度较低，应为N型单晶硅片衬底浓度的5e3至5e4倍内)，采用高温热退火方式对N型低浓度增强区的杂质进行激活与推结，以保N型单晶硅衬底与N型低浓度增强区的结处空穴浓度提高，获得较好的开关软度。
[0021](五)采用淀积方式生长隔离氧化硅，采用光刻和刻蚀方式，打开接触窗口，采用淀积或蒸发方式生长正面金属，采用光刻和刻蚀方式去除不需要的金属部分，采用淀积和涂布方式生长钝化层，采用光刻和刻蚀方式，打开焊接窗口，以保证芯片正面的阳极电性连接和对于芯片整体的保护。
[0022](六)采用淀积或蒸发方式生长背面金属，以保证芯片正面的阴极电性连接。
[0023]2、所采用的制造加工工艺为通用工艺，易实现。【专利附图】
【附图说明】
[0024]图1是本实用新型提供的低浓度掺杂发射极区的高压快恢复二极管结构示意图；其中:01-N型衬底；02_低浓度的阴极N型缓冲掺杂区；03_终端P型掺杂场限环；04_场氧化层；05-N型掺杂截止环；06_低浓度的阳极P型掺杂发射区；07_低浓度的阴极N型增强掺杂区；08_隔离氧化硅层；09_金属阳极；10_钝化保护层；11_金属阴极；
[0025]图2是本实用新型提供的低浓度掺杂发射极区的高压快恢复二极管制造工艺流程图。
【具体实施方式】
[0026]下面结合附图对本实用新型的【具体实施方式】作进一步的详细说明。
[0027]本实用新型提供的低浓度掺杂发射极区的高压快恢复二极管结构示意图如图1所示，所述二极管包括金属阴极11和金属阳极09，P型掺杂层，N型掺杂层，以及设置在P型掺杂层与N型掺杂层之间的N型衬底01，场氧化层04以及钝化保护层10结构，所述P型掺杂层为低浓度的阳极P型掺杂发射区06，所述N型掺杂层包括依次连接的低浓度的阴极N型缓冲掺杂区02和低浓度的阴极N型增强掺杂区07，所述金属阴极11设置于N型衬底的底面，所述场氧化层04设置于阳极P型掺杂发射区06的上部，所述钝化保护层10结构设置在场氧化层04和金属阳极09的上表面，所述金属阳极09与阳极P型掺杂发射区06连接；
[0028]所述N型衬底为N型单晶硅片衬底，其衬底N杂质的掺杂浓度与衬底厚度需要根据不同的击穿电压和正向导通压降需求(600V至6500V)进行选择。其厚度为200um-600um ；其承受的电压为600V-6500V。
[0029]所述阳极P型掺杂发射区掺入的离子为硼离子，掺杂浓度为5el6至5el7 ;所述P型掺杂发射区的浓度为N型单晶硅片衬底浓度的5X 102-2X IO3倍；所述阳极P型掺杂发射区的厚度为5-20um ;所述阳极P型掺杂发射区开有窗口 ；在所述阳极P型掺杂发射区的两端对称设置有终端P型掺杂场限环，所述P型掺杂场限环中掺入的离子为硼离子，掺杂浓度为IelS至le20 ;在所述终端P型掺杂场限环的外侧设有N型掺杂截止环，所述N型掺杂截止环中掺入的离子为磷离子或砷离子，掺杂浓度为le20至le21 ;所述终端P型掺杂场限环和N型掺杂截止环均开有窗口 ；所述N型掺杂截止环的击穿电压为600V-6500V。
[0030]所述阴极N型缓冲掺杂区和阴极N型增强掺杂区掺入的离子均为磷离子或砷离子；所述阴极N型缓冲掺杂区的浓度为N型单晶硅片衬底浓度的I X 103-5X IO3倍；所述阴极N型增强掺杂区的浓度为N型单晶硅片衬底浓度的5X 103-5X IO4倍；
[0031]所述阴极N型增强掺杂区设置于阴极N型缓冲掺杂区与金属阴极之间；所述阴极N型缓冲掺杂区的厚度为15-50um ;所述阴极N型增强掺杂区的厚度为3_10um ;所述金属阴极的厚度为l-2um。
[0032]所述场氧化层对称设置在阳极P型掺杂发射区的上表面，在所述场氧化层的上表面设有隔尚氧化层；所述场氧化层的厚度为l_3um ;隔尚氧化层的厚度为1.0-3.0um ；
[0033]所述钝化保护层结构对称设置在场氧化层和金属阳极的上表面；所述钝化保护层结构的厚度为2-15um ;所述金属阳极的厚度为4-15um。[0034]本实用新型还提供低浓度掺杂发射区的快恢复二极管芯片的制造方法，其流程图如图2所示,包括下述步骤:
[0035](一)选择N型单晶硅片衬底01，其衬底N杂质的掺杂浓度与衬底厚度需要根据不同的击穿电压和正向导通压降需求(600V至6500V)进行选择。
[0036](二)制造低浓度的N型掺杂缓冲区02结构:制造芯片的阴极N型缓冲掺杂区包括:对均匀掺杂的N型单晶硅片衬底正面采用氧化或淀积的方式生长保护牺牲层膜质，在N型单晶硅片背面采用离子注入方式生成N型低浓度掺杂缓冲区的杂质，再进行温度为1125°C -1225°C、时间为30小时至100小时的退火工艺，进行注入离子的激活与推结，推结到所深度为15_50um，形成阴极N型缓冲掺杂区后去除正面保护牺牲层膜质。
[0037](三)制造芯片终端P型掺杂场限环03结构:制造芯片终端P型掺杂场限环包括:对均匀掺杂的N型单晶硅片衬底进行高温氧化，在N型单晶硅片表面生长出为
0.0lum-0.03um的氧化膜，并进行光刻，采用离子注入方式生成P型掺杂场限环的杂质，再进行温度为1125°C -1225°C、时间为10小时至30小时的退火工艺，进行离子的激活与推结，推结到深度为10-30um，形成终端P型掺杂场限环。
[0038](四)制造芯片场氧化层04结构:对均匀掺杂的N型单晶硅片衬底01进行高温氧化的方式，在硅片表面生长出1.0至2.0um的场氧化层，待后续05、06结构完成后可完全形成场氧化层04结构形貌。
[0039](五)制造芯片N型掺杂截止环05结构:对场氧化层04结构米用光刻和刻蚀方式，打开N型掺杂截止环的掺杂窗口，形成场氧化层04部分结构，在N型单晶硅片正面采用离子注入方式生成N型掺杂截止环05的杂质，再进行温度为1125°C -1225°C、时间为5小时至20小时的退火工艺，进行离子的激活与推结，推结到深度为5-20um，形成芯片N型掺杂截止环05。
[0040](六)制造芯片低浓度的阳极P型掺杂发射区06结构:对步骤(五)中的场氧化层04采用光刻和刻蚀方式，打开P型低浓度发射区的掺杂窗口，完全形成场氧化层04，采用离子注入方式进行阳极P型掺杂发射区掺杂，采用温度为1125°C-1225°C、时间为3小时至15小时的热退火方式对阳极P型掺杂发射区掺杂的激活与推结，推结到深度为5-20um，形成阳极P型掺杂发射区06。
[0041](七)制造低浓度的阴极N型掺杂增强区07结构:对均匀掺杂的N型单晶硅片衬底01正面采用淀积的方式生长保护牺牲层膜质，在N型单晶硅片背面采用离子注入方式生成阴极N型增强掺杂区的杂质，再进行温度为1125°C -1225°C、时间为2小时至10小时退火工艺，进行注入离子的激活与推结，推结到l_5um深度范围内，形成阴极N型增强掺杂区07后去除正面保护牺牲层膜质。
[0042](A)制造芯片隔离氧化硅层08结构:使用化学淀积方式生长硼磷掺杂玻璃膜质，进行器件隔离；
[0043](九)制造芯片正面金属阳极09结构:进行接触孔的光刻和刻蚀形成08结构，使用物理淀积或蒸发方式生长铝合金，进行金属的光刻和刻蚀，形成09结构，完成了芯片正面阳极的电极连接，形成09结构。
[0044](十)制造芯片钝化保护层10结构:使用化学淀积方式生长氮氧化硅膜质或使用旋转涂布方式生长聚酰亚胺膜质，经过烘烤、光刻、刻蚀工艺后形成钝化保护10结构。[0045](十一)制造芯片背面金属阴极电极11结构:对OlN型单晶硅片衬底方式进行研磨减薄或湿法刻蚀洗净，采用物理淀积或蒸发形成背面金属阴极11结构，完成芯片阴极的电特性连接。
[0046]本实用新型提供的低浓度掺杂发射区的快恢复二极管芯片及其制造方法，采用低浓度的阳极P型掺杂发射区、阴极N型缓冲掺杂区和N型增强掺杂区，可不用寿命控制技术，保证快恢复二极管优良的电特性参数。所采用的制造方法，加工工艺为通用工艺，易于实现。本实用新型可以在保证快恢复二极管具有较低正向导通压降的同时，提高器件的动态性能。
[0047]最后应当说明的是:以上实施例仅用以说明本实用新型的技术方案而非对其限制，尽管参照上述实施例对本实用新型进行了详细的说明，所属领域的普通技术人员应当理解:依然可以对本实用新型的【具体实施方式】进行修改或者等同替换，而未脱离本实用新型精神和范围的任何修改或者等同替换，其均应涵盖在本实用新型的权利要求范围当中。
【权利要求】
1.一种低浓度掺杂发射区的快恢复二极管芯片，所述芯片包括金属阴极和金属阳极，P型掺杂层，N型掺杂层，以及设置在P型掺杂层与N型掺杂层之间的N型衬底，场氧化层以及钝化保护层结构，其特征在于，所述P型掺杂层为低浓度的阳极P型掺杂发射区，所述N型掺杂层包括依次连接的低浓度的阴极N型缓冲掺杂区和低浓度的阴极N型增强掺杂区，所述金属阴极设置于N型衬底的底面，所述场氧化层设置于阳极P型掺杂发射区的上部，所述钝化保护层结构设置在场氧化层和金属阳极的上表面，所述金属阳极与阳极P型掺杂发射区连接。
2.如权利要求1所述的快恢复二极管芯片，其特征在于，所述阳极P型掺杂发射区掺入的离子为硼离子，掺杂浓度为5el6至5el7 ;所述P型掺杂发射区的浓度为N型单晶硅片衬底浓度的5X 102-2X IO3倍；所述阳极P型掺杂发射区的厚度为5-20um ;所述阳极P型掺杂发射区开有窗口； 在所述阳极P型掺杂发射区的两端对称设置有终端P型掺杂场限环，所述P型掺杂场限环中掺入的离子为硼离子，掺杂浓度为IelS至le20 ;在所述终端P型掺杂场限环的外侧设有N型掺杂截止环，所述N型掺杂截止环中掺入的离子为磷离子或砷离子，掺杂浓度为le20至le21 ;所述终端P型掺杂场限环和N型掺杂截止环均开有窗口 ； 所述N型掺杂截止环的击穿电压为600V-6500V。
3.如权利要求1所述的快恢复二极管芯片，其特征在于，所述阴极N型缓冲掺杂区和阴极N型增强掺杂区掺入的离子均为磷离子或砷离子；所述阴极N型缓冲掺杂区的浓度为N型单晶硅片衬底浓度的I X 103-5 X IO3倍；所述阴极N型增强掺杂区的浓度为N型单晶硅片衬底浓度的5X 103-5X IO4倍； 所述阴极N型增强掺杂区设置于阴极N型缓冲掺杂区与金属阴极之间；所述阴极N型缓冲掺杂区的厚度为15-50um ;所述阴极N型增强掺杂区的厚度为3_10um ； 所述金属阴极的厚度为l_2um。
4.如权利要求1所述的快恢复二极管芯片，其特征在于，所述场氧化层对称设置在阳极P型掺杂发射区的上表面，在所述场氧化层的上表面设有隔离氧化层；所述场氧化层的厚度为l_3um ;隔尚氧化层的厚度为1.0_3.0um ； 所述钝化保护层结构对称设置在场氧化层和金属阳极的上表面；所述钝化保护层结构的厚度为2-15um ;所述金属阳极的厚度为4-15um。
【文档编号】H01L29/06GK203562431SQ201320705065
【公开日】2014年4月23日 申请日期:2013年11月8日 优先权日:2013年11月8日
【发明者】赵哿, 刘钺杨, 高文玉, 金锐, 于坤山, 刘隽, 凌平, 包海龙, 张宇 申请人:国家电网公司, 国网上海市电力公司, 国网智能电网研究院