可缩放门逻辑非易失性存储器单元及阵列的制作方法与工艺

本发明有关于逻辑半导体非易失性存储器(non-volatilememory，NVM)单元元件(celldevice)及其单元阵列配置(cellarrayarrangement)。本发明所揭露的逻辑半导体非易失性存储器单元可使用传统互补式金属氧化物半导体(complementarymetaloxidesemiconductor，CMOS)工艺，制作出的单一层(singlelayer)逻辑门(logicgate)当作电荷储存材质(chargestoringmaterial)。特别地，本发明可缩放门逻辑非易失性存储器(scalablegatelogicnon-volatilememory，SGLNVM)单元元件是根据逻辑门元件(logicgatedevice)的最小栅极长度和宽度而形成，同时逻辑半导体非易失性存储器单元的控制栅极(controlgate)是由一嵌入(embedded)于基底(substrate)(井(well))中的浅半导体(shallowsemiconductor)所构成，且该浅半导体的电传导型(conductivitytype)系相反于该基底(井)。SGLNVM快闪(flash)存储器单元阵列是由复数个反或型(NOR-type)非易失性存储器单元元件配对(pair)所构成，相邻的二对反或型非易失性存储器单元元件配对间被一虚拟浮动栅极(dummyfloatinggate)所分隔，以最小化阵列尺寸(arraysize)。

背景技术：
互补式金属氧化物半导体(CMOS)工艺已成为特定应用集成电路(ApplicationSpecificIntegratedCircuit，ASIC)最普遍的工艺。一特定应用集成电路于单一集成电路或芯片(chip)上，包含元件或系统的特定功能。在数字时代，几乎所有的电子元件或设备皆由集成电路芯片控制及操作。因应不同的应用，集成电路或芯片必须具备修改该特定功能或组态(configuration)的弹性。例如，初始程序化(initialprogramming)及组态一微处理器(microprocessor)时，需要有一可程序非易失性存储器来储存程序化指令(programmedinstruction)。即使在供给电子系统的电力被切断(off)时，该非易失性存储器仍会保留所储存的数字信息。当电子系统被导通(on)时，即可恢复(recall)所储存的数字信息或指令。此外，在开发过程中，可容许随时更改程序化指令而无须改变硬件。在电子系统中，非挥发存储器的储存程序化指令及资料的任务是由电子可抹除可程序只读存储器(electricalerasableprogrammableread-onlymemory，EEPROM)元件所完成。EEPROM是一半导体非易失性存储器，经由施加电压偏压于其存储器元件的电极，可抹除(erase)和程序化该EEPROM。EEPROM通常是以逐个单元为基础(cell-by-cellbasis)来被操作。因此，EEPROM须具有一存取(access)金属氧化物半场效晶体管(metal-oxide-semiconductorfieldeffecttransistor，MOSFET)来存取储存存储器单元。一般而言，EEPROM为包含至少两个晶体管(2T)的存储器单元(存取晶体管+储存晶体管(storingtransistor))。电子可程序只读存储器(electricalprogrammableread-onlymemory，EPROM)是另一种半导体非易失性存储器，只包含单一储存晶体管(1T)，而没有存取晶体管。然而，电子可程序只读存储器需要紫外光(Ultra-Violate，UV)以执行抹除操作(eraseoperation)。在后来的发展，以EPROM(1T)阵列结构为基础的EEPROM，已被具体地配置于快闪EEPROM中，该快闪EEPROM可以进行整体性的(global)电子式抹除，也就是逐页(page-by-page)或逐区(sector-by-sector)的电子式抹除。在传统EEPROM工艺中，EEPROM存储器单元的控制栅极通常被制作而形成于一隔离导电层的上方，例如用以储存电荷的浮动栅极或是如氧化硅-氮化硅-氧化硅(oxide-nitride-oxide，ONO)的介电层堆迭(stackofdielectriclayers)的上方，而该控制栅极及该隔离导电层都位在硅通道表面(siliconchannelsurface)的上方。相较于广泛应用在大多数ASIC制造的传统CMOS工艺，只有单一导电栅极层(conductinggatelayer)作为逻辑MOSFET元件的控制栅极。为制作额外的电荷储存层，该EEPROM工艺需要多一些工艺步骤，例如:薄膜沉积(filmdeposition)、蚀刻(etch)及使图案成型(pattern)的光蚀刻(photolithography)。这些额外的工艺步骤导致制造成本增加、工艺复杂度增加、影响良率及较长的工艺工时。因此，对于嵌入式EEPROMASIC而言，如何利用与CMOS基线(baseline)工艺相容方式来制造出无额外储存层的EEPROM，是业界面临的难题。第一个以传统CMOS工艺制造的单层多晶硅(single-poly)浮动栅极EEPROM单元元件，是由Ohsaki等人所提出，并发表于1994年的期刊:IEEEJournalofSolid-state,vol.29,No.3,Mar.1994,pp.311-316。如图1a所示，在CMOS中的P型MOSFET11的源极(source)、漏极(drain)和N型井电极(electrode)都连接在一起，以形成EEPROM元件10的控制栅极，而CMOS的栅极则不连接至外部电极而形成EEPROM元件10的浮动栅极以储存电荷。在CMOS中的N型MOSFET12的源极、漏极和基底电极分别形成该EEPROM元件10的源极、漏极和基底电极。然而，图1b所显示的原始元件的阵列结构，具有高程序化电压和电流、高电压抹除操作及缓慢复杂读取(readaccess)等缺点。上述快闪EEPROM的问题普遍发生于所谓”虚拟接地(virtualground)”的阵列结构中。由于程序化和抹除的功能不佳，程序化/抹除的干扰非常严重，且程序化/抹除循环(cycling)的次数很低。为了解决不佳的程序化/抹除功能，元件科技员开始增加更多的结构以补救上述问题。例如，美国专利号码6,191,980的专利文献中，Kelly等人应用一额外电容器(extra-capacitor)以增加抹除操作时的控制栅极电容耦合(capacitivecoupling)；美国专利公告号码US5,301,150文献中，Sullivan等人应用一个大的N型井以增加控制栅极电容耦合；美国专利公告号码US5,504,706文献中，D’Arrigo等人应用三井(triple-wells)于N型MOSFET以进行负电压操作，及一额外布植(extraimplant)工艺以在单层多晶硅EEPROM单元中形成一重掺杂(heavydoped)N型控制栅极；美国专利公告号码US6,329,240文献中，Hsu等人应用一冠型电容器(crowncapacitor)以增加P型EEPROM元件的控制栅极电容耦合；美国专利公告号码US7,800,156文献中，Roizin等人应用不对称的高压和低压晶体管以形成单层多晶硅EEPROM单元。然而，增加构造至单层多晶硅NVM单元中，会增加单元尺寸及制造复杂度。本发明应用传统CMOS工艺中MOSFET的最小栅极长度和宽度，以形成快闪EEPROM元件的浮动栅极和源/漏电极。无需自传统CMOS基线工艺中增加额外工艺步骤，本发明快闪EEPROM元件的控制栅极是由嵌入于硅基底(井)的浅半导体所构成，而该浅半导体的电传导型相反于该基底(井)，同时，本发明快闪EEPROM元件的控制栅极是经由一绝缘介电层(insulationdielectric)，而电容耦合至延伸的浮动栅极。

技术实现要素：
本发明可缩放门逻辑非易失性存储器(SGLNVM)元件是以标准CMOS工艺来制造。SGLNVM单元的浮动栅极的栅极长度是根据一逻辑工艺技术世代(logicprocesstechnologynode)的最小栅极长度来定义，而一逻辑工艺技术世代的最小栅极长度为该工艺技术世代的特征尺寸(featuresize)，以”F”表示。一MOSFET元件的最小栅极宽度通常是由该工艺技术世代的最小主动区域(activearea)宽度所定义。因此，SGLNVM单元的最小浮动栅极长度和最小主动区域宽度形成浮动栅极MOSFET的最小通道(channel)长度和宽度。具最小栅极长度的浮动栅极延伸超过一硅主动区域，而在该浮动栅极204和嵌入至硅基底(井)的控制栅极220之间形成介于一电容耦合，其中该浮动栅极和控制栅极之间是以一绝缘介电层219电性相隔。该嵌入式控制栅极220是由一浅半导体所形成，而该浅半导体的电传导型是相反于该硅基底(井)。浅控制栅极半导体是由利用N型离子布植(ionimplantation)至P型基底或利用P型离子布植至N型井的方式所形成，而使得接面(junction)深度位于场隔离区(fieldisolation)211底部的上方(换言之，控制栅极220的底部高于场隔离区211的底部)。一实施例中，于传统CMOS工艺中，可使用同一掩膜层(maskinglayer)，将N型SGLNVM元件的离子布植并入P型MOSFET的临界电压(thresholdvoltage)离子布植。于传统CMOS工艺中，可使用同一掩膜层，将P型SGLNVM元件的离子布植并入N型MOSFET的临界电压离子布植。复数个SGLNVM单元被配置为一NOR型快闪存储器单元阵列，其中，每一对SGLNVM单元共用连接于一共地线(commongroundline)的源极电极，而其二漏极连接至两条不同的位线(bitline)。透过一虚拟浮动栅极将相邻的二对NOR型SGLNVM单元之间实体分隔及电性隔离。图2a为N型SGLNVM快闪存储器单元阵列的俯视图。图2b和图2c分别为图2a中切线”A1”和切线”B1”的剖面图。图2d显示m×n的N型SGLNVM快闪存储器单元阵列的架构示意图。例如，图2d的一对NOR型SGLNVM单元PP共用连接于一共地线G的源极电极，而其二漏极连接至两条相对应的位线BP和BP+1。如同利用传统CMOS工艺的N型MOSFET，该N型SGLNVM快闪存储器单元阵列接受相同的P型井离子布植、N型轻掺杂漏极(lightlydopeddrain，LDD)和P型口袋(pocket)离子布植，以及高剂量的N-型源/漏极离子布植。由于P型井离子布、N型轻掺杂漏极、P型口袋离子布植以及高剂量的N型源/漏极离子布植已被调整(tune)至符合传统CMOS工艺中N型MOSFET短通道界限(shortchannelmargin)，该N型SGLNVM元件在接受同样的这些离子布植后，会具有类似的短通道界限效果。仅有的主要差异是这些SGLNVM元件因为具有较厚的穿隧氧化层(tunnelingoxide)与来自通道经由浮动栅极至控制栅极的电容耦合的关系，而有较差的漏极驱动电流(drivingcurrent)和较高的临界电压。图3显示浮动栅极长度利用0.13微米(μm)标准逻辑工艺世代而被缩小至90％的SGLNVM元件的短通道界限，其临界电压对浮动栅极长度的关系图。如图3所示，用标准工艺(无额外的轻掺杂漏极和口袋离子布植)制造的SGLNVM元件的短通道界限的临界电压下滑(roll-off)至0.11微米的次标称栅极长度(sub-nominalgatelength)，都一直保持得非常稳定。图4为当施加单次抹除/程序化(erase/programming)电压偏压(voltage-bias)脉冲(shot)至图2的SGLNVM快闪存储器单元阵列时，显示阵列中被抹除SGLNVM单元和被程序化SGLNVM单元的漏极驱动电流对施加控制栅极电压的关系图。图5a为P型SGLNVM快闪存储器单元阵列的俯视图。图5b和图5c分别为图5a中切线”A2”和切线”B2”的剖面图。如图5a所示，P型SGLNVM单元的浮动栅极的最小长度和最小宽度形成浮动栅极MOSFET的最小通道长度和宽度。具最小栅极长度的P型浮动栅极延伸超过一硅主动区域，而在该浮动栅极504和嵌入至N型井的控制栅极520之间形成介于一电容耦合，而该浮动栅极和控制栅极之间被一绝缘介电层519相分隔。该嵌入式控制栅极520是由P型浅半导体所形成。P型浅控制栅极半导体是利用P型离子布植至N-型井所形成，而使得p/n接面的深度位于场隔离区511底部的上方(换言之，控制栅极520的底部高于场隔离区511的底部)。一实施例中，于传统CMOS工艺中，使用同一掩膜层，此一离子布植可并入N型MOSFET的临界电压离子布植。如同利用传统CMOS工艺的P型MOSFET，该P型SGLNVM快闪存储器单元阵列接受同样的N型井离子布植、P型轻掺杂漏极、N型口袋离子布植以及高剂量的P型源/漏极离子布植。附图说明为更好地理解本发明及其具体实施方式，下面将参考本发明实施例的附图，对本发明实施例中的技术方案进行清楚、完整地描述，其中：图1a显示Ohsaki等人提出的原始单层多晶硅浮动栅极非易失性存储器元件的剖面图。图1b显示Ohsaki等人提出的单层多晶硅浮动栅极非易失性存储器单元阵列的示意图。图2a显示以虚拟浮动栅极进行隔离的N型SGLNVM快闪存储器单元阵列的俯视图。图2b显示图2a中切线”A1”的剖面图。图2c显示图2a中切线”B1”的剖面图。图2d显示本发明一实施例的具m×n尺寸的N型SGLNVM快闪存储器单元阵列的示意图。图3显示浮动栅极长度利用0.13微米(μm)标准逻辑工艺世代而被缩小至90％的SGLNVM元件的短通道界限，其临界电压下滑对浮动栅极长度的关系图。图4为当施加单次抹除/程序化电压偏压脉冲至图2的SGLNVM快闪存储器单元阵列时，显示阵列中被抹除SGLNVM单元和被程序化SGLNVM单元的漏极驱动电流对施加控制栅极电压的关系图。图5a显示以虚拟浮动栅极进行隔离的P型SGLNVM快闪存储器单元阵列的俯视图。图5b显示图5a中切线”A2”的剖面图。图5c显示图5a中切线”B2”的剖面图。图5d显示本发明一实施例的具m×n尺寸的P型SGLNVM快闪存储器单元阵列的示意图。图6a显示N型错列SGLNVM快闪存储器单元阵列的俯视图。图6b显示图6a中切线”A3”的剖面图。图6c显示图6a中切线”B3”的剖面图。图6d显示本发明一实施例的具(m/2)×n尺寸的N型SGLNVM快闪存储器单元阵列的示意图。图7a显示P型错列SGLNVM快闪存储器单元阵列的俯视图。图7b显示图7a中切线”A4”的剖面图。图7c显示图7a中切线”B4”的剖面图。图7d显示本发明一实施例的具(m/2)×n尺寸的P型SGLNVM快闪存储器单元阵列的示意图。图8a显示以一般场氧化物隔离区(fieldoxideisolation)进行隔离的N型SGLNVM快闪存储器单元阵列的俯视图。图8b显示图8a中切线”A5”的剖面图。图8c显示图8a中切线”B5”的剖面图。图8d显示本发明一实施例的具m×n尺寸的N型SGLNVM快闪存储器单元阵列的示意图。图9a显示以一般场氧化物隔离区进行隔离的P型SGLNVM快闪存储器单元阵列的俯视图。图9b显示图9a中切线”A6”的剖面图。图9c显示图9a中切线”B6”的剖面图。图9d显示本发明一实施例的具m×n尺寸的P型SGLNVM快闪存储器单元阵列的示意图。具体实施方式以下详细说明仅为示例，而非限制。应了解的是，可使用其他实施例，且对结构可进行各种变形或变更，均应落入本发明请求项的范围。而且，应了解的是，本说明书使用的语法及术语仅为进行说明，而不应被视为限制。熟悉本领域者应可理解，本说明书中方法及示意图的实施例仅为示例，而非限制。因本说明书的揭露而了解本发明精神的熟悉本领域者，可使用其他实施例，均应落入本发明请求项的范围。本发明的一实施例中，复数个虚拟浮动栅极(dummyfloatinggates)205用以分隔快闪存储器单元阵列中的复数个N型NORSGLNVM单元元件配对(pairs)。图2a为N型NORSGLNVM快闪存储器单元阵列的俯视图。形成三行(row)的三个主动区域(activearea)201、202及201，分别界定字线(wordline)区域、源/漏电极区域和字线区域，是以传统CMOS工艺中的浅沟槽隔离(shallowtrenchisolation，STI)模组(module)进行制作。该主动区域202的宽度较佳为等于工艺能力的最小宽度，以使元件尺寸最小化。如同于传统CMOS工艺，会进行一系列的N型井和P型井离子布植。区域203是开敞区域(openarea)，用以接受浅N型离子布植，使得与P-型基底212所形成的浅n/p接面208的深度位于STI211的底部之上(换言之，控制栅极220的底部高于场隔离区211的底部)。取决于详细的CMOS工艺和阵列中字线(连结非易失性存储器单元的控制栅极220)的电阻值(resistance)需求，于传统CMOS工艺中，该N型离子布植可并入P型MOSFET的临界电压和穿透(punch-through)离子布植。在完成P型MOSFET和N型MOSFET二者的井离子布植之后，生长出包括穿隧氧化层209和绝缘介电层219不同厚度的栅极氧化物，然后沉积(deposit)一层多晶硅薄膜(poly-crystallinesiliconfilm)，并加以图案成型和蚀刻而形成阵列中的浮动栅极204和205，以及其他正规MOSFET的栅极。浮动栅极204的宽度较佳为等于工艺能力的最小宽度，以使元件尺寸最小化。浮动栅极204与该主动区域202部分重迭(overlap)以形成N型浮动栅极MOSFET的最小通道(215)长度和宽度。每两个N型浮动栅极MOSFET配成对，共用同一源极电极(commonsourceelectrode)214。该虚拟浮动栅极205与该主动区域202部分重迭以形成P型通道阻止(channelstop)区域216，用以分隔二相邻的N型漏极电极213。接着，在氮化硅间隙壁(nitridespacer)210形成前，进行轻掺杂漏极和口袋离子布植。在接受高剂量的N-型源/漏电极离子布植、热活化(thermalactivation)及金属氧化物(salicide)形成之后，便完成了N-型SGLNVM单元阵列的前段工艺(front-endprocess)。该N型SGLNVM元件的源极电极214和漏极电极213分别经由接点(contact)206连接至金属线(metalline)207。图2a中N型SGLNVM快闪存储器单元阵列，其相对应的字线(Wq)、共源极线(G)及位线(BP)显示于图2d中的m×n阵列示意图。本发明的一实施例中，复数个虚拟浮动栅极505用以分隔快闪存储器单元阵列中的复数个P型NORSGLNVM单元元件配对。图5a为P型NORSGLNVM快闪存储器单元阵列的俯视图。形成三行的三个主动区域501、502及501，分别界定字线区域、源/漏电极区域和字线区域，是以传统CMOS工艺中浅沟槽隔离模组进行制作。该主动区域502的宽度较佳为等于工艺能力的最小宽度，以使元件尺寸最小化。如同于传统CMOS工艺，会进行一系列的N型井和P型井离子布植。区域503是开敞区域，用以接受浅P型离子布植，使得与N型井512所形成的浅p/n接面508的深度位于STI511的底部之上(换言之，控制栅极520的底部高于场隔离区511的底部)。取决于详细的CMOS工艺和阵列中字线(连结非易失性存储器单元的控制栅极520)的电阻值需求，于传统CMOS工艺中，该P型离子布植可并入N型MOSFET的临界电压和穿透离子布植。在完成P型MOSFET和N型MOSFET二者的井离子布植之后，生长出包括穿隧氧化层509和绝缘介电层519不同厚度的栅极氧化物，然后沉积一层多晶硅薄膜，并加以图案成型和蚀刻而形成阵列中的浮动栅极504和505，以及其他正规MOSFET的栅极。浮动栅极504的宽度较佳为等于工艺能力的最小宽度，以使元件尺寸最小化。浮动栅极504与该主动区域502部分重迭以形成P型浮动栅极MOSFET的最小通道(515)长度和宽度。每两个P型浮动栅极MOSFET配成对，共用同一源极电极514。该虚拟浮动栅极505与该主动区域502部分重迭以形成N型通道阻止区域516，用以分隔二相邻的P型漏极电极513。接着，在氮化硅间隙壁510形成前，进行轻掺杂漏极和口袋离子布植。在接受高剂量的P型源/漏电极离子布植、热活化及金属氧化物形成之后，便完成了P型SGLNVM单元阵列的前段工艺。该P型SGLNVM元件的源极电极514和漏极电极513分别经由接点506连接至金属线507。图5a中P型SGLNVM快闪存储器单元阵列，其相对应的字线(Wq)、共源极线(V)及位线(BP)显示于图5d中的m×n阵列示意图。本发明的一实施例中，快闪存储器单元阵列中复数个N型NORSGLNVM单元元件为交错或错列(staggered)配置。图6a为N型错列SGLNVM快闪存储器单元阵列的俯视图。形成三行的三个主动区域601、602及601，分别界定字线区域、源/漏电极区域和字线区域，是以传统CMOS工艺中浅沟槽隔离模组进行制作。该主动区域602的宽度较佳为等于工艺能力的最小宽度，以使元件尺寸最小化。如同于传统CMOS工艺，会进行一系列的N型井和P型井离子布植。区域603是开敞区域，以接受浅N-型离子布植，使得与P型基底612所形成的浅n/p接面608的深度位于STI611的底部之上(换言之，控制栅极620的底部高于场隔离区611的底部)。取决于详细的CMOS工艺和阵列中字线(连结非易失性存储器单元的控制栅极620)的电阻值需求，于传统CMOS工艺中，该N型离子布植可并入P型MOSFET的临界电压和穿透离子布植。在完成P型MOSFET和N型MOSFET二者的井离子布植之后，生长出包括穿隧氧化层609和绝缘介电层619不同厚度的栅极氧化物，然后沉积一层多晶硅薄膜，并加以图案成型和蚀刻而形成阵列中的浮动栅极604和607，以及其他正规MOSFET的栅极。浮动栅极604和607的宽度较佳为等于工艺能力的最小宽度，以使元件尺寸最小化。浮动栅极604和607与该主动区域602部分重迭以形成N型浮动栅极MOSFET的最小通道(615)长度和宽度。二行SGLNVM快闪存储器元件的浮动栅极604和607相互错列并与各自的控制栅极620部分重迭，二行SGLNVM快闪存储器元件的控制栅极620分别以一上一下的方式配置，形成两条分隔字线。当包含浮动栅极604的复数个SGLNVM元件的字线被选择，而包含浮动栅极607的复数个SGLNVM元件的字线未被选择时，包含浮动栅极604的SGLNVM元件会被启动(activate)，而包含浮动栅极607的SGLNVM元件被切断(off)，以使包含浮动栅极607的SGLNVM元件与共用的源极电极613和共用的漏极电极614电性分离(detach)，反之亦然。图6d显示一(m/2)×n阵列示意图，以说明错列配对如何分享源/漏极电极及其相对应的源极线(G)和位线(BP)。接着，在氮化硅间隙壁610形成前，进行轻掺杂漏极和口袋离子布植。在接受高剂量的N型源/漏电极离子布植、热活化及金属氧化物形成之后，便完成了N型错列SGLNVM单元阵列的前段工艺。该N型错列SGLNVM元件的源极电极613和漏极电极614分别经由接点605连接至金属线606。图6a中N型错列SGLNVM快闪存储器单元阵列，其相对应的字线(Wq)、共源极线(G)及位线(BP)显示于图6d中的示意图。本发明的一实施例中，快闪存储器单元阵列中复数个P型NORSGLNVM单元元件为交错或错列配置。图7a为P型错列SGLNVM快闪存储器单元阵列的俯视图。形成三行的三个主动区域701、702及701，分别界定字线区域、源/漏电极区域和字线区域，是以传统CMOS工艺中浅沟槽隔离模组进行制作。该主动区域702的宽度较佳为等于工艺能力的最小宽度，以使元件尺寸最小化。如同于传统CMOS工艺，会进行一系列的N型井和P型井离子布植。区域703是开敞区域，以接受浅P型离子布植，使得与N型井712所形成的浅p/n接面708的深度位于STI711的底部之上(换言之，控制栅极720的底部高于场隔离区711的底部)。取决于详细的CMOS工艺和阵列中字线(连结非易失性存储器单元的控制栅极720)的电阻值需求，于传统CMOS工艺，该P型离子布植可并入N型MOSFET的临界电压和穿透离子布植。在完成P型MOSFET和N型MOSFET二者的井离子布植之后，生长出包括穿隧氧化层709和绝缘介电层719不同厚度的栅极氧化物，然后沉积一层多晶硅薄膜，并加以图案成型和蚀刻而形成阵列中的浮动栅极704和707，以及其他正规MOSFET的栅极。浮动栅极的宽度较佳为等于工艺能力的最小宽度，以使元件尺寸最小化。浮动栅极704和707与该主动区域702部分重迭以形成P型浮动栅极MOSFET的最小通道(715)长度和宽度。二行SGLNVM快闪存储器元件的浮动栅极704和707相互错列并与各自的控制栅极720部分重迭，二行SGLNVM快闪存储器元件的控制栅极720分别以一上一下的方式配置，形成两条分隔字线。当与浮动栅极704有关的字线被选择，而与浮动栅极707有关的字线未被选择时，包含浮动栅极704的复数个SGLNVM元件会被启动，而包含浮动栅极707的复数个SGLNVM元件被切断，以使包含浮动栅极707的SGLNVM元件与共用的源极电极713和共用的漏极电极714电性分离，反之亦然。图7d显示一(m/2)×n阵列示意图，以说明错列配对如何共用源/漏极电极及其相对应的源极线(V)和位线(BP)。接着，在氮化硅间隙壁710形成前，进行轻掺杂漏极和口袋离子布植。在接受高剂量的P型源/漏电极离子布植、热活化及金属氧化物形成之后，便完成了P型错列SGLNVM单元阵列的前段工艺。该P型错列SGLNVM元件的源极电极713和漏极电极714分别经由接点705连接至金属线706。图7a中P型错列SGLNVM快闪存储器单元阵列，其相对应的字线(Wq)、共源极线(V)及位线(BP)显示于图7d中的示意图。本发明的一实施例中，复数个场氧化物(fieldoxide，FOX)811用以分隔快闪存储器单元阵列中的N型NORSGLNVM单元元件配对。图8a是以场氧化物分隔的N型NORSGLNVM快闪存储器单元阵列的俯视图。二行的主动区域801分别界定二字线区域及一行具有复数个长方形的主动区域802界定源/漏电极区域，皆以传统CMOS工艺中浅沟槽隔离模组进行制作。该主动区域802的宽度较佳为等于工艺能力的最小宽度，以使元件尺寸最小化。如同于传统CMOS工艺，会进行一系列的N型井和P型井离子布植。区域803是开敞区域，以接受浅N型离子布植，使得与P型基底812所形成的浅n/p接面808的深度位于STI811的底部之上(换言之，控制栅极820的底部高于场隔离区811的底部)。取决于详细的CMOS工艺和阵列中字线(连结非易失性存储器单元的控制栅极820)的电阻值需求，于传统CMOS工艺中，该N型离子布植可并入于P型MOSFET的临界电压和穿透离子布植。在完成P型MOSFET和N型MOSFET二者的井离子布植之后，生长出包括穿隧氧化层809和绝缘介电层819不同厚度的栅极氧化物，然后沉积一层多晶硅薄膜，并加以图案成型和蚀刻而形成阵列中的浮动栅极804，以及其他正规MOSFET的栅极。浮动栅极804的宽度较佳为等于工艺能力的最小宽度，以使元件尺寸最小化。浮动栅极804与于该主动区域802部分重迭以形成N型浮动栅极MOSFET的最小通道(815)长度和宽度。每两个N型浮动栅极MOSFET配成对，共用同一源极电极814。这些场氧化物811以平行于位线的方向作延伸，并形成于二相邻主动区域802之间，用以分隔二相邻的N型漏极电极813，如图8c所示。接着，在氮化硅间隙壁810形成前，进行轻掺杂漏极和口袋离子布植。在接受高剂量的N-型源/漏电极离子布植、热活化及金属氧化物形成之后，便完成了以这些场氧化物811分隔多个NORSGLNVM单元配对(NOR-pair)的N型SGLNVM单元阵列的前段工艺。该N型SGLNVM元件的源极电极814和漏极电极813分别经由接点805连接至金属线806。图8a中以场氧化物811分隔的多个NOR配对所配置成的N型SGLNVM快闪存储器单元阵列，其相对应的字线(Wq)、共源极线(G)及位线(BP)显示于图8d中的示意图。本发明的一实施例中，复数个场氧化物911用以分隔快闪存储器单元阵列中的复数个P型NORSGLNVM单元元件配对。图9a是以场氧化物分隔的P型NORSGLNVM快闪存储器单元阵列的俯视图。二行的主动区域901分别界定二字线区域及一行具有复数个长方形的主动区域902界定源/漏电极区域，是以传统CMOS工艺中浅沟槽隔离模组进行制作。该主动区域902的宽度较佳为等于工艺能力的最小宽度，以使元件尺寸最小化。如同于传统CMOS工艺，会进行一系列的N型井和P型井离子布植。区域903是开敞区域，以接受浅P型离子布植，使得与N型井912所形成的浅p/n接面908的深度位于STI911的底部之上(换言之，控制栅极920的底部高于场隔离区911的底部)。取决于详细的CMOS工艺和阵列中字线(连结非易失性存储器单元的控制栅极920)的电阻值需求，于传统CMOS工艺中，该P型离子布植可并入N型MOSFET的临界电压和穿透离子布植。在完成P型MOSFET和N型MOSFET二者的井离子布植之后，生长出包括穿隧氧化层909和绝缘介电层919不同厚度的栅极氧化物，然后沉积一层多晶硅薄膜，并加以图案成型和蚀刻而形成阵列中的浮动栅极904，以及其他正规MOSFET的栅极。浮动栅极904的宽度较佳为等于工艺能力的最小宽度，以使元件尺寸最小化。浮动栅极904与该主动区域902部分重迭以形成P型浮动栅极MOSFET的最小通道(915)长度和宽度。每两个P型浮动栅极MOSFET配成对，共用同一共源极电极914。这些场氧化物911以平行于位线的方向作延伸，并形成于二相邻主动区域902之间，用以分隔二相邻的P型漏极电极913，如图9c所示。接着，在氮化硅间隙壁910形成前，进行轻掺杂漏极和口袋离子布植。在接受高剂量的P型源/漏电极离子布植、热活化及金属氧化物形成之后，便完成了以这些场氧化物911分隔多个NORSGLNVM单元配对的P型SGLNVM单元阵列的前段工艺。该P型SGLNVM元件的源极电极914和漏极电极913分别经由接点905连接至金属线906。图9a中以这些场氧化物911分隔多个NORSGLNVM单元配对的P型SGLNVM快闪存储器单元阵列，其相对应的字线(Wq)、共源极线(V)及位线(BP)显示于图9d中的示意图。以上提供的较佳实施例仅用以说明本发明，而非要限定本发明至一明确的类型或示范的实施例。因此，本说明书应视为说明性，而非限制性。显然地，几何外形(包含长度和宽度)、栅极物质或穿隧介电质的各种变形或变更，对熟悉本领域者是显而易见的。以上提供的较佳实施例是为了有效说明本发明的要旨及其最佳模式可实施应用，藉以让熟悉本领域者了解本发明的各实施例及各种变更，以适应于特定使用或实施目的。本发明的范围由后附的请求项及其相等物(equivalent)来定义，其中所有的名称(term)皆意指最广泛合理的涵义，除非另有特别指明。因此，「本发明」等类似的用语，并未限缩请求项的范围至一特定实施例，而且，本发明特定较佳实施例的任何参考文献并不意味着限制本发明，以及没有如此的限制会被推定。本发明仅被后附的请求项的范围及精神来定义。依据法规的要求而提供本发明的摘要，以便搜寻者能从本说明书核准的任何专利快速确认此技术揭露书的主题(subjectmatter)，并非用来诠释或限制请求项的范围及涵义。任何优点及益处可能无法适用于本发明所有的实施例。应了解的是，该行业者可进行各种变形或变更，均应落入后附请求项所定义的本发明的范围。再者，本说明书中的所有元件及构件(component)都没有献给大众的意图，无论权利要求是否列举这些元件及构件。