半导体装置制造方法
【专利摘要】主电路基板(1)的绝缘层(3)上形成的主电路布线图案(4)和构成主电路(10a)的半导体芯片(5、6)的背面通过焊料等的接合材料接合。半导体芯片(5、6)的正面电极通过粗径的键合引线(11)与电力用管脚(13a)电连接。构成控制电路(10b)的控制半导体芯片(9)的背面通过接合材料与由粘接在主电路基板(1)边缘的壳(12)的底面部(12-1)形成的控制电路基板(7)上的控制电路布线图案(8b)接合。控制电路基板(7)的主面位于比主电路基板(1)的主面高的位置，在控制电路基板(7)和主电路基板(1)的主面间形成高度差。据此，能够提供抗噪性优异，并且具有能够以少的制造工序数和低成本进行制造的结构的半导体装置。
【专利说明】
半导体装置
【技术领域】
[0001 ] 本发明涉及一种半导体装置。
【背景技术】
[0002]模块型功率半导体装置通过以下方式构成，将具有提供如切换等电源控制作用的功率晶体管和/或二极管等半导体芯片的主电路和具有控制主电路工作的控制半导体芯片的控制电路组装在一个装置内。这样的模块型功率半导体装置主要应用于控制马达等的变换器等。
[0003]图4是表示现有的模块型功率半导体装置的截面构造的截面图。如图4所示，现有的模块型功率半导体装置具有将主电路10a和控制主电路10a的控制电路10b均安装在同一主电路基板101的构成。主电路基板101是在导热性能好的金属板102的表面配置了绝缘层103的绝缘基板。在主电路基板101的绝缘层103上形成有主电路布线图案104。
[0004]在半导体芯片105、106上形成有构成主电路10a的半导体元件。半导体芯片105、106的背面通过焊料等的接合材料(未图示)与主电路基板101的主电路布线图案104接合。在半导体芯片 105、106 上分别形成有 IGBT (Insulated Gate Bipolar Transistor:绝缘栅型双极晶体管)和FWD(Free Wheeling D1de:续流二极管)。
[0005]控制电路基板107是在正面形成控制电路布线图案108的绝缘基板。控制电路基板107具有通孔结构。控制电路布线图案108和控制电路基板107的背面形成的金属膜通过通孔相互连接。控制电路基板107的背面通过绝缘性胶粘剂与主电路基板101的绝缘层103上的未配置主电路布线图案104的区域粘接在一起。
[0006]在控制半导体芯片109形成有构成控制电路10b的控制半导体元件。控制半导体芯片109的背面通过焊料等的接合材料(未图示)与控制电路基板107的控制电路布线图案108接合。在半导体芯片105、106的正面分别设置的省略图示的电极(以下称为正面电极)，通过键合引线111电连接于主电路布线图案104和控制电路布线图案108。
[0007]主电路基板101的边缘粘接有壳体112。壳体112的内侧设有用于外部连接的多个管脚(引线框架)113a、113b。电力用管脚113a的一端露出在壳体112的外部，另一端通过焊接等连接于主电路10a的输出电极。控制用管脚113b的一端露出在壳体112的外部，另一端通过焊接等连接于控制电路10b的输入电极。壳体112和主电路基板101之间填充有包封树脂114。
[0008]这样的模块型功率半导体装置需要将在主电路10a产生的热损失有效的散热到装置外部。在图4所示的模块型功率半导体装置中，在大电流流过的半导体芯片105、106以及主电路布线图案104产生的热损失通过绝缘层103传导给金属板102。进而，传递至金属板102的热损失向接合于金属板102的外部的散热机构传导并散热。
[0009]另一方面，控制半导体芯片109是产生输入至半导体芯片105、106上的半导体元件的控制信号的控制IC(Integrated Circuit:集成电路)芯片，只有微弱的电流流过。因此，安装了控制半导体芯片109的控制电路基板107不需要有散热用的特别的构成。因此，在主电路基板101的绝缘层103上配置控制电路基板107，防止半导体芯片105、106上的功率半导体元件切换时产生的噪声传至控制半导体芯片109上的控制半导体元件。控制电路基板107的厚度越厚，防噪声效果越好。
[0010]作为这样的模块型功率半导体装置，提出有如下的装置(例如，参考下述专利文献I)。上述模块型功率半导体装置，在树脂壳体中装入了金属绝缘基板、安装在该金属绝缘基板上的半导体芯片、控制电路部件、以及外部导出端子。并且，对半导体芯片和控制电路部件以及外部导出端子之间实施引线键合而形成内部连接。在上述壳体内的中段位置设置有缺少半导体芯片贴装区而覆盖金属绝缘基板的上面区域的隔离壁，该隔离壁的上面侧配置有外部导出端子、控制电路部件以及其布线导体。
[0011]现有技术文献
[0012]专利文献
[0013]专利文献1:日本特开平第5-304248号公报
【发明内容】
[0014]技术问题
[0015]然而，现有的模块型功率半导体装置因为是在主电路基板101上配置控制电路基板107的构成，控制电路基板107的厚度越厚，主电路基板101与控制电路基板107的主面之间的高度差越大。因此，在配置有控制电路基板107的主电路基板101上，难以进行用于贴装半导体芯片105、106以及贴装控制半导体芯片109的焊料印刷。所以，具有难以统一贴装半导体芯片105、106以及控制半导体芯片109的问题。
[0016]另外，现有的模块型功率半导体装置中，因为壳体112与管脚113a、113b是单独的部件，所以需要在壳体112安装了主电路基板101以及控制电路基板107后，焊接管脚113a、113b。而且，管脚113a、113b需要对各个管脚113a、113b列以沿着壳体112内壁的凹凸的方式以不同的预定间距弯曲两次，对弯曲准确度有要求。如此，因为半导体芯片105、106、控制半导体芯片109以及管脚113a、113b需要按照符合各自情况的个别的工序进行贴装，所以产生制造工序数增多，成本变高的问题。
[0017]本发明为了解决上述现有技术的问题，以提供抗噪性能优异的半导体装置为目的。并且，本发明为了解决上述的现有技术的问题，以提供具有通过制造工序数少并且能够低成本制造的构造的半导体装置为目的。
[0018]技术方案
[0019]为了解决上述课题，达成本发明的目的，本发明的半导体装置具有以下特征。具备多个半导体元件，以及形成有多个上述半导体元件中的、相比其他上述半导体元件流过更大的电流的第一半导体元件的第一半导体芯片。具备形成有多个上述半导体元件中的、控制上述第一半导体元件的第二半导体元件的第二半导体芯片。并且，具备具有接合有上述第一半导体芯片的第一布线图案的绝缘基板、具有搭载有上述第二半导体芯片的第二布线图案的绝缘部件。
[0020]并且，本发明的半导体装置在上述发明中具有以下特征，上述绝缘材料的形成有上述第二布线图案的面在与上述绝缘基板的主面垂直的方向上，位于相比上述绝缘基板的形成了上述第一布线图案的主面的高的位置。与上述绝缘基板的形成有上述第一布线图案的主面形成高度差，根据上述高度差，上述第二布线图案和上述第一布线图案在与上述绝缘基板的主面垂直的方向上分离。
[0021]并且，本发明的半导体装置在上述发明中具有以下特征，上述第二布线图案与上述第二半导体元件的外部连接用管脚一体化。
[0022]并且，本发明的半导体装置在上述发明中具有以下特征，上述第二布线图案通过金属箔或引线框架形成。
[0023]并且，本发明的半导体装置在上述发明中具有以下特征，上述绝缘部件是与上述第二半导体元件的外部连接用管脚一体成型的壳体。
[0024]并且，本发明的半导体装置在上述发明中具有以下特征，上述绝缘部件是与上述绝缘基板以及上述第二布线图案一体成型的壳体。
[0025]并且，本发明的半导体装置在上述发明中具有以下特征，上述第二布线图案形成在上述壳体的内壁。
[0026]并且，本发明的半导体装置在上述发明中具有以下特征，多个上述第二半导体元件中至少一个上述第二半导体元件在上述第二布线图案上，以背面能够电导通的状态搭载。
[0027]并且，本发明的半导体装置在上述发明中具有以下特征，多个上述第二半导体元件中至少一个上述第二半导体元件搭载于上述第二布线图案的外侧的上述绝缘部件上。
[0028]并且，本发明的半导体装置在上述发明中具有以下特征，多个上述第二半导体元件中至少一个上述第二半导体元件在上述第二布线图案上，以背面被电绝缘的状态搭载。
[0029]根据上述发明，在绝缘基板形成接合了第一半导体芯片的第一布线图案而构成主电路，并且，在绝缘基板以外的绝缘部件形成搭载了第二半导体芯片的第二布线图案，由此构成控制电路。据此，因为能够分离主电路和控制电路，所以能够防止在第一半导体元件(功率半导体元件)产生的噪声传播到第二半导体元件。
[0030]并且，根据上述发明，以使形成了绝缘部件的第二布线图案的面和形成了绝缘基板的第一布线图案的主面构成高度差的方式配置绝缘部件和绝缘基板。据此，因为控制电路基板上的第二半导体芯片，在与主电路基板的主面垂直的方向上，与主电路基板上的第一半导体芯片分离配置，所以能够进一步抑制在第一半导体元件产生的噪声传播到第二半导体元件。
[0031]并且，根据上述发明，因为第二布线图案以金属箔或引线框架形成，所以无需配置控制电路基板而作为第二布线图案，并且无需在该第二布线图案上进行焊料印刷。换言之，与在配置了控制电路基板的主电路基板上配置第一布线图案和第二布线图案，并对第一布线图案和第二布线图案进行焊料印刷的情况相比，能够容易地进行第一半导体芯片以及第二半导体芯片的贴装。
[0032]并且，根据上述发明，因为第二布线图案与外部连接用的管脚被一体化作为一个部件，并且，因为管脚进一步与壳体一体成型为一个部件，所以能够减少组装工时。据此，能够制造生产率优异的模块型半导体装置。因此，可提供具有能够以少的制造工序数和低成本进行制造的结构的半导体装置。
[0033]并且，根据上述发明，通过以贯穿壳体而一体成型的管脚构成外部连接用端子，各个管脚列不必以沿着壳内壁的凹凸的方式以不同的预定间距弯曲。因此，能够减少管脚的弯曲次数，提高管脚的弯曲准确度。并且，组装时，对管脚的处理变得容易。因此，可提供具有能够以少的制造工序数和低成本进行制造的结构的半导体装置。
[0034]并且，根据上述发明，为了保持与第二布线图案的电导通和/或电绝缘状态，将第二半导体芯片的背面接合到绝缘基板以外的绝缘部件。据此，不同的第二半导体元件形成的多个第二半导体芯片能够灵活搭载在壳体内。据此，无需不改变壳体而能够在同一个绝缘部件上以少的组装工时搭载各种第二半导体芯片，由此能提高壳的通用性。因此，能够实现半导体装置的低成本化。
[0035]发明效果
[0036]根据本发明的半导体装置，能够起到提高抗噪性能的效果。并且，根据本发明的半导体装置，具有能够实现以少的制造工序数和低成本进行制造的结构的效果。
【专利附图】
【附图说明】
[0037]图1为表示实施方式的模块型功率半导体装置的平面构造的俯视图。
[0038]图2为模式化表示图1的模块型功率半导体装置的截面构造的截面图。
[0039]图3为表示配置在图1的模块型功率半导体装置的三相变换器的构成的电路图。
[0040]图4为表示现有的模块型功率半导体装置的截面构造的截面图。
[0041]符号说明
[0042]1:主电路基板
[0043]2:金属板
[0044]3:绝缘层
[0045]4:主电路布线图案
[0046]5、6:半导体芯片
[0047]7:控制电路基板
[0048]8a:导体图案
[0049]8b:控制电路布线图案
[0050]9:控制半导体芯片
[0051]1a:主电路
[0052]1b:控制电路
[0053]12:壳体
[0054]12-1:壳体的底面部
[0055]12-2:壳体的侧壁部
[0056]13a:电力用管脚
[0057]13b:控制用管脚
【具体实施方式】
[0058]以下参考附图，对本发明的半导体装置的优选实施方式进行详细地说明。在此，以下的实施方式的说明以及附图中，针对同样的构成赋予相同的符号，并省略重复的说明。
[0059](第一实施方式)
[0060]图1为表示实施方式的模块型功率半导体装置的平面构造的俯视图。图2为模式化表示图1的模块型功率半导体装置的截面构造的截面图。如图1、图2所示，实施方式的模块型功率半导体装置具有将用于进行例如切换等电力控制的主电路1a和控制主电路1a的控制电路1b组装在相同模块内(壳体12内)的构成。符号12-1、12-2构成壳体12的底面部和侧壁部。
[0061]主电路1a由半导体芯片(第一半导体芯片)al?a6, bl?b6构成。半导体芯片al?a6，bl?b6的背面与主电路基板I的主电路布线图案(第一布线图案)4接合。在半导体芯片al?a6分别形成IGBT (第一半导体元件)(以下称为IGBT芯片)。在半导体芯片bl?b6分别形成FWD (第一半导体元件)(以下称为FWD芯片)。FWD芯片bl?b6上的FWD分别与IGBT芯片al?a6上的IGBT反向并列连接。
[0062]通过IGBT芯片al?a6以及FWD芯片bl?b6构成一般的三相的变换器电路。变换器电路的U、V以及W的各相中，上支路部(高端侧的支路部)由IGBT芯片al?a3以及FffD芯片bl?b3构成。下支路部(低端侧的支路部)由IGBT芯片a4?a6以及FWD芯片b4?b6构成。
[0063]在IGBT芯片al?a6以及FWD芯片bl?b6，主电流输入端子P、N(U) ,N(V)、N(W)以及主电流输出端子u、v、w通过粗径的键和引线以期望的结构形成连接。各端子的详细连接结构在之后叙述。主电流输入端子P、N (U)、N (V)、N (W)以及主电流输出端子U、V、W例如可以在构成大致呈矩形的壳体12 —边的其中一侧的侧壁部12-2侧上并列配置。
[0064]另一方面，控制电路1b由控制半导体芯片(以下称为控制IC芯片(第二半导体芯片))cl?c4构成。控制IC芯片cl?c4的背面与壳体12上形成的控制电路布线图案(第二布线图案)8b接合。控制IC芯片Cl?c4上分别形成有用于控制IGBT芯片al?a6的控制半导体元件(第二半导体元件)。控制IC芯片Cl?c3分别与高端侧的IGBT芯片al?a3的栅极(未图示)连接，产生输入于IGBT芯片al?a3的控制信号。控制IC芯片c4与低端侧的IGBT芯片a4?a6的栅极(未图示)连接，产生输入于IGBT芯片a4?a6的控制信号。
[0065]在控制IC芯片Cl?c4，控制信号输入端子VB⑶、VB (V)、VB (W)、IN (LU)、IN (LV)、IN(Lff)分别通过细径的键和引线，以期望的结构形成连接。各端子的详细连接结构在之后叙述。控制信号输入端子VB⑶、VB(V)、VB (W)、IN(LU)、IN(LV)、IN(LW)例如可以在壳体12的另一侧的侧壁部12-2侧上并列配置。GND是接地。
[0066]接下来，针对实施方式的模块型功率半导体装置的截面构成进行详细说明。在图2表示横截构成图1所示的模块型功率半导体装置的一个支路部的IGBT芯片以及FWD芯片、控制该支路部的控制IC芯片后的截面构造。壳体12具备与主电路基板I的主面(形成主电路基板I的主电路布线图案4的面)平行的底面部12-1，和与主电路基板I的主面垂直的侧壁部12-2。底面部12-1和侧壁部12-2的一边的端部彼此连接成为大致呈L字状的截面形状。
[0067]壳体12的底面部12-1的另一端粘接在主电路基板I的边缘。在壳体12的底面部12-1上，形成由例如金属箔或者引线框架构成的导体图案8a、8b。设置有贯穿壳12并一体嵌入成型的多个管脚(引线框)13a、13b。
[0068]管脚13a、13b的一端分别露出在壳体12的外部,构成外部连接用端子。管脚13a、13b的另一端露出在壳体12的内部，分别与导体图案8a、8b连接。导体图案8a、8b之中，与控制用管脚13b连接的导体图案Sb是控制电路1b的控制电路布线图案(以下称为控制电路布线图案Sb)。控制电路布线图案Sb由引线框架形成的情况下，也可以与控制用的管脚13b —体化。
[0069]主电路基板I是在导热性好的金属板2的表面配置了绝缘层3的绝缘基板。在主电路基板I的绝缘层3上形成有主电路布线图案4。半导体芯片5、6的背面通过焊料等接合材料(未图示)与主电路基板I的主电路布线图案4接合。半导体芯片5、6构成主电路10a。半导体芯片5相当于图1的IGBT芯片al?a6，半导体芯片6相当于图1的FWD芯片bl ?b6。
[0070]半导体芯片5、6的省略图示的正面电极通过粗径的键和引线11与导体图案8a电连接。电力用管脚13a相当于图1的IGBT芯片al?a6的主电流输入端子P、N(U) ,N(V)、N(W)以及IGBT芯片al?a6的主电流输出端子U、V、W。
[0071]控制半导体芯片9构成控制电路10b。控制半导体芯片9相当于图1的控制IC芯片Cl?c4。换言之，控制电路1b的控制电路基板7由壳体12的底面部12-1构成。多个控制半导体芯片9的至少一个控制半导体芯片9在控制电路布线图案Sb上，以背面能够电导通的状态搭载。具体来说，在控制电路布线图案8b上搭载控制半导体芯片9的情况下，控制半导体芯片9的背面通过银(Ag)焊剂和/或接合焊料等的接合材料(未图示)与壳体12的底面部12-1上的控制电路布线图案8b接合。
[0072]并且，多个控制半导体芯片9的至少一个控制半导体芯片9也可以搭载在控制电路布线图案8b的外侧的、壳体12的底面部12-1(绝缘部件)上(未图示)。并且，多个控制半导体芯片9的至少一个控制半导体芯片9还可以在控制电路布线图案Sb上，以背面被电绝缘的状态搭载(未图示)。具体来说，在控制电路布线图案8b上搭载控制半导体芯片9的情况下，例如，通过绝缘性粘接剂和/或绝缘部件接合控制半导体芯片9的背面和控制电路布线图案Sb。据此，可得到控制半导体芯片9的背面与控制电路布线图案Sb的电绝缘。
[0073]作为在背面保持与控制电路布线图案8b的电导通状态的控制半导体芯片9 一例，可举出例如，形成垂直型器件的BSD (Boot Strap D1de:阴极负载二极管)芯片等。图1是表示所有的控制半导体芯片9 (控制IC芯片Cl?c4)以背面为能够电导通的状态搭载在控制电路布线图案8b上的情况下的一例。另一方面，作为以背面被电绝缘状态搭载在控制电路布线图案8b上、或者搭载在绝缘部件上的控制半导体芯片9的一例，例如可举出形成水平型器件的半导体芯片。
[0074]优选地，控制电路基板7的形成了控制电路布线图案8b的面，在与主电路基板I的主面垂直的方向上，位于比形成的主电路基板I的主电路布线图案4的主面高的位置。并且，优选地，与主电路基板I的形成了主电路布线图案4的主面形成高度差。以下，将控制电路基板7的形成了控制电路布线图案Sb的面(与主电路基板I的主面平行的面)作为控制电路基板7的主面。换言之，优选地，控制电路基板7的主面与主电路基板I的主面相比进一步向壳体12内部侧突出。
[0075]例如，可以通过使控制电路基板7的厚度(与底面部12-1的主电路基板I的主面垂直相交方向的厚度)设置为比主电路基板I的厚度更厚，由此在控制电路基板7的主面和主电路基板I的主面形成高度差。并且,也可以以控制电路基板7的主面和主电路基板I的主面形成高度差的方式，配置控制电路基板7和主电路基板I。根据该高度差，控制电路基板7上的控制半导体芯片9在与主电路基板I的主面垂直的方向上与主电路基板I上的半导体芯片5、6分离而配置。因此，能够抑制在半导体芯片5、6上的功率半导体元件产生的噪声传播到控制半导体芯片9上的控制半导体元件。
[0076]控制半导体芯片9的图示省略的正面电极的另一端通过细径的键和引线与半导体芯片5、6的正面电极以及控制电路布线图案Sb电连接。控制用管脚13b相当于图1的控制IC芯片cl、c2、c3的控制信号输入端子VB (U)、VB (V)、VB (W)、以及控制IC芯片c4的控制信号输入端子IN(LU)、IN(LV)、IN(LW)。壳体12与主电路基板I所包围的区域填充有包封树脂14。
[0077]接下来，针对在图1的模块型功率半导体装置配置的变换器电路的构成进行详细的说明。图3为表示配置在图1的模块型功率半导体装置的三相变换器的构成的电路图。如图3所示，一般的三相变换器电路在U、V和W的各相中，上支路部21、22、23和下支路部24、25、26构成串联连接，并且这些上下支路部的串联连接体构成并列连接。各支路部各自的IGBT和FWD反向并列连接构成。
[0078]上支路部21、22、23的IGBTal、a2、a3的集电极连接主电流输入端子P。下支路部24、25、26的IGBTa4、a5、a6的发射极分别连接主电流输入端子N(U)、N(V)、N(W)。上支路部21、22、23的IGBTaU a2、a3的发射极和下支路部24、25、26的IGBTa4、a5、a6的集电极之间，分别连接有主电流输出端子U、V、W。为了将上支路部21、22、23的IGBTal、a2、a3的基准电位设置为发射极电位，主电流输出端子U、V、W分别与控制IC芯片cl、c2、c3的1端子连接。NC是常闭接点端子。
[0079]控制IC芯片Cl、c2、c3是驱动上支路部21、22、23的IGBTaU a2、a3的高端栅极驱动器。控制IC芯片Cl、c2、c3的各IN端子分别与控制信号输入端子IN(HU)、IN(HV)、IN(HW)连接，接收来自外部的控制信号的输入。控制IC芯片cl、c2、c3的各OUT端子分别与上支路部21、22、23的IGBTal、a2、a3的栅极连接。
[0080]控制IC芯片Cl、c2、c3的OUT端子分别将对应输入IN端子的控制信号的输出信号作为IGBTal、a2、a3的栅极信号输出。控制IC芯片cl?c3的Vb端子分别与用于启动控制IC芯片Cl?c3的高端电源端子连接。具体来说，控制IC芯片Cl、c2、c3的Vb端子分别直接与控制信号输入端子VB (U)、VB (V)、VB (W)连接。
[0081]控制IC芯片Cl?c3的V。。端子分别与用于启动控制IC芯片Cl?c3的低端电源端子连接。具体来说，控制IC芯片Cl?C3的V。。端子与V。。⑶端子连接。控制IC芯片Cl?c3的GND端子与电位比V。。⑶端子低的共同电位点的COM端子连接。控制IC芯片Cl、c2、c3的Vb端子和Vcc端子之间，分别与BSDdl、d2、d3连接。BSDdl、d2、d3由二极管和电阻串联连接而构成。
[0082]构成BSD dl、d2、d3的各二极管的阴极分别与控制IC芯片cl、c2、c3的Vb端子连接。构成BSD dl、d2、d3的各二极管的阳极分别通过电阻与控制IC芯片Cl、c2、c3的Vcc端子连接。BSD dl、d2、d3具有对控制IC芯片cl、c2、c3内置的电容器进行充电，并防止放电的功能。BSD dl、d2、d3的电阻具有抑制电流急剧地从低端的V。。端子侧向高端的子侧流动的功能。
[0083]控制IC芯片c4是驱动下支路部24、25、26的IGBTa4、a5、a6的低端栅极驱动器。控制IC芯片c4的Uin端子、Vin端子和Win端子分别与控制信号输入端子IN(LU)、IN(LV)、IN(Lff)连接。控制IC芯片c4的Uom端子、Vout端子和Wtot端子分别与下支路部24、25、26的IGBTa4、a5、a6的栅极连接。
[0084]控制IC芯片c4的Uom端子、Vtot端子和Wtot端子分别将对应于输入到Uin端子、Vin端子和Win端子的控制信号的输出信号作为IGBTa4、a5、a6的栅极信号而输出。控制IC芯片c4的Vcc端子与用于启动控制IC芯片c4的电源端子Vcc(L)连接。控制IC芯片c4的GND端子与电位比电源端子Vee(L)低的共同电位点的COM端子连接。控制IC芯片c4的除此以外的端子是通用输入输出端子。
[0085]针对这样的变换器的工作，例如以U相为例进行说明。控制IC芯片c4基于控制IC芯片c4的Ncc端子一 GND端子间的电位差而被驱动。控制IC芯片c4将来自IN(LU)端子的接通信号作为下支路部24的IGBTa4的栅极信号而输出。下支路部24的IGBTa4接收栅极信号的输入而成为接通状态。
[0086]控制IC芯片Cl的Vb端子一 Vs端子间为低电位，换言之，下支路部24的IGBTa4为接通状态时，电流从控制IC芯片Cl的V。。端子侧向Vb端子侧流动，配置在变换器电路外部的未图示的电容器被充电。当控制IC芯片Cl的Vb端子一 Vs端子间成为预定的高电位时，用于给上述电容器充电的电流流动被阻止。控制IC芯片Cl的Vb端子一 Vs端子间的电压和\c端子一 GND端子间的电压的电位差成为控制IC芯片Cl的驱动电压。
[0087]控制IC芯片Cl接收来自IN(HU)端子的接通信号的输入，将与Vb端子同电位的输出信号作为上支路部21的IGBTal的栅极信号输出。上支路部21的IGBTal接收来自控制IC芯片Cl的栅极信号的输入而成为接通状态。另一方面，控制IC芯片Cl接收来自IN(HU)端子的断开信号的输入，将与\端子同电位的输出信号作为上支路部21的IGBTal的栅极信号而输出。上支路部21的IGBTal接收来自控制IC芯片cl的栅极信号的输入而成为断开状态。
[0088]V、W相也执行与U相相同的操作。换言之，在V相中，控制IC芯片c4将来自IN(LV)端子的接通信号作为下支路部25的IGBTa5的栅极信号而输出，将下支路部25的IGBTa5设置为接通状态。据此，控制IC芯片c2被启动。控制IC芯片c2接收来自IN(HV)端子的接通/断开信号，输出上支路部22的IGBTa2的栅极信号，将上支路部22的IGBTa2设置为接通状态或断开状态。
[0089]在W相中，控制IC芯片c4将来自IN(LW)端子的接通信号作为下支路部26的IGBTa6的栅极信号输出，将下支路部26的IGBTa6设置为接通状态。据此，控制IC芯片c3被启动。控制IC芯片c3接收来自IN(HW)端子的接通/断开信号，输出上支路部23的IGBTa3的栅极信号，将上支路部23的IGBTa3设置为接通状态或断开状态。
[0090]如上所述，根据实施方式，在主电路基板上形成接合了 IGBT芯片等(功率半导体元件形成的半导体芯片)的主电路布线图案，由此构成主电路。并且，根据实施方式，通过在壳体的底面部形成搭载了控制IC芯片的控制电路布线图案而构成控制电路，能够分离主电路和控制电路。据此，能够防止在功率半导体元件产生的噪声传播到控制半导体元件。
[0091]并且，根据实施方式，以控制电路基板的主面和主电路基板的主面构成高度差的方式配置控制电路基板和主电路基板，或者增加控制电路基板的厚度。据此，控制电路基板上的控制IC芯片，在与主电路基板的主面垂直的方向上与主电路基板上的半导体芯片分离配置。因此，能够进一步抑制在功率半导体元件产生的噪声传播到控制半导体元件。
[0092]并且，根据实施方式，因为控制电路布线图案以金属箔或引线框架形成，所以无需配置控制电路基板而作为控制电路布线图案，并且无需在该控制电路布线图案进行焊料印刷。换言之，与在配置有控制电路基板的主电路基板上配置主电路布线图案以及控制电路布线图案，并对主电路布线图案以及控制电路布线图案进行焊料印刷的情况相比，能够容易地进行功率半导体芯片以及控制半导体芯片的贴装。
[0093]并且，根据实施方式，因为控制电路布线图案与外部连接用端子(管脚)一体化而作为一个部件，并且，因为管脚与壳体一体成型而作为一个部件，所以能够减少组装工时。据此，能够制造生产率优异的模块型半导体装置。因此，能够提供具有能够以少的制造工序数和低成本进行制造的结构的半导体装置。
[0094]并且，根据实施方式，通过以贯穿壳体一体成型的管脚构成外部连接用端子，各个管脚列不必以沿着壳内壁的凹凸的方式以不同的预定间距弯曲。因此，能够减少管脚的弯曲次数，提高管脚的弯曲准确度。并且，组装时，对管脚的处理变得容易。因此，能够提供具有能够以少的制造工序数和低成本进行制造的结构的半导体装置。
[0095]并且，根据实施方式，为了保持与控制电路布线图案的电导通状态和/或电绝缘状态，通过将控制半导体芯片的背面接合到壳的底面部，从而不同的控制半导体元件形成的多个控制半导体芯片能够灵活搭载在壳体内。据此，无需改变壳体而能够在同一绝缘部件上以少的组装工时搭载各种控制半导体芯片，所以能提高壳体的通用性。因此，能够实现半导体装置的低成本化。
[0096]以上所述的本发明是以变换器为例进行说明的，但不限于上述的实施方式，可适用于以下各种结构的半导体装置。即为在同一个容器中安装需要有用于散热的特别结构的主电路基板和不需要有用于散热的特别结构的其他的电路基板的半导体装置。并且，虽然本发明以在壳体的底面部形成的控制电路布线图案的情况为例进行了说明，但只要是具有与主电路基板的主面平行的面的绝缘部件，也可以形成为在壳体以外的绝缘部件上形成控制电路布线图案的结构。
[0097]产业上的可利用性
[0098]如以上所述，本发明的半导体装置可用于在变换器等的电力变换装置上使用的功率半导体装置。
【权利要求】
1.一种半导体装置，其特征在于，具备: 多个半导体元件； 形成有多个所述半导体元件中的、相比其他所述半导体元件流过更大的电流的第一半导体元件的第一半导体芯片； 形成有多个所述半导体元件中的、控制所述第一半导体元件的第二半导体元件的第二半导体芯片； 具有接合有所述第一半导体芯片的第一布线图案的绝缘基板； 具有搭载有所述第二半导体芯片的第二布线图案的绝缘部件。
2.根据权利要求1所述的半导体装置，其特征在于， 所述绝缘材料的形成了所述第二布线图案的面，在与所述绝缘基板的主面垂直的方向上，位于相比所述绝缘基板的形成有所述第一布线图案的主面高的位置，与所述绝缘基板的形成了所述第一布线图案的主面形成高度差， 根据所述高度差，所述第二布线图案和所述第一布线图案在与所述绝缘基板的主面垂直的方向上分离。
3.根据权利要求1所述的半导体装置，其特征在于， 所述第二布线图案与所述第二半导体元件的外部连接用管脚一体化。
4.根据权利要求1所述的半导体装置，其特征在于， 所述第二布线图案由金属箔或引线框架形成。
5.根据权利要求1所述的半导体装置，其特征在于， 所述绝缘部件是与所述第二半导体元件的外部连接用管脚一体成型的壳体。
6.根据权利要求1所述的半导体装置，其特征在于， 所述绝缘部件是与所述绝缘基板以及所述第二布线图案一体成型的壳体。
7.根据权利要求6所述的半导体装置，其特征在于， 所述第二布线图案形成在所述壳体的内壁。
8.根据权利要求1?7中任意一项所述的半导体装置，其特征在于， 多个所述第二半导体元件中至少一个所述第二半导体元件在所述第二布线图案上，以背面能够电导通的状态搭载。
9.根据权利要求1?7中任意一项所述的半导体装置，其特征在于， 多个所述第二半导体元件中至少一个所述第二半导体元件搭载于所述第二布线图案的外侧的所述绝缘部件上。
10.根据权利要求1?7中任意一项所述的半导体装置，其特征在于， 多个所述第二半导体元件中至少一个所述第二半导体元件在所述第二布线图案上，以背面被电绝缘的状态搭载。
【文档编号】H01L25/18GK104170087SQ201380014248
【公开日】2014年11月26日 申请日期:2013年4月16日 优先权日:2012年6月13日
【发明者】传田俊男, 关知则, 山田忠则, 佐藤忠彦 申请人:富士电机株式会社