具有低应力薄膜间隙的贯穿硅穿孔装置及其形成方法
【专利摘要】本发明涉及具有低应力薄膜间隙的贯穿硅穿孔装置及其形成方法，本发明的态样普遍关于用于形成在硅穿孔与晶体管之间具有“缓冲区”或间隙层的如硅穿孔装置等半导体装置的方法。间隙层通常以控制装置上应力及破裂形成的低应力、薄膜填料予以填充。还有，间隙层确保介于硅穿孔与晶体管之间的特定空间距离以降低温度偏移的负面效应。
【专利说明】具有低应力薄膜间隙的贯穿硅穿孔装置及其形成方法
【技术领域】
[0001]本发明普遍关于半导体领域，更尤其是关于用于形成具有低应力薄膜间隙的硅穿孔(TSV)的方法。
【背景技术】
[0002]在制造、测试、以及服务期间，具有硅穿孔(TSV)结构的封装可经受温度偏移。当操作温度高于无应力温度时，通孔内的金属膨胀将因热膨胀系数不匹配而在硅中介层(silicon interposer)中引来拉伸应力(例如，依圆周方向)使得拉伸应力能导致晶体管遭受毗邻硅穿孔「挤压」或「伸展(stretch)」而产生效能漂移。此外，此等应力可导致二氧化娃(SiO2)和娃内产生微破裂而以福射状破裂开始并且破坏娃中介层。
【发明内容】
[0003]一般而言，本发明的态样关于用于形成在硅穿孔与晶体管之间具有「缓冲区」或间隙层如硅穿孔装置等半导体装置的方法。间隙层通常以控制装置上应力及破裂形成的低应力、薄膜填料予以填充。另外，间隙层确保硅穿孔与晶体管之间的特定空间距离以降低温度偏移的负面效应。
[0004]本发明的第一态样提供用于形成半导体装置的方法，其包含:在半导体装置的基底上形成介电层；蚀刻半导体装置以在介电层和基底中产生一组间隙；以薄膜填料填充此组间隙以产生一组填充间隙；研磨薄膜填料；以及在半导体装置中形成硅穿孔(TSV)，其中此组填充间隙位于接近硅穿孔处。
[0005]本发明的第二态样提供形成硅穿孔(TSV)装置的方法，其包含:在硅穿孔装置的基底上形成NBLoK层；蚀刻硅穿孔装置以在NBLoK层和基底中产生一组间隙；用低应力薄膜填料填充此组间隙以产生一组填充间隙；研磨低应力薄膜填料至NBLoK层的上表面；以及在硅穿孔装置中形成硅穿孔(TSV)，其中此组填充间隙位于接近硅穿孔处。
[0006]本发明的第三态样提供半导体装置，其包含:形成于基底上的介电层；蚀刻在介电层和基底中并且以低应力薄膜填料予以填充的间隙层；以及接近填充间隙层、在半导体装置中形成的硅穿孔(TSV)。
【专利附图】
【附图说明】
[0007]本发明的这些及其它特征搭配所附图式经由下文本发明的各种态样的详细说明将能更容易理解，其中:
[0008]图1A至IC根据本发明具体实施例表示硅穿孔装置中一组间隙的形成。
[0009]图2A至2B根据本发明具体实施例表示接近此组间隙的硅穿孔装置的形成。
[0010]图3A根据本发明具体实施例表示硅穿孔装置形成后的上视图。
[0011]图3B根据本发明具体实施例表示硅穿孔装置形成后的剖面图。
[0012]图式不一定依比例绘制。图式仅用来陈述，其意图不在于描绘本发明的特定参数。图式仅用来描述本发明的一般具体实施例，因而不应该视为范畴的限制。在图式中，相称的组件符号代表相称的组件。
[0013]主要组件符号说明
[0014]10 硅基底
[0015]12 介电层
[0016]14 光阻层
[0017]16 层件
[0018]18A-N 间隙
[0019]20 填充物
[0020]22 硅穿孔
[0021]24A-N 晶体管。
【具体实施方式】
[0022]现在将参照表示具体实施例的附图，而在本文中更完整地说明描述性具体实施例。然而，本揭示可用许多 不同形式予以体现并且不应该予以推断成受限于本文所提的具体实施例。反而，藉由提供这些具体实施例将使本揭示透彻且完整，并将完全传达本发明的范畴予所属领域的技术人员。在说明中，广为人知的特征及技术细节将予以省略以免不必要地混淆所呈現的具体实施例。
[0023]本文所用术语的目的仅在于说明特殊具体实施例并且意图不在于限制本揭示。如本文中所用，单数形式「一」、「一种」、「一个」、以及「该」的用意在于同时包括多个形式，除非上下文另有清楚指明。还有，「一」、「一种」、「一个」等用字未指示数量限制，而是指示存在至少一个所引用的项目。用字「组」、「集」的意图在于意指至少一个的数量。将进一步理解的是，用字「包含有」及/或「包含」、或「包括」及/或「包括有」在用于本说明书时，是指定所述特征、区域、完整物(integer)、步骤、操作、组件、及/或组件的存在性，而非排除一或多个其它特征、区域、完整物、步骤、操作、组件、组件、及/或群组的存在或增加。
[0024]本说明书全篇对于「一具体实施例」、「一个具体实施例」、「具体实施例」、「示例性具体实施例」、或类似用语意指结合具体实施例所述的特殊特征、结构、或特性是含括在本发明的至少一个具体实施例中。因此，本说明书全篇的用词表现「在一具体实施例中」、「在一个具体实施例」、「在具体实施例」以及类似用语可以，但不一定是，全部意指相同的具体实施例。
[0025]用字「上覆」或「在顶上」、「置于…上」或「上置于」、「下伏」、「在下方」或「之下」意指如第一结构(例如，第一层)等的第一组件出现在如第二结构(例如第二层)等的第二组件上，其中如接口结构(例如接口层)等中介组件(intervening element)可出现在第一组件与第二组件之间。
[0026]硅穿孔(TSV)是一种完全穿通硅晶圆或晶粒的垂直电性连接件。对照于如封装上覆封装等替代方案，硅穿孔由于通孔密度实质上较高并且由于连接长度较短，而成为用于产生3D封装及3D集成电路的高效能技术。
[0027]如上所述，本发明的态样普遍关于用于形成在硅穿孔与晶体管之间具有「缓冲区」或间隙层如硅穿孔装置等半导体装置的方法。间隙层通常以控制装置上的应力及破裂形成的低应力、薄膜填料予以填充。另外，间隙层确保硅穿孔与晶体管之间的特定空间距离以降低温度偏移的负面效应。
[0028]虽然在先前的具体实施例中，气隙及类似物并未用于提供介于硅穿孔与诸如晶体管等组件之间的空间。不幸的是，气隙及类似物并无法提供足够的应力降低作用，其无法减轻此问题。
[0029]现在请参阅图1，表示的是根据本发明的方法在硅穿孔装置中低应力薄膜填隙的形成(步骤I至III)。如图所示，所提供的硅基底10其上形成有介电层12(例如，诸如SiwCxNyHz等的NBLoK)。虽然未明确说明，仍可在基底10与介电层12之间插置ULK层等其它层件16。无论如何，在步骤I中，可涂敷光阻层14，并且可进行微影以产生一组间隙(亦称为间隙层)18A-N。接着，在步骤III中，可用低应力、薄膜填充物20填充间隙18A-N。
[0030]请参阅图2，在步骤IV-V中继续进行程序。如步骤IV所示，进行研磨(例如，化学机械研磨(CMP))，以致在介电层12及间隙18A-N上研磨填充物20至介电层12的上/顶部表面。在步骤V中，可使用习知技术形成硅穿孔，并且可因而安置如晶体管24A-N等组件。在一般的具体实施例中，组件24A-N将如同在组件22A-N与硅穿孔22之间安置间隙18A-N般地被安置。这不只可在其之间提供足够空间，还可因为间隙18A-N中填充物20的存在而降低应力。
[0031]请参阅第3A至3B图，表示的是根据本文所述方法所形成硅穿孔装置的上视图(图3A)及剖面图(图3B)。如图3A所示，间隙层18A-N可实现成绕着硅穿孔22的同心环。再如图3B所示，晶体管24A-N置于超出和硅穿孔22相关的间隙层18A-N之处。
[0032]可理解的是，间隙层18A-N、硅穿孔22、及/或组件24A-N的明确数量及配置用意仅在于描述。例如，只要间隙层18A-N作用为介于硅穿孔22与组件24A-N之间的缓冲件，间隙层18A-N不一定要形成同心圆。
[0033]在各个具体实施例中，可提供并且配置设计工具以产生用于图案化如本文所述半导体层的资料集。例如，可建立资料集以产生微影操作期间用以图案化如本文所述结构用层件的光罩。此等设计工具可包括一或多个模块的集合并且也可包括硬件、软件、或其组合。因此，举例而言，工具可以是一或多个软件模块、硬件模块、软硬件模块、或其任意组合或变更的集合。在另一实施例中，工具可为其上执行软件或硬件实现于其中的计算装置或其它器具。如本文所使用，模块可能利用硬件、软件、或其组合的任何形式予以实现。例如，可能实现一或多个处理器、控制器、特殊应用集成电路(ASIC)、可程序化逻辑数组(PLAs)、逻辑组件、软件程序、或其它机制以组成模块。在实现中，本文所述的各种模块可实现成离散模块或所述的功能及特征，可在一或多个模块之间部分或全部共享。换句话说，对于所述领域具有普通技术者在阅读本说明后将明显可知的是，本文所述的各种特征及功能可在任何给定的应用中予以实现并且可在一或多个分离或共享模块中以各种组合及变更而实现。即使功能的各种特征或组件可予以单独说明或主张为分离模块，所属领域具有普通技术者仍将理解可在一或多个共通软件和硬件组件之间共享这些特征与功能，并且此说明并非要求或暗示分离的硬件或软件组件用于实现此等特征或功能。
[0034]尽管已搭配示例性具体实施例特别表示并且说明本发明，仍将了解所属领域的技术人员将想到变化及改进。例如，虽然描述性具体实施例在本文说明为一连串动作或事件，应了解本发明不受限于此等动作或事件的所示顺序，除非有明确陈述。根据本发明，某些动作可有别于本文所示及/或所述，而随其它动作或事件以不同顺序及/或同时出现。另外，不是所有所述步骤都为必要实现根据本发明的方法。另外，根据本发明的方法可关联于本文所示和所述结构的形成及/或处理以及关联于未图标的其它结构而予以实现。因此，要理解权利要求书的用意在于涵盖落于本发明真正精神内的所有此等改进及变更。
【权利要求】
1.一种用于形成半导体装置的方法，包含: 在该半导体装置的基底上形成介电层； 蚀刻该半导体装置，以在该介电层和该基底中产生一组间隙； 以薄膜填料填充该组间隙，以产生一组填充间隙； 研磨该薄膜填料；以及 在该半导体装置中形成硅穿孔(TSV)，其中，该组填充间隙位于接近该硅穿孔处。
2.根据权利要求1所述的方法，更包含安置一组晶体管于接近该组填充间隙处，其中，该组填充间隙位于该组晶体管与该硅穿孔之间。
3.根据权利要求1所述的方法，其中，该介电层包含NBLoK层。
4.根据权利要求1所述的方法，其中，该NBLoK层包含SiwCxNyHz。
5.根据权利要求1所述的方法,其中，该薄膜填料包含低应力材料。
6.根据权利要求1所述的方法，其中，该组填充间隙围绕该硅穿孔。
7.根据权利要求5所述的方法，其中，该组填充间隙包含一连串绕着该硅穿孔的同心环。
8.根据权利要求1所述的方法，其中，该研磨包含研磨该薄膜填料至该介电层的顶部表面。
9.根据权利要求1所述的方法，更包含根据权利要求1项所述的方法而形成的装置。
10.一种形成硅穿孔(TSV)装置的方法，包含: 在该硅穿孔装置的基底上方形成NBLoK层； 蚀刻该硅穿孔装置，以在该NBLoK层和该基底中产生一组间隙； 以低应力薄膜填料填充该组间隙，以产生一组填充间隙； 研磨该低应力薄膜填料至该NBLoK层的上表面；以及 在该硅穿孔装置中形成硅 穿孔(TSV)，其中，该组填充间隙位于接近该硅穿孔处。
11.根据权利要求10所述的方法，更包含安置一组晶体管于接近该组填充间隙处，其中，该组填充间隙位于该组晶体管与该硅穿孔之间。
12.根据权利要求10所述的方法，其中，该NBLoK层包含SiwCxNyHz。
13.根据权利要求10所述的方法，其中，该组填充间隙围绕该硅穿孔。
14.根据权利要求13所述的方法，其中，该组填充间隙包含一连串绕着该硅穿孔的同心环。
15.根据权利要求10所述的方法，更包含根据权利要求10项所述的方法而形成的装置。
16.一种半导体装置，包含: 形成于基底上方的介电层； 蚀刻在该介电层和该基底中且以低应力薄膜填料予以填充的间隙层；以及 接近该填充间隙层，且在该半导体装置中形成的硅穿孔(TSV)。
17.根据权利要求16所述的半导体装置，更包含接近该填充间隙层的一组晶体管，其中，该填充间隙层位于该组晶体管与该硅穿孔之间。
18.根据权利要求16所述的半导体装置，其中，该介电层包含NBLoK层，以及该NBLoK层包含 SiwCxNyHz。
19.根据权利要求16所述的半导体装置，其中，该组填充间隙围绕该硅穿孔。
20.根据权利要求16所述的半导体装置，其中，该低应力薄膜填料被研磨至该介电层的顶部表面。
【文档编号】H01L23/528GK103972214SQ201410022854
【公开日】2014年8月6日 申请日期:2014年1月17日 优先权日:2013年1月18日
【发明者】刘黄, 萨拉斯瓦蒂·沈格拉朱, 王振裕 申请人:格罗方德半导体公司