半导体结构的制作方法
【专利摘要】本发明提供一种半导体结构，包括承载盘、芯片、第一接地焊线及第二接地焊线。承载盘具有第一表面及第二表面，第一表面与第二表面具有高度差。芯片设于承载盘的第一表面且具有一有源面。第一接地焊线连接有源面与第二表面。第二接地焊线连接第一表面与第二表面。
【专利说明】半导体结构
【技术领域】
[0001]本发明是有关于一种半导体结构，且特别是有关于一种具有接地焊线的半导体结构。
【背景技术】
[0002]受到提升工艺速度及尺寸缩小化的需求，半导体元件变得甚复杂。当工艺速度的提升及小尺寸的效益明显增加时，半导体元件的特性也出现问题。特别是指，较高的工作时脉(clock speed)在信号电位(signal level)之间导致更频繁的转态(transition),因而导致在高频下或短波下的较高强度的电磁放射(electromagnetic emission)。电磁放射可以从半导体元件及邻近的半导体元件开始辐射。假如邻近的半导体元件的电磁放射的强度较高，此电磁放射是负面地影响半导体元件的运作。
[0003]因此，如何降低电磁放射对半导体元件的影响是本【技术领域】业者努力方向之一。
【发明内容】
[0004]本发明是有关于一种半导体封装件，可降低半导体封装件的电磁辐射强度。
[0005]根据本发明，提出一种半导体结构。半导体结构包括一承载盘、一芯片、一第一接地焊线及一第二接地焊线。承载盘具有一第一表面及一第二表面，第一表面与第二表面具有高度差。芯片设于承载盘的第一表面且具有一有源面。第一接地焊线连接有源面与第二表面。第二接地焊线连接第一表面与第二表面。
[0006]为让本发明的上述内容能更明显易懂，下文特举实施例，并配合所附附图，作详细说明如下:
【专利附图】
【附图说明】`
[0007]图1绘示依照本发明一实施例的半导体封装件的剖视图。
[0008]图2绘示本实施例的返回电流路径的示意图。
[0009]图3绘示图1的局部外观图。
[0010]图4绘示依照本发明另一实施例的半导体封装件的外观图。
[0011]【附图标记说明】
[0012]10:电路板
[0013]11、113:接地点
[0014]100、200:半导体封装件
[0015]110:承载盘
[0016]IlOr:隔离槽
[0017]IlOul:第一表面
[0018]110u2:第二表面
[0019]111:芯片承载部[0020]112:折弯板
[0021]1121,2121:焊线承载部
[0022]1122、2122:连接部
[0023]1123:周向延伸部
[0024]120:外引脚
[0025]130:芯片
[0026]130u:有源面
[0027]131:接垫
[0028]140:焊线
[0029]150:第一接地焊线
[0030]151:第 一 A 端
[0031]152:第一 B 端
[0032]160:第二接地焊线
[0033]161:第二 A 端
[0034]162:第二 B 端
[0035]170:封装体
[0036]180:第三接地焊线
[0037]190:第四接地焊线
[0038]S1:信号电流
[0039]S2:返回电流
[0040]L1:第一路径长度
[0041]L2:第二路径长度
【具体实施方式】
[0042]图1绘示依照本发明一实施例的半导体封装件的剖视图。半导体封装件100包括承载盘110、数根外引脚120、芯片130、数条焊线140、至少一第一接地焊线150、至少一第二接地焊线160及封装体170。
[0043]承载盘110具有第一表面IlOul及第二表面110u2，其中第一表面IlOul与第二表面110u2之间具有高度差。第二表面110u2的位置高于第一表面llOul，且位于芯片130的有源面130u与第一表面IlOul之间。
[0044]外引脚120从封装体170伸出，以电性连接于电路板10。焊线140连接外引脚120与芯片130，可使芯片130通过焊线140与外引脚120电性连接于电路板10。外引脚120与承载盘110隔离，如此可避免外引脚120与承载盘110电性短路。
[0045]芯片130设于承载盘110的第一表面IlOul且包括数个接垫131，其中接垫131位于有源面130u。一信号电流SI可从芯片130的接垫131输出，并经由焊线140、外引脚120至电路板10，以供电路板10处理。
[0046]第一接地焊线150连接有源面130u与第二表面110u2，而第二接地焊线160连接第一表面IlOul与第二表面110u2。信号电流SI经过电路板10后，以返回电流S2形式依序经由电路板10的接地点11、承载盘110、第二接地焊线160及第一接地焊线150返回芯片130的有源面130u。上述接地点11例如是形成于电路板10上的一焊点。
[0047]封装体170包覆承载盘110、部分外引脚120、芯片130、焊线140、第一接地焊线150与第二接地焊线160，以保护此些部件，避免其受到外界环境的侵害，如氧化。
[0048]如图1所示，承载盘110包括芯片承载部111及一个或数个折弯板112。以数个折弯板112为例，各折弯板112包括焊线承载部1121及连接部1122，其中连接部1122连接芯片承载部111与焊线承载部1121。上述的第一表面IlOul是芯片承载部111的上表面，而第二表面110u2是焊线承载部1121的上表面。本实施例中，焊线承载部1121从连接部1122往外侧方向延伸，使第二表面110u2相对第一表面IlOul向外延伸。此外，芯片承载部111与连接部1122构成一凹部，例如是类似碗形或U形的凹部，然本发明实施例不限于此。芯片承载部111与连接部1122可倾斜地，亦可垂直地连接。此外，芯片承载部111与连接部1122的连接处可以是尖锐或圆滑。
[0049]图2绘示图1的局部俯视图(为避免附图过于复杂，未绘示焊线140)。承载盘110的第一表面IlOul具有一与电路板10的接地点11(图1)对应的接地点113。从接地点113经由芯片承载部111、连接部1122、焊线承载部1121、第一接地焊线150至芯片130的一第一路径长度LI大于从接地点113经由芯片承载部111、第二接地焊线160、焊线承载部1121、第一接地焊线150至芯片130的一第二路径长度L2。由于本实施例的第一接地焊线150与第二接地焊线160的设计，使返回电流S2会经由较短的第二路径长度L2返回芯片130，因此可降低电磁辐射强度。
[0050]如图2所示，承载盘110更包括至少一隔离槽IlOr (为避免附图过于复杂，图2仅绘示出单个)，其中各隔离槽IlOr隔离相邻二折弯板112。第一接地焊线150具有第一 A端151与第一 B端152，其分别连接于有源面130u与第二表面110u2。第二接地焊线160具有第二 A端161及第二 B端162，其分别连接于第一表面IlOul与第二表面110u2。本实施例中，焊线承载部1121从连接部1122的侧边周向地延伸，而形成一周向延伸部1123。第一接地焊线150的第一 B端152及第二接地焊线160的第二 B端162皆焊合于周向延伸部1123上，而第一 B端152及第二 B端162在周向延伸部1123上相互靠近。本实施例中，由于第二接地焊线160的第二 A端161邻近接地点113，使返回电流S2就近从第二接地焊线160返回芯片130，因而可避免绕过较远的连接部1122及周向延伸部1123返回芯片130。
[0051]此外，第二接地焊线160的第二 A端161位于第一接地焊线150的第一 A端151与第一 B端152之间。如此一来，可获得短长度的第二接地焊线160，使第二路径长度L2短于第一路径长度LI。
[0052]如图2所示，由于第一接地焊线150邻近第二接地焊线160，使从第一表面IlOul经由第二接地焊线160至第二表面110u2的返回电流S2可经由邻近的第一接地焊线150回到芯片130，如此可缩短返回路径长度。当第一接地焊线150的第一 B端152与第二接地焊线160的第二 B端162之间的距离愈短，则返回路径长度愈短。
[0053]半导体封装件100选择性地包括至少一第三接地焊线180，其连接有源面130u与第二表面110u2。第一接地焊线150、第二接地焊线160及第三接地焊线180在第二表面110u2上交错排列，其中第二接地焊线160位于第一接地焊线150与第三接地焊线180之间。
[0054]半导体封装件100选择性地包括至少一第四接地焊线190，其连接第一表面IlOul与第二表面110u2。第二接地焊线160、第三接地焊线180及第四接地焊线190在第二表面110u2上交错排列，其中第三接地焊线180位于第二接地焊线160与第四接地焊线190之间。第三接地焊线180与第四接地焊线190的结构特征分别相似于第一接地焊线150与第二接地焊线160，容此不再赘述。由于第三接地焊线180邻近第四接地焊线190，使从第一表面IlOul经由第四接地焊线190至第二表面110u2的返回电流S2可经由邻近的第三接地焊线180回到芯片130，如此可缩短返回路径长度。
[0055]另一实施例中，可省略第四接地焊线190。在此设计下，从第一表面IlOul经由第二接地焊线160至第二表面110u2的返回电流S2亦可经由第三接地焊线180回到芯片130。具体而言，就同一个焊线承载部1121来说，只要一条接地焊线连接该焊线承载部1121与芯片130，在此设计下，经由第二接地焊线160及/或第四接地焊线190的返回电流可经由同一条接地焊线返回芯片130。
[0056]图3绘示依照本发明另一实施例的半导体封装件的外观图。半导体封装件200包括承载盘210、数根外引脚120 (未绘示)、芯片130、数条焊线140 (未绘示)、至少一第一接地焊线150、至少一第二接地焊线160及封装体170。承载盘210包括芯片承载部111及折弯板212。折弯板212包括焊线承载部2121及连接部2122，其中连接部2121是一完整侧壁，即连接部2122无镂空图案。
[0057]图4绘示本发明实施例的半导体封装件的测试模拟图。曲线Cl表示已知具有第一接地焊线150但没有第二接地焊线160的半导体封装件的电磁辐射强度曲线，而曲线C2表示本发明采用第一接地焊线150及第二接地焊线160的半导体封装件100或200的电磁辐射强度曲线。明显地，相较于曲线Cl，由于本发明实施例的第一接地焊线150及第二接地焊线160的设计，使无论是在低频段或高频段，电磁辐射强度都可降低。例如，高频段的电磁辐射强度的降幅ADl约3db，明显地，低频段的电磁辐射值的降幅AD2大于3db。
[0058]综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属【技术领域】中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。
【权利要求】
1.一种半导体结构，其特征在于，包括: 一承载盘，具有一第一表面及一第二表面，该第一表面与该第二表面具有高度差； 一芯片，设于该承载盘的该第一表面且具有一有源面； 一第一接地焊线，连接该有源面与该第二表面；以及 一第二接地焊线，连接该第一表面与该第二表面。
2.如权利要求1所述的半导体结构，其特征在于，更包括: 一第三接地焊线，连接该有源面与该第二表面； 其中，该第一接地焊线、该第二接地焊线及该第三接地焊线在该第二表面上交错排列，且该第二接地焊线位于该第一接地焊线与该第三接地焊线之间。
3.如权利要求2所述的半导体结构，其特征在于，更包括: 一第四接地焊线，连接该第一表面与该第二表面； 其中，该第二接地焊线、该第三接地焊线及该第四接地焊线在该第二表面上交错排列，且该第三接地焊线位于该第二接地焊线与该第四接地焊线之间。
4.如权利要求1所述的半导体结构，其特征在于，该第二表面的高度位置位于该有源面与该第一表面之间。
5.如权利要求1所述的半导体结构，其特征在于，该第二表面的位置高于该第一表面，且该第二表面相对该第一表面向外延伸。
6.如权利要求1所述的半导体结构，其特征在于，该承载盘包括一芯片承载部及一折弯板，该芯片承载部与该折弯板构成一凹部。
7.如权利要求6所述的半导体结构，其特征在于，该承载盘的该折弯板是一完整侧壁。
8.如权利要求1所述的半导体结构，其特征在于，该承载盘包括一芯片承载部、一隔离槽及二折弯板，该隔离槽隔离该二折弯板，各该折弯板包括: 一焊线承载部；以及 一连接部，连接该芯片承载部与该焊线承载部。
9.如权利要求8所述的半导体结构，其特征在于，该承载盘的该第一表面具有一接地点，从该接地点经由该芯片承载部、该连接部、该焊线承载部、该第一接地焊线至该芯片的一第一路径长度大于从该接地点经由该芯片承载部、该第二接地焊线、该焊线承载部、该第一接地焊线至该芯片的一第二路径长度。
10.如权利要求1所述的半导体结构，其特征在于，该第一接地焊线的一第一A端及一第一 B端分别连接于该有源面与该第二表面，而该第二接地焊线的一第二 A端及一第二 B端分别连接于该第一表面与该第二表面，该第二接地焊线的该第二 A端位于该第一接地焊线的该第一 A端与该第一 B端之间。
11.如权利要求1所述的半导体结构，其特征在于，更包括: 一封装体，包覆该承载盘、该芯片、该第一接地焊线与该第二接地焊线。
12.如权利要求11所述的半导体结构，其特征在于，更包括: 一外引脚，与该承载盘隔离且延伸出该封装体外。
【文档编号】H01L23/31GK103762208SQ201410042543
【公开日】2014年4月30日 申请日期:2014年1月28日 优先权日:2014年1月28日
【发明者】张何伟 申请人:扬智科技股份有限公司