半导体结构的制作方法
【技术领域】
[0001]本发明有关于半导体结构，特别是有关于一种半导体结构的被动元件(passivedevice)的保护层。
【背景技术】
[0002]对于传统的覆晶封装，电感器的一个标准是低电阻，以获得高品质因数(qualityfactor)。电感器的品质因数是指定频率下的感抗(inductive reactance)与电阻的比值，并可作为电感器效率的估量。电感器的品质因数越高，就越接近理想的、无损的电感器的运转情况。
[0003]传统封装的制造过程通常会使用镍(Ni)/金(Au)层作为电感器的保护层。镍/金保护层能够保护电感器以不被氧化。然而，镍/金保护层可能导致电感器的表面效应(skineffect) 0并且镍/金保护层通常具有较厚的厚度。电感器表面的厚的镍/金保护层会降低电感器的质量因数以及恶化电阻。
[0004]因此，有必要寻求一种新的具有较高质量因数的电感器。
【发明内容】
[0005]有鉴于此，本发明提供一种半导体结构。
[0006]依据本发明一实施方式，提供一种半导体结构，包括:基底；第一钝化层，设置于所述基底上；导电垫，设置于所述第一钝化层上；第二钝化层，设置于所述第一钝化层上；被动元件，设置于所述导电垫上，并穿过所述第二钝化层；以及有机可焊性保护膜，覆盖所述被动元件。
[0007]依据本发明另一实施方式，提供一种半导体结构，包括:基底；导电垫，设置于所述基底上；被动元件，设置于所述导电垫上；以及凸块下金属层和有机可焊性保护膜，所述有机可焊性保护膜覆盖所述被动元件，所述被动元件通过所述凸块下金属层电连接至所述导电垫。
[0008]依据本发明又一实施方式，提供一种半导体结构，包括:基底；导电结构，设置于所述基底上；以及有机可焊性保护膜，覆盖所述导电结构的至少一部分。
[0009]本发明所提供的半导体结构，其中的有机可焊性保护膜可以防止表面效应的发生，此外，能够减小电阻并具有较高的品质因数。
[0010]对于已经阅读后续由各附图及内容所显示的较佳实施方式的本领域的技术人员来说，本发明的各目的是明显的。
【附图说明】
[0011]图1-5为制造本发明的半导体结构的一实施例的剖视图。
[0012]图6-8为制造本发明的半导体结构的另一实施例的剖视图。
【具体实施方式】
[0013]在权利要求书及说明书中使用了某些词汇来指称特定的组件。所属领域中的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本权利要求书及说明书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准贝U。在权利要求书及说明书中所提及的「包括」为开放式的用语，故应解释成「包括但不限定于」。另外，「耦接」一词在此包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表所述第一装置可直接电连接于所述第二装置，或通过其他装置或连接手段间接地电连接至所述第二装置。以下描述为本发明实施的较佳实施例。以下实施例仅用来举例阐释本发明的技术特征，并非用来限制本发明的范畴。本发明保护范围当视权利要求书所界定为准。
[0014]下面将通过特定的实施例结合相应的附图来描述本发明，但本发明并不限于此。附图的描述仅用于理解本发明的方案，并非用于限制本发明。为了说明的目的，在附图中的一些元件的尺寸可能会放大，而且并非按照实际比例来绘制。附图中的尺寸和相对尺寸并不对应于本发明实际应用中的真实尺寸。
[0015]图1-5为制造本发明的半导体结构500a的一实施例的剖视图。半导体结构500a的一实施例包括引线接合封装(wire bonding package)。半导体结构500a的一实施例包括被动元件，被动元件通过集成被动元件(integrated passive device, IPD)工艺集成在导电垫(conductive pad)上，因此被动元件可能会比配置于互连结构中的传统的被动元件更厚，传统的互连结构中的被动元件不具有额外的金属层。另外，被动元件由有机可焊性保护(organic solderability preservative,0SP)膜进行保护。有机可焊性保护膜通过镍-自由(nickel-free)工艺形成。如果被动元件是电感器或变压器元件(balun device),有机可焊性保护膜可以防止在被动元件的操作过程中表面效应的发生。被动元件(例如，电感器或变压器元件)被有机可焊性保护膜所覆盖，能够减小电阻并具有较高的品质因数。
[0016]请参阅图1，在本发明的一些实施例中提供半导体芯片300。在一些实施例中，半导体芯片300包括基板200和设置于基板200上的半导体元件202。互连结构220形成在基板200上，覆盖半导体元件202。在一些实施例中，在互连结构220内为半导体元件202设有电传输路径。互连结构220可包括多个金属层、多个介电层(dielectric layer)和多个介层窗(via),多个金属层和多个介电层相互交替,多个介层窗形成在基板200上并穿过介电层。例如，互连结构220的金属层可包括金属层210、212和214以及导电垫226。同样，导电垫226为互连结构220的金属层的最上层金属层。在一些实施例中，导电垫用于传输半导体芯片300的输入/输出、接地或电源信号，或者用于传输电源信号至随后的形成在半导体芯片300上的被动元件。在本实施例中，导电垫226用于传输电源信号至随后的形成在半导体芯片300上的被动兀件。在一些实施例中，导电垫226由招(Al)形成。在一些实施例中，半导体芯片300还包括一些其他的导电垫，用于根据客制化设计传输半导体芯片300的输入/输出、接地或电源信号。例如，互连结构220的介电层可包括介电层216和第一钝化层(passivat1n layer) 224。同样,第一钝化层224为互连结构220的介电层的最上层介电层。
[0017]请再参阅图1，根据本发明的一些实施例，集成被动元件工艺是在半导体芯片300上执行的。集成被动元件工艺用于在导电垫上集成被动元件。被动元件被半导体芯片300的互连结构的钝化层所包围。第二钝化层228通过涂覆法(coating method)形成并覆盖导电垫226。在一些实施例中，当半导体芯片300受到各种类型的环境应力时，第二钝化层228用于提供可靠的绝缘保护。在一些实施例中，第二钝化层228包括感光材料。接着，第二钝化层228进行图案化工艺(patterning process),图案化工艺包括光刻(photolithography)和显影工艺(develop process),以形成穿过第二钝化层228的开口230和232。开口 230和232形成在导电垫226上，以使导电垫226的上表面227的一部分分别从开口 230和232露出来。
[0018]请再参阅图1，根据本发明的一些实施例，第二钝化层228经过固化工艺(curingprocess)进行固化。在固化工艺之后，由于钝化层的收缩，第二钝化层228的高度(level)下降。
[0019]请参阅图2,根据本发明的一些实施例，凸块下金属层(under bump metallurgylayer) 235通过沉积方法(deposit1n method)形成在第二钝化层228上。在一些实施例中，沉积方法包括物理气相沉积(physical vapor deposit1n, PVD),例如派镀和电镀法。在一些实施例中，凸块下金属层235分布(