半导体封装的制作方法
【专利说明】
【技术领域】
[0001]本发明大体上是有关于一种封装结构，且特别是有关于一种半导体封装。
【【背景技术】】
[0002]电子产业中，高的积集度以及具有高效能的多功能对于新产品而言变得不可或缺。同时，高的积集度可造成高制造成本，因为制造成本正比于产品的尺寸。因此，对于集成电路(Integrated Circuit, IC)之微小化的需求已变得越来越要紧。
[0003]系统级封装(System-1n-Package，SiP)是目前最快速成长的半导体封装技术，因为对于单一封装中的高密度系统积集度来说，系统级封装是有成本效益的。系统级封装结构中，整合各种的装置元件于单一的半导体封装内以减小尺寸。因此，有必要提供一种半导体封装以克服或至少减少上述的问题。
【
【发明内容】
】
[0004]为了克服或减少系统级封装结构中尺寸问题，本发明提供一种半导体封装。
[0005]于本发明之一实施例中，提供一种半导体封装。半导体封装包括:基板、第一接垫、第二接垫、第一导电元件、表面粘着装置、第一接合线以及模封材料层。形成第一接垫、第二接垫以及第一导电元件于基板上。安装表面粘着装置于第一接垫以及第二接垫上。第一接合线电性连接第一导电元件以及第一接垫。模封材料层(molding compound layer)封装基板、第一接垫、第二接垫、第一导电元件、接合线以及表面粘着装置。
[0006]再者，于本发明之另一实施例中，提供一种半导体封装。半导体封装包括:基板、第一接垫、第二接垫、通孔插塞、表面粘着装置以及模封材料层。形成第一接垫以及第二接垫于基板上。形成通孔插塞于基板内，通过一阻焊层覆盖通孔插塞，且通孔插塞位于第一接垫与第二接垫之间的空间内。再者，通孔插塞电性连接至第二接垫。安装表面粘着装置于第一接垫与第二接垫上。模封材料层封装基板、第一接垫、第二接垫、阻焊层以及表面粘着装置。
[0007]本发明提供的半导体封装可以促进IC封装的微小化。
[0008]上述发明的目的在本领域的普通技术人员阅读本申请的优选实施例后可以毫无疑义得到，下面将结合图示对上述优选的技术方案进行详细说明。
【【附图说明】】
[0009]图1A绘示本发明之一实施例中半导体封装的上视图。
[0010]图1B绘示本发明之一实施例中半导体封装的剖面图。
[0011]图2A绘示本发明之一实施例中半导体封装的上视图。
[0012]图2B绘示本发明之一实施例中半导体封装的剖面图。
[0013]图3A绘示本发明之一实施例中半导体封装的上视图。
[0014]图3B绘示本发明之一实施例中半导体封装的剖面图。【【具体实施方式】】
[0015]在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的元件。本领域一般技术人员应可理解，制造商可能会用不同的名词來称呼同样的元件。本说明书及后续的申请专利范围并不以名称的不同来作为区别元件的方式，而是以元件在功能上的不同来作为区别的基准。在通篇说明书及后续的请求项当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置电性连接于一第二装置，则代表该第一装置可直接连接于该第二装置，或透过其他装置或连接手段间接地连接至该第二装置。
[0016]图1A绘示本发明之一实施例中半导体封装的上视图。图1B绘示沿着图1A中AA’联机绘制之半导体封装的剖面图。
[0017]请参照图1A以及图1B，第一接垫12以及第二接垫14配置于基板18之表面16上。基板18可为印刷电路板(Printed Circuit Board, PCB)、半导体载板(semiconductorcarrier board)或封装基板,如球格数组(ball grid arrays, BGA)基板或针脚格数组(pingrid array, PGA)基板。
[0018]请参照图1A以及图1B,穿过基板18的通孔插塞(via-plug) 22、28分别电性连接至第一接垫12以及第二接垫14，且可电性连接至基板18其他至少一个表面上的导电元件，如走线(traces)(未绘示)。于一实施例中，穿过整体基板18之通孔插塞22、28的形成方法包括通过钻孔、蚀刻或发射雷射来形成开口于基板内，接着于开口中填充导电材料，例如铜、铝等等。
[0019]于一实施例中，通孔插塞28是形成于第一接垫12以及第二接垫14之间的空间内。且通孔插塞28电性连接至第二接垫14。因此，使用到第一接垫12以及第二接垫14之间的空间。这促进IC封装的微小化，或增加用于额外元件或装置的额外空间。因此，加强了半导体封装的设计灵活性。
[0020]于一实施例中，通孔插塞28透过连接构件25电性连接至第二接垫14,如图1A中的放大图所示。请参照图1A以及图1B，连接构件25可与第二接垫14 一起形成。阻焊层50 (为求简洁，其是绘示于图1B中，而未绘示于图1A)覆盖通孔插塞28以及连接构件25。至少一部分的第一接垫12与第二接垫14并未被阻焊层50 (图1B)所覆盖，以显露出开口。于实施例中，通孔插塞28以及第二接垫14分别形成于基板18之非重迭的区域内，如图1A所示。换句话说，通孔插塞28是分开自第二接垫14。通孔插塞28的外缘线(outline)24通常为圆形；第二接垫14的外缘线26通常为方形，但并不限于此。通孔插塞28的外缘线24是分开于第二接垫14的外缘线26。换句话说，外缘线24与外缘线26为非重迭。于一实施例中，通孔插塞28的外缘线24以及第二接垫14的外缘线26是通过连接构件25分离。
[0021]请参照图1A以及图1B,表面粘着(Surface Mount Device, SMD)装置20可安装于基板18之表面16上的第一接垫12与第二接垫14上。SMD装置20可为被动装置(passivedevice)，例如电容、电阻、电感器或静电放电(electrostatic discharge, ESD)元件。SMD装置20包括第一电极32以及第二电极36，其分别透过第一焊料30电性连接至第一接垫12，并透过第二焊料34电性连接至第二接垫14。SMD装置20与通孔插塞28重迭。换句话说，通孔插塞28配置于SMD装置20下方。
[0022]举例来说，SMD装置20是通过回焊制程安装于基板18之表面16上。回焊制程一开始，是印刷焊膏层(solder paste layer)至由第一接垫12与第二接垫14上的阻焊层50所定义的开口中。然后将SMD装置20之第一电极32放置于印刷在第一接垫12上的焊膏层上，并放置SMD装置20之第二电极36于印刷在第二接垫14上的焊膏层上，藉此安装SMD装置20于表面16上。此后，通过回焊炉(reflow oven)加热基板18以及SMD装置20。在加热过程中，融化焊膏层以形成第一焊料30以及第二焊料34。冷却之后，第一焊料30以及第二焊料34牢固地固定SMD装置20至第一接垫12以及第二接垫14。
[0023]于一实施例中，第一接垫12以及第二接垫14中的一者是电源接垫(power pad),另一者为接地接垫(ground pad)。举例来说,第一接垫12是电源接垫,第二接垫14是接地接垫。
[0024]模封材料层66覆盖基板18以及基板18之表面16上的结构，藉此封装并保护各种元件(例如第一接垫12、第二接垫14、SMD装置20等)免于机械和/或化学损害，例如水气、氧化、外部冲击以及震动。模封材料层66可包括环氧基树脂或其他合适的材料。于实施例中，半导体封装亦包括未绘示于图1A与图1B中的其他元件。
[0025]图2A绘示本发明另一实施例之半导体封装的上视图。图2B绘示沿着图2A中BB’联机绘制之半导体封装的剖面图。
[0026]如图2A中所示之半导体封装包括基板118。基板118可为印刷电路板、半导体载板或封装基板，如球格数组基板或针脚格数组基板。SMD装置120可透过第一焊料130以及第二焊料134安装于基板118上的第一接垫112与第二接垫114上。第一焊料130与第二焊料134分别电性连接于SMD装置120的第一电极132以及第一接垫112之间，以及SMD装置120的第二电极136以及第二接垫114之间。SMD装置120可为被动元件，例如电容、电阻、电感器或静电放电元件。
[0027]如图2A所示，半导体封装更包括形成于基板118上的第一导电元件142，且可包括第二导电元件144。第一导电元件142是形成物理上分开于第一接垫112。第二导电元件144可形成于第一接垫112以及第一导电元件142之间，并通过例如绝缘层如阻焊层150 (图2B)彼此分离。
[0028]第一导电元件142电性连接至穿过基板118的通孔插塞146，且透过跨越第二导电元件144的至少一接合线140电性连接至第一接垫112。于一实施例中，接合线140之两相对的末端分别黏接于连接至第一接垫112的第一接合区域148以及第一导电元件142的第二接合区域162。第一接合区域148以及第二接合区域162是通过阻焊层150 (为