半导体结构的制作方法
【技术领域】
[0001]本发明涉及一种半导体结构，特别是涉及一种具有氧化物半导体通道层的半导体结构。
【背景技术】
[0002]目前最为普及的液晶显示器主要是由薄膜晶体管阵列基板、彩色滤光基板以及夹于二者之间的液晶层所构成。在现有习知的薄膜晶体管阵列基板上，多采用非晶硅(a-Si)薄膜晶体管或低温多晶硅薄膜晶体管作为各个子像素的切换元件。近年来，已有研究指出氧化物半导体(oxide semi conduc tor)薄膜晶体管相比较于非晶娃薄膜晶体管,具有较高的场效迁移率(field-effect mobil ity),且氧化物半导体薄膜晶体管相比较于低温多晶娃薄膜晶体管更具有较佳的临界电压(threat hold voltage, Vth)均勻性。因此,氧化物半导体薄膜晶体管有潜力成为下一代平面显示器的关键元件。然而，现有习知的氧化物半导体薄膜晶体管在现行架构下其场效迁移率不易更进一步的被提升。
【发明内容】
[0003]本发明的目的在于，提供一种半导体结构，所要解决的技术问题是使其具有较佳的场效迁移率(field-effect mobility)。
[0004]本发明的目的及解决其技术问题是采用以下技术方案来实现的。为达到上述目的，依据本发明的半导体结构，配置于基板上。半导体结构包括顶栅极、氧化物半导体通道层、第一介电层、第二介电层以及源极与漏极。氧化物半导体通道层配置于顶栅极与基板之间。第一介电层配置于顶栅极与氧化物半导体通道层之间。第二介电层配置于第一介电层与氧化物半导体通道层之间，其中第一介电层的介电系数不同于第二介电层的介电系数。源极与漏极配置于氧化物半导体通道层的相对两侧，且位于第一介电层与基板之间。氧化物半导体通道层的一部分暴露于源极与漏极之间。部分第一介电层及部分第二介电层直接接触且完全覆盖氧化物半导体通道层的部分。
[0005]在本发明的一实施例中，上述的氧化物半导体通道层的材质包括氧化铟镓锌(Indium-Gallium-Zinc Oxide, IGZ0)、氧化锋(ZnO)、氧化铟锋(Indium-Zinc Oxide, ΙΖ0)或氧化锋铟锡(Indium-Zinc-Tin Oxide, ΖΙΤ0)。
[0006]在本发明的一实施例中，上述的第一介电层与第二介电层其中的一个为氮化硅层(SiNx)，而第一介电层与第二介电层其中的另一个为氧化硅层(S1x)。
[0007]在本发明的一实施例中，上述的氧化物半导体通道层的部分区分为第一部分以及环绕第一部分的第二部分。部分第一介电层直接接触第一部分而使第一部分具有第一导电率。部分第二介电层直接接触第二部分而使第二部分具有第二导电率。第一导电率不同于第二导电率。
[0008]在本发明的一实施例中，上述的部分第一介电层与第一部分的接触面积及部分第二介电层与第二部分的接触面积的比值介于1/10至10之间。
[0009]在本发明的一实施例中，上述的半导体结构还包括保护层以及透明导电层。保护层配置于基板上且覆盖顶栅极与第一介电层。透明导电层配置于保护层上且覆盖保护层。
[0010]在本发明的一实施例中，上述的半导体结构还包括底栅极以及栅绝缘层。底栅极配置于基板上，且位于氧化物半导体通道层与基板之间。栅绝缘层位于氧化物半导体通道层与底栅极之间，且覆盖基板与底栅极。
[0011]在本发明的一实施例中，上述的第一介电层的厚度大于第二介电层的厚度。
[0012]在本发明的一实施例中，上述的第一介电层覆盖第二介电层与氧化物半导体通道层。
[0013]在本发明的一实施例中，上述的第二介电层覆盖源极、漏极以及氧化物半导体通道层。
[0014]本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明半导体结构至少具有下列优点及有益效果:本发明的半导体结构具有两种不同介电系数的第一介电层与第二介电层，且第一介电层与第二介电层直接接触且完全覆盖暴露于源极与漏极之间的氧化物半导体通道层的一部分。如此一来，氧化物半导体通道层的总载子密度提高了，但又不会造成因全面导体化所导致的漏电流现象。故，本发明的半导体结构可具有较高的场效迁移率。
[0015]上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
【附图说明】
[0016]图1是绘示本发明的一实施例的一种半导体结构的剖面示意图。
[0017]图2是绘示本发明的另一实施例的一种半导体结构的剖面示意图。
[0018]图3是绘示本发明的又一实施例的一种半导体结构的剖面示意图。
[0019]10:基板
[0020]100a、100b、10c:半导体结构
[0021]110:顶栅极
[0022]120:氧化物半导体通道层
[0023]130:第一介电层
[0024]140:第二介电层
[0025]150:源极
[0026]160:漏极
[0027]170:底栅极
[0028]180:栅绝缘层
[0029]190:保护层
[0030]195:透明导电层
[0031]A:部分
[0032]Al:第一部分
[0033]A2:第二部分
【具体实施方式】
[0034]为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的半导体结构其【具体实施方式】、结构、特征及其功效，详细说明如后。
[0035]图1是绘示本发明的一实施例的一种半导体结构的剖面示意图。请参阅图1所示，在本实施例中，半导体结构10a配置于基板10上。半导体结构10a包括顶栅极110、氧化物半导体通道层120、第一介电层130、第二介电层140以及源极150与漏极160。氧化物半导体通道层120配置于顶栅极110与基板10之间。第一介电层130配置于顶栅极110与氧化物半导体通道层120之间。第二介电层140配置于第一介电层130与氧化物半导体通道层120之间，其中第一介电层130的介电系数不同于第二介电层140的介电系数。源极150与漏极160配置于氧化物半导体通道层120的相对两侧，且位于第一介电层130与基板10之间。氧化物半导体通道层120的一部分A暴露于源极150与漏极160之间。部分第一介电层130及部分第二介电层140直接接触且完全覆盖氧化物半导体通道层120的部分A。
[0036]更具体来说，基板10例如是玻璃基板或塑胶基板，但并不以此为限。氧化物半导体通道层120配置于基板10上且暴露出部分基板10，其中氧化物半导体通道层120的材质例如是氧化铟镓锌(Indium-Gallium-Zinc Oxide, IGZ0)、氧化锌(ZnO)、氧化铟锌(Indium-Zinc Oxide, ΙΖ0)或氧化锋铟锡(Indium-Zinc-Tin 0xide,ZIT0),但不以此为限。源极150与漏极160直接配置于氧化物半导体通道层120的一侧表面上，且源极150与漏极160彼此平行配置。氧化物半导体通道层120的部分A暴露于源极150与漏极160之间，且氧化物半导体通道层120的部分A可区分为第一部分Al以及环绕第一部分Al的第二部分A2。
[0037]特别是，本实施例的第一介电层130与第二介电层140分别具有不同的介电系数，意即第一介电层130与第二介电层140是采用不同材质的介电材料所形成。如图1所示，部分第一介电层130直接接触第一部分Al，而使第一部分Al具有第一导电率，部分第二介电层140直接接触第二部分A2，而使第二部分A2具有第二导电率，其中第一导电率不同于第二导电率。举例来说，当第一介电层130为氮化硅层(SiNx)，而第二介电层140为氧化硅层(S1x)时，氧化物半导体通道层120的第一部分Al与第一介电层130直接接触，可有效提高第一部分Al的导电率，进而可增加载子浓度与场效迁移率(mobility)。另一方面，氧化物半导体通道层120的第二部分A2与第二介电层140直接接触，此第二部分A2的导电率小于第一部分Al的导电率，即具有较少的载子浓度，可防止氧化物半导体通道层120因无法关闭而漏电的状态。也就是说，第一介电层130与第二介电层140直接接触且完全覆盖氧化物半导体通道层120的第一部分Al与第二部分A2的设计，可提高氧化物半导体通道层120的总载子密度，但又不会造成因全面导体化所导致的漏电流现象。
[0038]值得一提的是，在本实