高密度集成电路封装结构的制作方法
【技术领域】
[0001 ] 本发明属于集成电路领域，尤其涉及一种高密度集成电路封装结构。
【背景技术】
[0002] 集成电路是现代技术的核心，也是现代科学技术发展的基础，科学研宄都必须依 赖以集成电路为核心的仪器设备；另外它还是人类现代文明的基础，从根本上改变人们生 活方式的现代文明，如物联网、互联网、电脑、电视、冰箱、手机、IPAD、IPHONE、各种自动控制 设备等等都依赖集成电路来实现其智能化功能的。集成电路的制造分设计、圆片制造、封 装、测试几个主要部分，封装是其中关键环节，建立在封装技术上的封装形式是为满足各种 用途对集成电路的性能、体积、可靠性、形状和成本的特殊要求而研制的。
[0003] 集成电路封装是指通过使用能够保证单晶材料完美晶格结构的研磨、切割技术将 集成电路圆片分离成符合要求的单一芯片，用导电胶、绝缘胶或共晶等技术将芯片固定到 引线框基岛上，用微细连接技术（微米级）将芯片和外引线脚连接起来，然后用高分子材 料或陶瓷材料将芯片和引线等保护起来，并形成一定的形状，成为可供用户使用的集成电 路广品。
[0004] 集成电路的封装类型可以概括为两大类：密封陶瓷封装以及塑料封装。现在集成 电路的封装形式主要有DIP、SOP、TSSOP、MSOP、QFP、PLCC、QFN、DFN等。对于集成电路外 引线数为8条的产品或者少于8条的产品，其封装形式主要为DIP、S0P、TSS0P、MS0P、 QFN、DFN等等。DIP8封装形式可应用于各种印刷线路板、操作简单方便、整机企业应用成 本低，但集成电路体积大、封装用料多、封装效率低、封装成本高、频率特性一般、内阻较高； S0P8封装形式集成电路体积小、封装用料少、封装效率高、封装成本低、频率特性较好、 内阻较低，但是，对印刷线路板要求较高，需要高速贴片机才能将集成电路贴到印刷线路板 上、整机企业应用成本高，封装和使用综合成本明显提高。
[0005] 集成电路的封装形式对集成电路产品的性能、可靠性、成本具有重大作用。随着芯 片制造技术从微米向纳米级发展，单位面积芯片功能每18个月翻番的摩尔定律在逐渐失 效，未来功能强大的云计算、互联网中的物联网和移动网等等必须依赖其核心技术集成电 路的突破，集成电路的大容量、高速度、低功耗的提高，在芯片制造上将变得越来越难，更大 程度上需要封装形式及技术的突破。原来集成电路芯片制造技术的特征尺寸是微米级，现 有的微米级的封装结构的成本高。
【发明内容】
[0006] 本发明实施例的目的在于提供一种高密度集成电路封装结构，旨在解决现有的技 术方案成本高的问题。
[0007] -方面，提供一种高密度集成电路封装结构，所述结构包括：金属引线框和封装金 属引线框的塑封结构；其中，金属引线框包括：引线框基岛、内引脚线和外引脚线；芯片与 引线框基岛固定，芯片和内引脚线通过微连接线连接；所述相邻两排外引脚线之间交叉重 叠。
[0008] 可选的，所述塑封结构的长度A1满足关系：9. 30mm<A1 < 9. 50mm;塑封结 构的宽度A2满足关系：3.00mm彡A2彡3. 20mm塑封结构的厚度A3满足关系：1.50mm彡 A3彡1.90mm;外引脚线的个数是8个。
[0009] 可选的，所述封装结构中外引脚线的跨度B1满足5. 20mm彡B1彡5. 80mm;夕卜 引脚线的间距B2满足2. 44mm<B2 < 2. 64mm;外引脚线的长度B3满足3. 60mm< B3 < 4.60mm;外引脚线的插入宽度B4满足0.41mm<B4 < 0.51mm。
[0010] 可选的，所述塑封结构的长度A1 = 9. 40mm;塑封结构的宽度A2=3. 1mm;塑封结 构的厚度A3=l. 70mm;外引脚线的跨度B1 =5. 50mm;外引脚线的间距B2 =2. 54mm;外引 脚线的长度B3=4. 1mm;外引脚线的插入宽度B4 =0. 46mm。
[0011] 可选的，所述内引脚线的外表面设置有银合金镀层。
[0012] 可选的，所述引线框基岛的背面开设有网状结构。
[0013] 可选的，所述引线框基岛表面设有氧化层。
[0014] 可选的，所述引线框基岛到内引脚顶端的距离为0.20mm;引线框基岛下沉距离 为0.250mm;内引脚长度为0.53mm。
[0015] 可选的，所述氧化层的质量百分比为： 氧化铟：45-50%; 氧化锡：25-30 % ; 氧化锗：8-10%; 氧化锌：余量。
[0016] 可选的，所述银合金镀层的质量百分比为： Cu：1. 8-2. 5% ； Ge：1. 2-1. 5% ； Sn：1. 5-2. 5% ； In：0. 8-1. 2% ； Ag:余量。
[0017] 在本发明实施例中，本发明提供的技术方案提供一种全新的封装结构，该结构能 够节省塑料体的体积，所以其能够有效的节省成本。
【附图说明】
[0018] 图1为塑封体相关尺寸标示示意图； 图2为塑封体另一相关尺寸标示示意图； 图3为塑封体下一相关尺寸标示示意图； 图4为本发明一个实施例的高密度集成电路封装结构的结构示意图 图5为本发明一个实施例的引线框正面的示意图； 图6为本发明一个实施例的引线框基岛背面的结构示意图
【具体实施方式】
[0019] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对 本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并 不用于限定本发明。
[0020] 本发明【具体实施方式】提供一种高密度集成电路封装结构，该结构如图1所示，包 括：金属引线框1和封装金属引线框1的塑封结构2 ;其中，金属引线框1包括：引线框基岛 10、内引脚线11和外引脚线12 ;芯片与引线框基岛10固定，芯片和内引脚线11通过微连 接线连接；塑封结构2形状为长方体；相邻两排外引脚线12之间交叉重叠。
[0021] 本发明提供的技术方案能够有效的减少塑封结构的面积。
[0022] 可选的，所述塑封结构的长度A1满足关系：9. 30mm<A1 < 9. 50mm;塑封结构 的宽度A2满足关系：3.00mm彡A2彡3. 20mm塑封结构的厚度A3满足关系：1.50mm彡A3 彡1.90mm;外引脚线的个数是8个。
[0023] 可选的，所述封装结构中外引脚线的跨度B1满足5. 20mm彡B1彡5. 80mm； 外引脚线的间距B2满足2. 44mm彡B2彡2. 64mm;外引脚线的长度B3满足3. 60mm彡 B3 < 4.60mm;外引脚线的插入宽度B4满足0.41mm<B4 < 0.51_。
[0024] 可选的，所述塑封结构的长度A1 = 9. 40mm;塑封结构的宽度A2=3. 1mm;塑封结 构的厚度A3=l. 70mm;外引脚线的跨度B1 =5. 50mm;外引脚线的间距B2 =2. 54mm;外引 脚线的长度B3=4. 1mm;外引脚线的插入宽度B4 =0. 46mm。
[0025] 可选的，上述外引脚线12的个数为8个。
[0026] 可选的，上述内引脚线11的外表面设置有银合金镀层18 ; 可选的，如图6所示，引线框基岛10的背面开设有网状结构20。该网状结构的开设能 够提高基岛密封塑料的结合强度，避免分层，提高了封装的可靠性。
[0027] 可选的，上述引线框基岛表面还设有氧化层90。该氧化层能够有效地对位于其下 的铜进行保护，而该氧化层本身由为透明导电的氧化物，并且厚度很薄，从而并不影响电连 接，电阻的增加可以忽略不计，所以其有效的降低了阻抗。
[0028] 优选地，引线框基岛10到内引脚顶端的距离为0. 20mm;引线框基岛10下沉距离 为0.250mm;内引脚长度为0.53mm。通过上述设计以及合理布线，可以很好地改善了电 容、电感、电阻等参数降低集成电路体内温度，进一步提高集成电路使用寿命和可靠性。
[0029] 可选的，上述氧化层的质量百分比为： 氧化铟：45-50%; 氧化锡：25-30 % ; 氧化锗：8-10%; 氧化锌：余量。
[0030] 其具体的质量百分比如表1所示： 表1 :(表1内的数字均为质量百分比）
【主权项】
1. 一种高密度集成电路封装结构，所述结构包括；金属引线框和封装金属引线框的塑 封结构；其中，金属引线框包括；引线框基岛、内引脚线和外引脚线；巧片与引线框基岛固 定，巧片和内引脚线通过微连接线连接；其特征在于， 所述相邻两排外引脚线之间交叉重叠。
2. 根据权利要求1所述的结构，其特征在于，所述塑封结构的长度A1满足关系： 9. 30mm < A1《9. 50mm ;塑封结构的宽度A2满足关系：3. 00mm《A2《3. 20mm塑封结 构的厚度A3满足关系；1. 50mm《A3《1.90mm ;外引脚线的个数是8个。
3. 根据权利要求1所述的结构，其特征在于，所述封装结构中外引脚线的跨度B1满 足5. 20mm《B1《5. 80mm ;外引脚线的间距B2满足2. 44mm《B2《2. 64mm ;外弓I 脚线的长度B3满足3.60mm《B3《4.60mm ;外引脚线的插入宽度B4满足0.41mm 《B4《0. 51mm。
4. 根据权利要求2或3所述的结构，其特征在于，所述塑封结构的长度A1 = 9. 40mm ;塑封结构的宽度A2=3. 1mm ;塑封结构的厚度A3=1.70mm ;外引脚线的跨度B1 =5. 50mm ;外引脚线的间距B2 =2.54mm ;外引脚线的长度B3=4. 1mm ;外引脚线的插入宽度B4 =0. 46mm。
5. 根据权利要求1所述的结构，其特征在于，所述内引脚线的外表面设置有银合金锻 层。
6. 根据权利要求1所述的结构，其特征在于，所述引线框基岛的背面开设有网状结构。
7. 根据权利要求1所述的结构，其特征在于，所述引线框基岛表面设有氧化层。
8. 根据权利要求1所述的结构，其特征在于，所述引线框基岛到内引脚顶端的距离为 0.20mm ;引线框基岛下沉距离为0.250mm ;内引脚长度为0.53mm。
9. 根据权利要求7所述的结构，其特征在于，所述氧化层的质量百分比为： 氧化铜；45-50% ; 氧化锡；25-30 % ; 氧化错；8-10% ; 氧化锋；余量。
10. 根据权利要求5所述的结构，其特征在于，所述银合金锻层的质量百分比为： Cu ;1. 8-2. 5% ; Ge ；1. 2-1. 5% ； Sn ;1. 5-2. 5% ; In ； 0. 8-1. 2% ； Ag :余量。
【专利摘要】本发明提供一种高密度集成电路封装结构，所述结构包括：金属引线框和封装金属引线框的塑封结构；其中，金属引线框包括：引线框基岛、内引脚线和外引脚线；芯片与引线框基岛固定，芯片和内引脚线通过微连接线连接；所述相邻两排外引脚线之间交叉重叠。发明具有成低、体积小的优点。
【IPC分类】H01L23-495, H01L23-49
【公开号】CN104576592
【申请号】CN201510041106
【发明人】罗奕, 陈健
【申请人】深圳市梦工厂科技有限公司
【公开日】2015年4月29日
【申请日】2015年1月27日