用于处理载体的方法和载体的制作方法

用于处理载体的方法和载体的制作方法
【专利摘要】一种用于处理载体的方法可以包括：在载体上和载体中之中的至少一个形成至少一个凹进结构，并对所述至少一个凹进结构进行退火，使得由所述至少一个凹进结构的材料形成至少一个中空室，其中，所述至少一个中空室可以形成光学对准结构。
【专利说明】用于处理载体的方法和载体

【技术领域】
[0001] 各种实施例一般地涉及用于处理载体的方法、载体以及用于在载体中形成用于平 版印刷过程的光学对准结构的方法。

【背景技术】
[0002] 制造芯片或集成电路一般可以包括各种分层和图案化过程，例如以便处理功率芯 片，并且因此在处理期间多个对准是必要的。根据这一点，在各过程期间、例如在分层、图案 化或离子注入期间，被用于载体定位的对准标记可能在所述多个过程期间退化；并且因此 可能是以较低的质量而可见的，并且可能是以较低的准确度可检测的，使得在制造芯片期 间可能需要将对准标记刷新几次。在各种过程中，可利用附加材料覆盖对准标记，并且因此 对准标记可能不适合于使能准确的对准。常用的对准标记可能在高处理温度下并不是稳定 的，例如大于l〇〇〇°C。


【发明内容】

[0003] -种用于处理载体的方法可包括以在载体上和载体中之中的至少一个形成至少 一个凹进结构，并对所述至少一个凹进结构进行退火，使得由所述至少一个凹进结构的材 料形成至少一个中空室，其中，所述至少一个中空室形成光学对准结构。

【专利附图】

【附图说明】
[0004] 在附图中，相似的附图标记一般遍及不同的视图指代相同的部分。附图不一定按 比例，而是一般着重于图示本发明的原理。在以下描述中，参考以下各图来描述发明的各种 实施例，在所述附图中： 图1示出了根据各种实施例的用于处理载体的方法的流程图； 图2A至图2E分别地示出了根据各种实施例的在处理期间的不同处理阶段的载体的截 面图； 图3示出了根据各种实施例的提供凹进结构的凹进布置的顶视图； 图4A示出了根据各种实施例的光学对准结构或凹进结构的顶视图或示意图； 图4B示出了根据各种实施例的详细的凹进结构的顶视图或示意图； 图5示出了根据各种实施例的包括多个凹进的载体的截面的扫描电子显微图像及相 应地示出其顶视图； 图6示出了根据各种实施例的已执行退火过程之后的包括中空室的载体的截面的扫 描电子显微图像； 图7示出了根据各种实施例的包括正在中空室上沉积的附加层的载体的截面的扫描 电子显微图像；以及 图8图示出根据各种实施例的深沟槽覆盖标记和掩埋式覆盖标记之间的比较。

【具体实施方式】
[0005] 以下详细描述涉及以图示的方式示出具体细节和其中可实践本发明的实施例的 附图。
[0006] 词语"示例性"在本文中用来意指"充当示例、实例或图示"。不一定要将在本文中 被描述为"示例性"的任何实施例或设计理解为相对于其他实施例或设计是优选的或有利 的。
[0007] 相对于在侧面或表面"之上"形成的沉积材料所使用的词语"之上"在本文中可以 用来意指可以直接在暗指的侧面或表面上形成沉积材料，例如与之直接接触。相对于在侧 面或表面"之上"形成的沉积材料所使用的词语"之上"可以在本文中用来意指可以间接地 在暗指的侧面或表面上形成沉积材料，其中在暗指的侧面或表面与沉积材料之间布置有一 个或多个附加层。
[0008] 平版印刷过程期间的载体的正确对准可能是半导体器件、芯片或集成电路的制造 中的重要方面。光学对准系统可使用例如光学显微镜来检测载体上的对准结构。可存在用 于在载体上产生对准结构（或对准结构元件或对准标记）且用于检测载体上的对准结构的 各种可能性。但是在载体经历制造的各种步骤的同时，这些常用的对准方法可能遭受问题 的影响，即，可能以较低的准确度在光学系统中检测载体上的对准结构元件或对准标记。
[0009] 例如，可在例如多个硅层的载体上沉积多个材料层，并且因此可在增加厚度的材 料覆盖对准结构元件或对准标记的情况下，对准结构元件或对准标记在光学对准系统中是 以较低准确度可检测的。进一步，例如，在制造过程期间用材料层来覆盖对准结构元件或对 准标记，该对准结构元件或对准标记的形状、尺寸以及纵横比中的至少一个可以改变，并且 因此，对准也许不可能具有必要的对准准确度，例如提供在纳米范围内的覆盖误差。进一 步，常用的对准标记可以在热处理期间改变其尺寸、形状和位置中的至少一个，使得常用的 对准结构可能并非遍及整个制造过程都是可靠的。
[0010] 根据各种实施例，可提供一种用于处理载体的方法，使用所谓的硅中空白空间 (empty-space-in-silicon)技术或所谓的venetia工艺来在载体中形成对准结构(例如对 准标记、多个对准标记或对准结构，例如中空室或多个中空室)，例如在硅衬底中、在硅晶片 中或者在包括硅表面层(例如绝缘衬底上硅（SOI))的载体中。根据各种实施例，如本文所 述的对准结构可以是中空室，例如用载体材料覆盖的中空室，也称为掩埋式对准结构。由于 掩埋式对准结构可能是在标准光学对准系统中使用可见光所不可检测，根据各种实施例， 可使用红外光学对准系统来检测掩埋式对准结构。因此，掩埋式对准结构(或中空室）可穿 过覆盖对准结构(或中空室）的材料层是可见的，其可允许在芯片的制造期间使用掩埋式对 准结构，其中，在制造过程期间可保持掩埋式对准结构的质量并因此保持用于载体对准的 对准准确度。根据各种实施例，对准准确度可保持相同，即使可以利用材料层，例如利用具 有大于5Mm或大于ΙΟμπι或者甚至大于20Mm的层厚度的硅层，来覆盖对准标记。换言之，形 成掩埋式对准结构并使用红外对准系统可避免附加对准标记、间接对准和/或形成刷新对 准标记的需要，使得制造过程期间的对准准确度可以不减少，并且因此在制造芯片期间可 不降低平版印刷掩模的覆盖准确度。
[0011] 根据各种实施例，可在用于处理载体的方法中包括分层过程(或分层)。在分层过 程中，可使用沉积技术在表面上(例如，在载体上、在晶片上、在衬底上、在另一层上等）沉积 层，根据各种实施例(分层过程因此可包括沉积材料)，所述沉积技术可包括化学汽相沉积 (CVD或CVD过程）和物理汽相沉积（PVD或PVD过程)。根据各种实施例，沉积层的厚度可 根据其特定功能而在几纳米直至几微米的范围内。此外，根据各种实施例，层可包括电绝缘 材料、半导电材料以及导电材料中的至少一个，其取决于层的相应特定功能。根据各种实施 例，可在用于处理载体的方法中使用PVD和CVD过程的修改方式。
[0012] 根据各种实施例，分层过程还可包括形成抗蚀剂层或沉积抗蚀剂层，例如使用旋 涂或喷涂等。
[0013] 根据各种实施例，可在用于处理载体的方法中包括图案化过程(或图案化)。根据 各种实施例，图案化过程可包括去除表面层的所选部分或去除材料的所选部分。根据各种 实施例，可使用图案化过程在载体中或在表面层中形成多个沟槽、凹进和/或孔。根据各种 实施例，可将对层进行图案化用来形成图案化层，例如掩模层。由于可能涉及到多个过程， 所以根据各种实施例，存在执行图案化过程的各种可能性，其中各方面可以是：例如使用至 少一个平版印刷过程来选择将被去除的表面层(或材料或载体）的至少一个部分；以及例如 使用至少一个蚀刻过程来去除表面层的所选部分。
[0014] 根据各种实施例，可应用各种平版印刷过程来产生掩模层(例如，图案化的抗蚀剂 层)，例如光刻法、微米平版印刷或纳米平版印刷、电子束平版印刷、X光线平版印刷、紫外线 平版印刷、远紫外平版印刷、干涉平版印刷，等等。平版印刷过程可包括初始清洁过程、准 备过程、施加抗蚀剂(例如光致抗蚀剂)、对抗蚀剂进行曝光(例如使光致抗蚀剂暴露于光图 案)、使抗蚀剂显影(例如使用化学光致抗蚀剂显影剂来使光致抗蚀剂显影）中的至少一个。
[0015] 根据各种实施例，可以应用可包括在平版印刷过程中的初始清洁过程或清洁过程 来通过例如湿法化学处理来从表面(例如从表面层、从载体、从晶片等）去除有机或无机污 染物。根据各种实施例，初始清洁过程或清洁过程可包括以下过程中的至少一个：RCA (美 国无线电公司）清洁(也称为无机清洁（SCI)和离子清洁（SC2));SCR0D (重复使用臭氧处理 水和稀释HF的单晶片自旋清洁);MEC晶片清洁；后化学机械抛光(后CMP)清洁过程；经由 去离子水（DIW)清洁、piranha蚀刻和/或金属蚀刻；（等等)。根据各种实施例，还可应用 清洁过程来从表面(例如，从表面层、从载体或从晶片等）去除薄氧化物层(例如，薄硅氧化 物层)。
[0016] 根据各种实施例，可以应用可包括在平版印刷过程中的准备过程来促进光致抗蚀 剂到表面(例如到表面层、到载体或到晶片等)的粘附。根据各种实施例，准备过程可包括应 用液体或气体增粘剂(例如双(三甲基甲硅烷）胺（HMDS ))。
[0017] 根据各种实施例，可施加抗蚀剂来覆盖表面(例如表面层、载体或晶片等)。根据各 种实施例，施加抗蚀剂可包括旋涂或喷涂以产生抗蚀剂层。然后，根据各种实施例，可对抗 蚀剂进行预烘干以驱散多余的抗蚀剂溶剂。根据各种实施例，可使用适合于对抗蚀剂进行 曝光的过程的几种类型的抗蚀剂(例如光致抗蚀剂）以实现期望的结果。根据各种实施例， 可使用正性光致抗蚀剂(例如DNQ-N〇 V〇lac、PMMA、PMIPK、PBS等)，由此，已被曝露于光的 抗蚀剂变得可溶于光致抗蚀剂显影剂，和/或可使用负性光致抗蚀剂(例如SU-8、聚异戊二 烯、C0P等)，由此已被曝露与光的抗蚀剂变得不溶于光致抗蚀剂显影剂。
[0018] 根据各种实施例，可使抗蚀剂曝光(例如通过使抗蚀剂暴露于光图案）以将期望 图案转印到抗蚀剂，例如使用光或电子，其中，可由图案化平版印刷掩模来定义该期望图案 (例如，具有被用于使抗蚀剂层曝光的图案化铬层的玻璃载体)。根据各种实施例，可应用无 掩模平版印刷术，其中，可在不使用掩模的情况下将精确射束(例如，电子束或激光束）直接 地投射到包括抗蚀剂的表面上。根据各种实施例，曝露于光可以在抗蚀剂中引起反应，其可 允许可以由特殊溶液(所谓的显影剂，例如光致抗蚀剂显影剂）来去除某些抗蚀剂。
[0019] 由于光学成像过程的分辨率可能受到所使用波长的限制，所以根据各种实施例， 所使用的光的波长可处于从可见光的波长至紫外线范围内的较小波长的范围。根据各种实 施例，可使用具有比紫外光甚至更短的波长的X射线或电子来执行曝光。可使用投射曝光 系统(步进器或扫描器）将掩模多次投射到包括抗蚀剂的表面上以产生完整的曝光图案。
[0020] 根据各种实施例，平版印刷过程可包括使抗蚀剂显影(例如使用光致抗蚀剂显影 剂使光致抗蚀剂显影）以部分地去除抗蚀剂以产生图案化抗蚀剂层(例如，在表面层上或在 载体、晶片上等)。根据各种实施例，使抗蚀剂显影可包括在可执行实际显影过程之前的曝 光后烘干(热处理，例如快速热处理)。根据各种实施例，显影过程可包括特殊化学溶液(所 谓的显影剂)，例如氢氧化钠或氢氧化四甲铵（TMAH、无金属离子显影剂)。根据各种实施例， 可在硬烘干过程(热处理，例如快速热处理）中使图案化抗蚀剂层固化，从而实现用于稍后 过程的更耐久的保护层。
[0021] 独立于所描述的平板印刷过程，可在所谓的抗蚀剂剥离过程中的期望处理阶段 (例如在离子注入过程之后)完全(或部分地)去除抗蚀剂层或图案化抗蚀剂层。根据各种实 施例，可以化学地和/或通过使用氧等离子体来去除抗蚀剂。
[0022] 应注意的是，根据各种实施例，也可将包括使抗蚀剂曝光和使抗蚀剂显影的平版 印刷过程视为图案化过程，其中，可由平版印刷过程来产生图案化抗蚀剂层(软掩模或抗蚀 剂掩模)。此外，根据各种实施例，随后通过使用蚀刻过程，能够将图案从图案化抗蚀剂层转 印到先前沉积或生长的层，其中，先前沉积或生长的层可包括硬掩模材料，例如产生所谓的 硬掩模的氧化物或氮化物(例如硅氧化物，例如硅氮化物)。
[0023] 根据各种实施例，可以将可包括在图案化过程中的蚀刻过程应用于从先前沉积的 层、生长的表面层或从载体(或衬底、或晶片）等去除材料。
[0024] 根据各种实施例，硬掩模材料的图案化层可充当用于类似于在到载体中或到表面 层中的期望位置处蚀刻或形成凹进、沟槽或孔的过程的掩模。此外，根据各种实施例，图案 化光致抗蚀剂还可充当掩模(所谓的软掩模)。通常可相对于例如化学稳定性或机械稳定性 的特定需要来选择掩模材料，例如以保护区域免于被蚀刻，或者定义将在分层过程期间产 生的结构元件的形状，等等。
[0025] 由于可在图案化期间在其精确尺度(特征尺寸）方面产生结构元件的期望形状，所 以图案化可以是用以产生结构元件或电子器件的最关键过程。图案化过程期间的误差可能 引起变形图案或错位图案，并且因此可改变器件或集成电路的电学功能。例如由于覆盖误 差而引起的相应结构元件的错位(例如载体中的掺杂区的错位或结构元件的错位）可对结 构元件的功能具有负面影响。因此，图案化过程可定义关键特征尺寸。根据各种实施例，可 存在减小覆盖误差的几个可能性，例如通过减少涉及到的平版印刷过程的数目。根据各种 实施例，使用掩埋式对准结构可减少用于制造半导体器件的必要平版印刷过程(或图案化 过程)的数目，半导体器件例如是功率半导体器件，例如是CoolMOS晶体管，例如是光电传感 器，例如是微机电系统，因为掩埋式对准结构可以是以足够高的质量穿过覆盖掩埋式对准 结构的材料可见的，并且因此，在制造过程期间可以不刷新对准结构。根据各种实施例，可 将对准标记称为对准结构。
[0026] 根据各种实施例，载体(例如衬底、晶片等）可由各种类型的半导体材料制成，包括 硅、锗、III或V族或其他类型，包括例如聚合物，尽管在另一实施例中，还可以使用其他适 当材料。在实施例中，晶片衬底由硅(掺杂或未掺杂）制成，在替换实施例中，晶片衬底是绝 缘体上硅（SOI)晶片。作为替换方式，可将任何其他适当的半导体材料用于晶片衬底，例如 半导体化合物材料，诸如砷化镓（GaAs)、磷化铟（InP)，而且还有任何适当的三元半导体化 合物材料或四元半导体化合物材料，诸如砷化铟镓（InGaAs)。
[0027] 图1示出了用于处理载体的方法100的流程图。根据各种实施例，方法100可在 110中包括在载体上和载体中之中的至少一个形成至少一个凹进结构；并且在120中，对 所述至少一个凹进结构进行退火，使得由所述至少一个凹进结构的材料形成至少一个中空 室，其中，所述至少一个中空室形成光学对准结构。
[0028] 图2A示出了处于初始处理阶段的载体，例如在可以应用方法100的过程110之 前。根据各种实施例，载体202可以是硅晶片202或硅衬底202。根据其他实施例，载体202 可以是任意类型的载体，如已经描述的，包括载体表面层，其中，载体表面层可以是硅层，例 如具有几微米的厚度，例如大于5Mm(在图中未7^出）。根据各种实施例，可以与具有娃表面 层的载体202 (其可能为了简洁起见而未被更详细地描述）类似地应用如本文所述的在载 体202中（例如在硅衬底202中或在硅晶片202中）形成至少一个凹进结构。
[0029] 根据各种实施例，在载体上和载体中之中的至少一个形成至少一个凹进结构的过 程110可包括在载体中形成至少一个凹进结构。根据各种实施例，在载体上和载体中之中 的至少一个形成至少一个凹进结构的过程110可包括对载体进行图案化。因此，根据各种 实施例，可以在载体上布置图案化掩模层，其中，该图案化掩模层可以至少部分地覆盖载 体，并且可以使载体的至少一个区域暴露，并且随后可以从载体的至少一个暴露区域部分 地去除载体材料以在载体202中形成至少一个凹进结构。
[0030] 如图2B中所示，根据各种实施例，可通过使用分层过程、图案化过程以及平版印 刷过程中的至少一个来在载体202上形成包括开口 206的图案化掩模层204。根据各种实 施例，形成至少一个凹进结构可包括在载体202上形成图案化硬掩模层204和图案化软掩 模层204中的至少一个。根据各种实施例，图案化掩模层204、例如图案化硬掩模层204或 图案化软掩模层204可包括以下材料(掩模层材料204a)中的至少一个：有机材料、聚合物、 抗蚀性、光致抗蚀剂、无机材料、氧化物、氮化物、多晶硅、氧化硅、氮化硅、过渡金属氮化物、 金属、合金等。根据各种实施例，形成图案化软掩模层204可包括如本文已经描述的平版印 刷过程，包括至少施加抗蚀剂层、使抗蚀剂层曝光以及使抗蚀剂层显影(其中可部分地去除 抗蚀剂)。
[0031] 根据各种实施例，形成图案化硬掩模层204可包括至少用以形成硬掩模材料层 204的分层过程和用以将硬掩模材料层204图案化的图案化过程，包括至少平版印刷过程 (用于选择硬掩模材料层的区域）和蚀刻过程(用于去除硬掩模材料层的所选区域)，如本文 所已经描述的。
[0032] 根据各种实施例，图案化掩模层204可以至少部分地使载体表面202a暴露。根据 各种实施例，在图2B中以截面图来图示出至少部分地使载体表面202a暴露的开口 206。根 据各种实施例，图案化掩模层204的开口 206的截面可以具有矩形形状或方形形状。根据 各种实施例，在图2B中不可见的凹进的对应底部区域可具有矩形形状、方形形状、多边形 形状或圆形形状，或者用以在随后执行的过程中、例如在方法100的过程120中产生中空室 的任何其他合适的形状。
[0033] 根据各种实施例，开口 206可以使载体202的多个表面区域暴露。根据各种实施 例，可以例如使用平版印刷过程来布置开口 206以使载体202的多个表面区域暴露，使得可 在载体202中形成多个凹进，如稍后参考图2C所描述的。因此，根据各种实施例，可根据将 在载体202中形成的期望凹进结构来选择图案化掩模层204的开口 206的形状、尺寸、位置 以及数目。
[0034] 根据各种实施例，图案化掩模层204的开口 206可以具有在与载体202的表面 202a平行的宽度方向201上测量的宽度(其中，高度方向或深度方向可以垂直于宽度方向 201 )，在从约几纳米至约几微米的范围内，例如在从约100nm至约l〇Mm范围内，例如在从约 500nm至约lMm范围内，例如在从约0. 7Mm开始的范围内。根据各种实施例，多个开口 206 中的至少两个相邻开口 206a、206b之间的距离可以在从约几纳米至约几微米范围内，例如 在约lOOnm至约5Mm范围内，例如在约500nm至约2Mm范围内，例如在从约lMm开始的范围 内。根据各种实施例，多个开口 206中的至少两个相邻开口 206a、206b之间的距离可以是 从至少两个相邻开口 206a、206b的中心至中心所测量的距离201a。
[0035] 根据各种实施例，在可以形成图案化掩模层204 (硬掩模或软掩模)之后，过程110 还可以包括至少一个蚀刻过程以部分地去除载体材料以在载体202中形成至少一个凹进 结构。根据各种实施例，用于部分地去除形成至少一个凹进结构的载体材料的所述至少一 个蚀刻过程可以包括干法蚀刻过程，例如反应性离子蚀刻，例如深反应性离子蚀刻。根据各 种实施例，如本文所描述的蚀刻过程可包括以下蚀刻化学作用中的至少一个：SF 6、02、HBr、 NF3、C4F8以及C4F6。根据各种实施例，蚀刻过程可以对载体材料是选择性的，例如对硅是选 择性的，使得可以使用图案化掩模层来在期望位置处部分地去除载体材料，并且因此在期 望位置处形成至少一个凹进结构。根据各种实施例，可执行所述至少一个蚀刻过程，使得可 以产生具有期望深度的至少一个凹进结构。根据各种实施例，如本文所描述的，凹进结构可 以包括凹进和围绕该凹进的载体材料。根据各种实施例，包括在至少一个凹进结构中的凹 进可以具有在从约2至约10的范围内的纵横比（凹进的深度与凹进的宽度的比)。根据各种 实施例，可在已在载体中形成多个凹进(或至少一个凹进结构)之后去除图案化掩模层204。
[0036] 根据各种实施例，如图2C中所示，可在载体202中形成多个凹进208,例如在已执 行方法100的过程110之后。根据各种实施例，多个凹进208可提供至少一个凹进结构210。 根据各种实施例，如果在载体202上、例如在形成于载体202上的硅层中或在载体202中形 成多个凹进208的话，可以不存在显著差异。根据各种实施例，如图2C中所示，可如图2B 中所示使用图案化掩模层204并应用蚀刻过程来将载体图案化。
[0037] 根据各种实施例，多个凹进208可提供至少一个凹进结构210,如例如在图2C中的 截面图中所图示的。根据各种实施例，可以在至少一个凹进结构210中包括多个凹进208。 根据各种实施例，多个凹进208的每个凹进208可以具有矩形形状或方形形状。根据各种实 施例，包括在至少一个凹进结构210中的凹进的底部区域可以具有如由图案化掩模层204 定义的形状，例如矩形形状、方形形状、多边形形状、圆形形状或椭圆形形状。根据各种实施 例，凹进可以具有直立棱柱的形式(或形状)，例如立方体、长方体、圆柱体等。包括在至少一 个凹进结构210中的凹进208的底部区域可以具有六边形或八边形形状，使得至少一个凹 进(或一个以上的凹进或所有凹进）可以具有六边形直立棱柱或八边形直立棱柱的形式（或 形状)，如参考图3更详细地所示和所述的。
[0038] 根据各种实施例，如图2C中的截面图中所示，多个凹进208中的至少一个凹进208 或多个凹进208中的所有凹进可以具有在从约lMm至约l〇Mm的范围内、例如在从约2Mm至 约6Mm的范围内、例如在从4Mm开始的范围内或者例如大于4Mm或小于4Mm的深度205。根 据各种实施例，多个凹进208中的至少一个凹进208或多个凹进208中的所有凹进可具有 在从约0. lMm至约3Mm的范围内、例如在从约0. 2Mm至约2Mm的范围内、例如在从约0. 5Mm 至约lMm的范围内、例如在从约0. 7Mm开始的范围内或者例如大于0. 7Mm或小于0. 7Mm的宽 度203(或者在圆柱形状的情况下是直径203)。根据各种实施例，从第一凹进的中心至第二 凹进的中心所测量的凹进结构210的两个相邻凹进208之间的距离207可以在从约0. 2Mm 至约5Mm的范围内、例如在从约0. 5Mm至约2Mm的范围内、例如在从约lMm开始的范围内或 者例如大于lMm或小于lMm。因此，根据各种实施例，作为宽度203和距离207的结果，凹进 结构210的两个相邻凹进208之间的其余载体材料的宽度209可以在从约0. lMm至约2Mm 的范围内。
[0039] 如图2D中所示，根据各种实施例，可以在载体202中布置多个凹进208,使得可以 在载体202中提供一个以上的凹进，例如两个凹进结构210、212,如图2D中所示，或者例如 两个以上的凹进结构，例如三个、四个、五个、六个、七个、八个、九个、十个或者甚至十个以 上的凹进结构。根据各种实施例，可布置多个凹进结构以提供用于载体202的光学对准结 构，如更详细地参考图4A所描述的。根据各种实施例，所述多个凹进结构中的每个凹进结 构可包括至少三个凹进208。根据各种实施例，至少一个凹进结构（例如凹进结构212)可 包括三个以上的凹进208,例如图2D中所示的五个凹进，或者任何其他数目的凹进,例如四 个、六个、七个、八个、九个、十个或者甚至十个以上，或者甚至数百个以上的凹进208,这取 决于随后可在方法100的过程120中形成的中空室的期望形状和/或尺寸。
[0040] 根据各种实施例，凹进结构(例如凹进结构210)可以包括三个凹进208,其具有沿 着在与载体202的表面202平行的特定方向上的线布置的相同六边形或八边形直立棱柱 (或圆柱）的形状，其中，在此布置中，可以通过应用过程120来形成中空室，其中，该中空室 可以沿着此方向具有细长形状(例如具有管道形状)。根据各种实施例，如果凹进结构包括 更多凹进208 (假设该凹进相互之间具有相同的形状、尺寸和距离)，例如由凹进结构210形 成的中空室可以小于由凹进结构212形成的中空室，则中空室的尺寸可以增加。
[0041] 根据各种实施例，凹进结构(例如凹进结构210)可以包括三个以上的凹进，其具有 相同六边形或八边形直立棱柱(或圆柱)的形状，例如六个或九个凹进，参考载体202的顶视 图以矩形或方形布置来布置，因此在与载体202的表面202a平行的两个不同方向上延伸， 使得应用过程120可以导致沿着这两个方向延伸的板状中空室的形成。
[0042] 根据各种实施例，图2E在截面图中图示出在已执行过程120之后、例如在已执行 退火过程之后的载体202。根据各种实施例，由于至少一个凹进结构的材料、例如载体材料、 例如硅、例如围绕凹进208的材料的迁移而形成至少一个中空室，如图2D中所示。根据各 种实施例，凹进结构210的材料的迁移可以在载体202的区域210a中形成中空室214,并且 凹进结构212的材料的迁移可以在载体202的区域212a中形成中空室216。根据各种实施 例，中空室214、216的横向延伸部分213、217可以处于与相应凹进结构210、212的横向延 伸部分类似的范围内，例如中空室214的横向延伸部分213可以处于与图2C中所示的凹进 结构210的横向延伸部分211类似的范围内。根据各种实施例，如本文所使用的类似范围 可以是其中两个距离彼此相差小于30%、例如小于20%、例如小于10%或者甚至小于5%的范 围。
[0043] 根据各种实施例，通过对凹进结构进行退火所形成的中空室可以小于凹进结构， 例如在宽度和/或高度方面较小，例如与包括在凹进结构中的凹进的体积相比在体积方面 较小。根据各种实施例，覆盖中空室214、216的材料层的厚度可以在微米范围内，例如在已 执行方法100之后在从约0. 5Mm至约2Mm的范围内。根据各种实施例，覆盖中空室214、216 的材料层可以包括硅或围绕凹进208的特定材料。
[0044] 根据各种实施例，退火过程可以在形成中空室214、216的同时引起围绕包括在凹 进结构210中的凹进208的材料的迁移、扩散、材料运输以及材料重新布置中的至少一个。
[0045] 根据各种实施例，退火过程可以引起围绕凹进结构210、212的多个凹进208的硅 的迁移、扩散、材料运输以及材料重新布置中的至少一个以形成中空室214、216。
[0046] 根据各种实施例，可使用在从约800°C至约1400°C的范围内、例如在从约900°C至 约1300°C的范围内、例如在从约1KKTC至约1200°C的范围内的温度来执行退火过程。根据 各种实施例，退火过程的持续时间可以至少在从约几分钟开始的范围内，例如大于5分钟， 例如大于10分钟，例如大于20分钟。根据各种实施例，可以在真空条件下执行退火过程。 根据各种实施例，可以在不存在显著的氧量(或氧分压）的情况下执行退火过程，例如在氮 气氛中，例如在氩气氛中，例如在包括氮气和氢气(例如氮气与2%至20%氢气的混合物）的 化学还原气氛中，例如在包括氩气和氢气(例如氩气与2%至20%氢气的混合物)的化学还原 气氛中。
[0047] 根据各种实施例，可以使用至少一个中空室210作为对准结构(或对准标记)，其 中，可通过使用红外对准系统(例如，通过硅对准工具）来执行载体202的对准，因为可以在 已执行方法100的过程120之后用材料覆盖至少一个中空室210。根据各种实施例，在已执 行方法100之后，如图2E中所示的中空室214、216可以是使用红外光可见的，尽管被硅层 所覆盖。
[0048] 根据各种实施例，硅和掺杂硅可以基本上对红外光透明，其中，透明度可以随增加 的掺杂浓度而减小。根据各种实施例，可以用另一材料覆盖中空室，其中，所述另一材料可 以基本上对红外光透明，其中，覆盖至少一个中空室的材料中的载荷子密度可以影响另一 材料对红外光的透明度。
[0049] 根据各种实施例，还可以将中空室称为硅中空白空间结构，并且可以将中空室上 的材料称为无结构上硅或迁移硅区域。
[0050] 根据各种实施例，迁移硅区域可以具有在从约0. 5Mm至约3Mm的范围内的厚度。
[0051] 根据各种实施例，中空室(例如，如图2E中所示的中空室214、216)的尺寸和/或 形状、迁移硅区域的厚度以及中空室的位置可能受到凹进结构的设计的控制或影响，并因 此受到将载体202图案化的控制或影响，该图案化可以使用半导体工业的过程来执行。
[0052] 根据各种实施例，中空室(例如，如图2E中所示的中空室214、216)可以被硅围绕， 例如完全被硅所围绕。换言之，中空室可以不具有开口。
[0053] 根据各种实施例，中空室的尺寸、形状以及位置可不改变或在进一步热处理中变 化，其中，可以在方法100已结束之后执行该进一步热处理。根据各种实施例，中空室可以 在高达约1300°c的温度下在尺寸、形状以及位置方面稳定。根据各种实施例，可以使用中空 室作为对准结构或作为更复杂的对准结构的一部分以用于在高温下处理的载体，例如包括 在制造集成电路、例如CMOS结构、例如功率半导体器件、例如晶体管、例如光电传感器或微 机电系统中的高温过程。
[0054] 图3示出了根据各种实施例的凹进结构300的顶视图，包括载体302,例如硅衬底， 以及多个凹进304,如已经描述的。根据各种实施例，凹进304可以是具有规则八边形作为 底部区域的直立棱柱。直立棱柱304的尺寸可以在如之前参考图2C至图2E所描述的范围 内。根据各种实施例，意指相邻凹进304之间的距离的间距可以约为Ιμπι。根据各种实施 例，凹进的宽度可以约为0. SMffl。根据各种实施例，凹进结构300可以包括多个凹进304,其 中，凹进结构300本身可以具有矩形形状或方形形状，其指的是顶视图。根据各种实施例， 凹进结构可以包括沿着第一方向布置的第一数目的凹进304和沿着形成矩形形状的第二 方向布置的第二数目的凹进304,例如如果第一方向可以垂直于第二方向的话。凹进结构可 以包括以任意多边形形状(从顶视图看）布置的多个凹进304。
[0055] 根据各种实施例，包括在凹进结构中的凹进的布置可以按照期望形状产生中空 室。因此，根据各种实施例，可以按照适当形状形成中空室或多个中空室以提供最佳对准结 构。
[0056] 图4A根据各种实施例图示出各种可能对准结构402a、402b、404a、404b、406a、 40613、406(：、4083、40813、408(3和410。根据各种实施例，由于凹进结构的形状可以限定或影 响在退火过程120期间形成的中空室的形状，所以图4A可以图示出凹进结构的形状并同样 地图示出类似对应的对准结构的形状。根据各种实施例，凹进结构的形状(相应地是凹进 的布置）可以确定已执行退火过程120之后的光学对准结构的形状。光学对准结构402a、 402b、404a、404b可以分别地包括多个杆(或在顶视图中具有杆形状的多个中空室)，如图4A 中所示，其中，这些杆可以具有不同的尺寸，例如不同长度和/或不同宽度。根据各种实施 例，所述多个杆中的杆可以相互平行。
[0057] 根据各种实施例，凹进结构410以及因此对应的光学对准结构410可以包括第一 组杆402b和第二组杆404b，如图4A中所示，其中，第一组杆402b中的杆可以垂直于第二组 杆404b中的杆进行伸展。根据各种实施例，这些杆(或具有杆形状的中空室)可以具有在微 米范围内的长度403,例如在从约lMm至约2〇Mm的范围内，例如在从约2Mm至约l〇Mm的范 围内，例如在从约4Mm开始的范围内，例如在从约8Mm开始的范围内，或者大于约2〇Mm或者 小于约lMm。
[0058] 根据各种实施例，凹进结构406a、406b、406c以及因此对应的光学对准结构406a、 406b、406c可以具有例如由包括在凹进结构中的凹进的方形布置所形成的方形形状，例如 类似于图3中所不的凹进结构。根据各种实施例，方形光学对准结构406a、406b、406c(或从 顶部看具有方形形状的中空室）可以具有在微米范围内的尺寸，例如在从约lMm至约2〇Mm 的范围内，例如在从约2Mm至约l〇Mm的范围内，例如在从约4Mm开始的范围内，例如在从约 8Mm开始的范围内，或者例如大于约2〇Mm或小于约lMm。
[0059] 根据各种实施例，凹进结构408a、408b、408c以及因此对应的光学对准结构408a、 408b、408c可以具有任意期望形状，其可以适合于光学对准结构，如图4A中所示。根据各种 实施例，方形光学对准结构408a、408b、408c(或形成光学对准结构408a、408b、408c的中空 室）可以具有在微米范围内的尺寸，如已经描述的。
[0060] 图4B示出了包括多个凹进结构的对准结构410的详细视图，其中，可以通过将对 准结构410进行退火(例如通过将多个凹进结构进行退火)、例如通过应用方法100的过程 120,来形成掩埋式光学对准结构，如本文所描述的。根据各种实施例，对准结构410可以包 括凹进结构，其中，该凹进结构可以由凹进414的布置412所形成，类似于如参考图4和图 4A所描述的。
[0061] 图5示出了凹进结构的截面图500a和凹进结构的顶视图500b的扫描电子显微图 像（SEM图像)。根据各种实施例，凹进504可以具有基本上圆筒形状，例如，如顶视图500b 中所示的圆形底部区域和如图截面图500a中所示的矩形截面。根据各种实施例，载体502 可以是硅衬底。根据各种实施例，凹进504可以具有约0. 6Mm的直径和约3. 7Mm的深度。根 据各种实施例，凹进504可以具有约Ιμπι的间距。根据各种实施例，可以通过应用如本文所 描述的方法100的过程110来形成凹进504。
[0062] 图6示出了如本文所描述的在已执行方法100之后的载体602的截面的扫描电子 显微图像（SEM图像)。根据各种实施例，在载体602中形成的中空室606可以具有在从约 〇. 5Mm至约2Mm的范围内的高度603,例如约1 Mm的高度。根据各种实施例，在载体602中 形成的中空室606可以具有在从约8Mm开始或大于约8Mm的范围内。根据各种实施例，例 如硅迁移区608的层608可以具有在从约0.5Mm至约2Mm的范围内、例如约1的厚度607 或高度607。
[0063] 根据各种实施例，例如被用作光学对准结构606的中空室606可以是使用通过层 608、例如通过硅迁移区608的红外光可检测的。根据各种实施例，被用于光学对准的红外 光可以具有在从约700纳米至约1500nm的范围内、例如在从约lOOOnm至约1300nm的范围 内、例如在从约1130nm至约1200nm的范围内的波长。
[0064] 图7示出了在已执行方法100之后和在已在光学对准结构606 (例如中空室606) 上且因此也在载体602上形成附加层708之后的载体602的截面的扫描电子显微图像（SEM 图像)。根据各种实施例，载体602可以是硅晶片，例如单晶硅衬底，并且附加层708可以是 外延生长硅层708。根据各种实施例，可在已使用至少一个分层过程执行方法100之后形成 层708,如本文所描述的。根据各种实施例，层708可以具有在从约5Mm至约5〇Mm的范围 内、例如在从约2〇Mm至约4〇Mm的范围内、例如约3〇Mm的厚度。
[0065] 根据各种实施例，取决于沉积在光学对准结构上的娃层的掺杂浓度，光学对准结 构可以是通过具有达到几百微米的厚度的硅层可检测的。
[0066] 根据各种实施例，例如充当光学对准结构606或光学对准结构606的一部分的中 空室606可以是可见的或者使用通过附加层708 (例如通过附加外延硅层708和硅迁移层） 的红外光(例如使用红外光对准工具）可检测的。根据各种实施例，层708还可以包括多晶 硅、纳米晶体硅或掺杂硅。根据各种实施例，层708可以是包括各种层的层堆叠，例如包括 硅层、掺杂硅层以及基本上对红外光透明的任何其他材料中的至少一个。
[0067] 根据各种实施例，可以在另外的制造过程期间用附加材料(例如类似于如图7中 所示的层708)覆盖包括至少一个中空室或多个中空室的光学对准结构，例如以制造电源芯 片。根据各种实施例，所述另外的制造过程可以包括若干个分层过程、图案化过程以及离子 注入过程，使得光学对准结构可被各种材料层所覆盖，其中，光学对准结构可以是可见的或 者使用通过覆盖光学对准结构(例如覆盖中空室或多个中空室）的所有这些材料层的红外 光可检测的。
[0068] 根据各种实施例，可以用多个硅层或掺杂硅层(例如在2和20之间的数目、例如12 个）来覆盖光学对准结构，每个硅层或掺杂硅层具有在微米范围内的厚度。根据各种实施 例，虽然可以进一步处理载体，但光学对准结构可以是通过材料可见的，其可以覆盖光学对 准结构(例如通过如前所述的多个硅层或掺杂硅层)，使得在其中可能必需对准的另外的过 程中，可根据该特定的另外过程的要求而维持覆盖准确度。根据各种实施例，如本文所描述 的针对使用光学对准结构的载体对准的覆盖误差可以在200nm以下，或者例如在100nm以 下。参考这一点，根据各种实施例，覆盖准确度可以在另外的过程期间保持恒定，即使可以 用附加材料来覆盖光学对准结构，因为光学对准使用红外光来检测中空室，使得光学对准 可以基本上独立于覆盖光学对准结构的材料，例如硅。
[0069] 根据各种实施例，使用如本文所描述的方法100可以减少在制造电子器件期间、 例如在制造电源芯片期间的过程步骤的数目，因为光学对准结构可以是可见的，即使可以 用材料层、例如具有大于约lOMffl或大于约20Mffl的厚度的材料层来覆盖光学对准结构；因 此，可能需要在制造过程期间刷新光学对准结构。
[0070] 图8示出了包括掩埋式对准标记804的在顶视图800a和截面图800b中的与掩埋 式光学对准结构801a相比较的深沟槽结构801b，其中，可以如在本文中参考方法100所描 述那样产生掩埋式对准标记804。根据各种实施例，可在载体802中形成掩埋式对准标记 804和深沟槽806。根据各种实施例，可以用层810、例如外延硅层来覆盖载体802,例如硅 衬底。根据各种实施例，包括掩埋式对准标记804的对准结构801a可以是可见的或者使用 红外光通过覆盖对准标记的材料可检测的，如本文所描述的。
[0071] 根据各种实施例，如本文所描述的光学对准结构在随后执行的处理期间在形状和 尺寸方面是稳定的。根据各种实施例，如果在顶部上沉积附加材料层，中空室的形状和尺寸 可以不改变。参考这一点，用于光学对准的常用沟槽可以在半导体处理期间改变尺寸、宽 度、深度和/或与彼此的相对布置中的至少一个，例如沟槽的边缘可以取决于沉积在沟槽 上的外延层的厚度而移位。根据各种实施例，如本文所描述的光学对准结构可以允许形成 改进的光学对准结构，其是稳定的，尽管可以在光学对准结构上沉积附加层。
[0072] 根据各种实施例，使用如本文所描述的方法100可增加制造电子器件期间、例如 制造功率芯片期间的平版印刷过程的对准准确度，因为光学对准结构可以是以足够高的质 量可见的，即使可以用附加材料层来覆盖光学对准结构，使得间接对准过程可以是不必要 的，例如以在平版印刷过程期间刷新光学对准结构或间接地对准掩模。
[0073] 根据各种实施例，可以根据覆盖光学对准结构的材料的透射性质来选择用来检测 光学对准结构(例如以检测中空室）的光的特定波长。根据各种实施例，可以使用约1130nm 的波长来通过硅层来检测至少一个中空室。根据各种实施例，具有约1030nm的波长的红外 光可以具有通过硅层和掺杂硅层的最高穿透深度，其中，可以将此波长的光用于使用光学 对准结构(例如使用至少一个中空室或多个中空室）的载体对准。
[0074] 根据各种实施例，可在硅晶片的切口区域中布置光学对准结构，其意指中空室或 多个中空室。根据各种实施例，可以存在布置在载体中以实现足够高精度的对准的至少两 个光学对准结构。
[0075] 根据各种实施例，可在载体中布置多个光学对准结构，例如多达20个或者例如多 达100个光学对准结构。
[0076] 根据各种实施例，硅质量扩散可以从包括在凹进结构中的凹进、孔或沟槽开始。根 据各种实施例，形成凹进结构可以是载体表面的简单图案化过程。凹进结构中的凹进的位 置可以容易地且准确地通过载体的图案化来限定。因此，根据各种实施例，可容易地且准确 地通过载体的图案化来限定光学对准结构。
[0077] 根据各种实施例，可容易地且准确地通过载体的图案化来限定通过对至少一个凹 进结构进行退火所形成的至少一个中空室的尺寸，例如通过所述至少一个凹进结构中的凹 进的尺寸、形状和布置。
[0078] 根据各种实施例，用于处理载体的方法可以包括在载体上和载体中之中的至少一 个形成至少一个凹进结构；以及对所述至少一个凹进结构进行退火，使得可以由至少一个 凹进结构的材料来形成至少一个中空室，其中，所述至少一个中空室可以形成光学对准结 构或光学对准结构的至少一部分。
[0079] 根据各种实施例，用于处理载体的方法可以包括在载体上和载体中之中的至少一 个形成至少一个凹进结构；以及对所述至少一个凹进结构进行退火，使得可以由至少一个 凹进结构的材料来形成至少一个中空室，其中，所述至少一个中空室可以形成光学对准结 构或光学对准结构的至少一部分。根据各种实施例，在载体中形成至少一个凹进结构可以 包括对载体进行图案化。
[0080] 根据各种实施例，形成至少一个凹进结构可以包括形成多个凹进。根据各种实施 例，所述多个凹进中的每个凹进可以被载体材料所部分围绕。根据各种实施例，载体材料可 以包括硅或者可以由硅组成。
[0081] 根据各种实施例，形成至少一个凹进结构可以包括形成多个凹进，其中，所述多个 凹进中的每个凹进可以被凹进结构材料所部分围绕。根据各种实施例，该凹进结构材料可 以覆盖载体。根据各种实施例，凹进结构材料可以包括硅或者可以由硅组成。
[0082] 根据各种实施例，形成至少一个凹进结构可以包括形成至少三个凹进。根据各种 实施例，形成至少一个凹进结构可以包括在载体中形成至少三个凹进。
[0083] 根据各种实施例，所述多个凹进中的每个凹进可以具有直立棱柱的形状。
[0084] 根据各种实施例，所述多个凹进中的每一个凹进可以具有从由以下各项组成的一 组形状中选择的形状：六边形直立棱柱；八边形直立棱柱、以及圆柱。
[0085] 根据各种实施例，可以将每个凹进形成为具有在从约600nm至约900nm的范围内 的宽度。
[0086] 根据各种实施例，可以将每个凹进形成为具有在从约2Mm至约6Mm的范围内的深 度。
[0087] 根据各种实施例，所述多个凹进中的两个相邻凹进之间的间距可以在从约0. 8Mffl 至约1. 5Mm的范围内。
[0088] 根据各种实施例，形成多个凹进可以包括形成具有在从约100nm至约2Mm的范围 内的宽度和在从约0. 5Mm至约l〇Mm的范围内的深度的多个六边形直立棱柱、八边形直立棱 柱或圆柱。
[0089] 根据各种实施例，形成至少一个凹进结构可以包括形成多个凹进，其中，所述多个 凹进中的两个相邻凹进之间的距离可以在从约〇. 2Mm至约3Mm的范围内，其是从凹进的中 心到相邻凹进的中心所测量的。
[0090] 根据各种实施例，在退火过程期间形成的所述至少一个中空室可以具有在从约 0. 5Mm至约1. 5Mm的范围内的高度。
[0091] 根据各种实施例，在退火过程期间形成的所述至少一个中空室可以具有在从约 2Mm至约8Mm的范围内的宽度。
[0092] 根据各种实施例，在退火过程期间形成的至少一个中空室可以具有在从约0. 5Mffl 至约1. 5Mm的范围内的高度和在从约2Mm至约8Mm的范围内的宽度。
[0093] 根据各种实施例，可以在至少约900°C的温度下使用退火过程来形成至少一个中 空室。可以在至少约1150°C的温度下使用退火过程来形成所述至少一个中空室。根据各种 实施例，退火过程可以是热处理。
[0094] 根据各种实施例，可以将光学对准结构形成为由使用具有在从约lOOOnm至约 1200nm的范围内的波长的光的红外对准工具可检测。根据各种实施例，可以将光学对准结 构形成为由使用具有约1130nm的波长的光的红外对准工具可检测。
[0095] 根据各种实施例，可在晶片的切口区域中形成所述至少一个中空室。根据各种实 施例，由于所述至少一个中空室可以是掩埋式光学对准结构的至少一部分，可以在载体的 任何期望区域中形成所述至少一个中空室。
[0096] 根据各种实施例，载体可以是硅晶片，并且所述至少一个中空室可以通过从所述 至少一个凹进结构开始的硅质量扩散而在至少一个凹进结构的退火过程期间被形成。根据 各种实施例，载体可以是硅晶片，并且所述至少一个中空室可以通过从所述至少一个凹进 结构开始的硅迁移而在退火过程期间被形成。
[0097] 根据各种实施例，形成至少一个凹进结构并对该至少一个凹进结构进行退火可以 包括形成多个凹进结构并对所述多个凹进结构进行退火，使得可以由所述多个凹进结构的 相应材料来形成多个中空室，其中，所述多个中空室可以形成光学对准结构。根据各种实施 例，形成至少一个凹进结构并对该至少一个凹进结构进行退火可以包括形成多个凹进结构 并对所述多个凹进结构进行退火，使得可以由所述多个凹进结构的相应材料来形成多个中 空室，其中，所述多个中空室可以形成多个光学对准结构。
[0098] 根据各种实施例，所述多个中空室中的每个中空室可以分别由包括至少三个凹进 的凹进结构所形成。根据各种实施例，所述多个中空室中的每个中空室可以分别由包括至 少一个凹进、例如形成球面对准结构的凹进结构所形成。
[0099] 根据各种实施例，处理载体的方法100还可以包括在光学对准结构上沉积至少一 个附加层。根据各种实施例，附加层可以是硅层。根据各种实施例，附加层可以包括硅和掺 杂硅中的至少一个。根据各种实施例，可以将如本文所描述的方法100用于使用如本文所 描述的光学对准结构和红外对准工具来制造芯片，例如电源芯片。
[0100] 根据各种实施例，所述至少一个附加层可以具有大于约5Mffl的厚度。根据各种实 施例，所述至少一个附加层(沉积在光学对准结构上）可以具有大于约lOMffl的厚度。根据 各种实施例，所述至少一个附加层(沉积在光学对准结构上）可以具有大于约20Mm的厚度。 根据各种实施例，所述至少一个附加层(沉积在光学对准结构上)可以具有大于约30Mffl的厚 度。
[0101] 根据各种实施例，可以将所谓的venetia过程用于处理载体以形成光学对准结 构。根据各种实施例，可以在平版印刷过程中使用由venetia过程产生的光学对准结构以 使载体对准。根据各种实施例，venetia过程可以包括在载体中形成至少一个中空室，如在 本文中参考方法1〇〇所描述的。
[0102] 根据各种实施例，可以将硅中空白空间技术用于处理硅晶片以形成用于应用平板 印刷过程的光学对准结构。根据各种实施例，硅中空白空间技术可以包括在载体中形成至 少一个中空室，如在本文中参考方法1〇〇所描述的。
[0103] 根据各种实施例，一种用于在载体中形成用于平版印刷过程的光学对准结构的方 法可以包括：提供载体；以及执行venetia过程来处理载体以形成光学对准结构。
[0104] 根据各种实施例，一种用于在载体中形成用于平版印刷过程的光学对准结构的 方法可以包括：提供载体；以及执行硅中空白空间技术过程来处理载体以形成光学对准结 构。
[0105] 根据各种实施例，一种载体可以包括布置在载体中的至少一个中空室，其中，所述 至少一个中空室可以形成光学对准结构。根据各种实施例，一种载体可以包括布置在载体 中的多个中空室，其中，所述多个中空室可以提供光学对准结构。根据各种实施例，一种载 体可以包括布置在载体中的多个中空室，其中，所述多个中空室可以提供多个光学对准结 构。
[0106] 根据各种实施例，一种载体可以包括由布置在载体中的至少一个中空室所形成的 至少一个光学对准结构。
[0107] 根据各种实施例，一种载体可以包括被配置成由红外光可检测的光学对准结构。
[0108] 根据各种实施例，可以将光学对准结构设计成由红外光可检测。根据各种实施例， 所述光学对准结构可以具有在微米范围内的尺寸。根据各种实施例，所述光学对准结构可 以具有可以允许准确定位(载体的对准）的形状。
[0109] 根据各种实施例，载体可以是硅晶片，并且可以在硅晶片中布置中空室。根据各种 实施例，所述中空室可以被硅所完全围绕。
[0110] 根据各种实施例，可以用具有在从约〇. 5Mm至约5〇Mm的范围内的厚度的硅层来覆 盖所述至少一个中空室。根据各种实施例，可以用具有在从约〇.5Mm至约50Mm的范围内的 厚度的硅层来完全覆盖所述至少一个中空室。根据各种实施例，用具有在从约〇. 5至约50 的范围内的厚度的硅层所覆盖的中空室可以被用作使用红外光的光学对准结构。
[0111] 根据各种实施例，光学对准结构可以包括一个以上的中空室。
[0112] 根据各种实施例，可以由外延生长层、例如外延生长硅层来覆盖光学对准结构。根 据各种实施例，可以由具有大于5Mm的厚度的外延生长层、例如外延生长硅层来覆盖光学 对准结构。根据各种实施例，可以由具有大于lOMffl的厚度的外延生长层、例如外延生长硅 层来覆盖光学对准结构。根据各种实施例，可以由具有大于20Mm的厚度的外延生长层、例 如外延生长硅层来覆盖光学对准结构根据各种实施例，可以由具有大于30Mm的厚度、例 如具有大于lOOMffl的厚度的外延生长层、例如外延生长硅层来覆盖光学对准结构。
[0113] 根据各种实施例，可以将光学对准结构形成为由光学对准工具可检测。根据各种 实施例，可将光学对准结构形成为由使用具有在从约500nm至约1200nm的范围内的波长的 光的对准工具可检测。
[0114] 虽然已经参考特定实施例特别地示出并描述了本发明，但本领域的技术人员应当 理解的是，在不脱离由所附权利要求所定义的本发明的精神和范围的情况下，可以在其中 进行形式和细节方面的各种改变。因此由所附权利要求来指示本发明的范围，并且因此意 图涵盖在权利要求的等价方式的含义和范围内的所有改变。
【权利要求】
1. 一种用于处理载体的方法，该方法包括： 在载体上和载体中之中的至少一个形成至少一个凹进结构； 对所述至少一个凹进结构进行退火，使得由所述至少一个凹进结构的材料形成至少一 个中空室，其中,所述至少一个中空室形成光学对准结构。
2. 根据权利要求1所述的方法， 其中，形成至少一个凹进结构包括形成多个凹进。
3. 根据权利要求1所述的方法， 其中，所述至少一个凹进结构的材料包括硅。
4. 根据权利要求1所述的方法， 其中，形成所述至少一个凹进结构包括形成至少三个凹进。
5. 根据权利要求2所述方法， 其中，所述多个凹进中的每个凹进具有直立棱柱的形状。
6. 根据权利要求2所述的方法， 其中，所述多个凹进中的每个凹进具有从由以下各项组成的一组形状中选择的形状： 六边形直立棱柱； 八边形直立棱柱；以及 圆柱。
7. 根据权利要求6所述的方法， 其中，每个凹进被形成为具有在从约600nm至约900nm的范围内的宽度。
8. 根据权利要求6所述的方法， 其中，每个凹进被形成为具有在从约0.5 Mm至约10 Mm的范围内的深度。
9. 根据权利要求2所述的方法， 其中，所述多个凹进中的两个相邻凹进之间的间距在从约〇. 8Mm至约1. 5Mm的范围内。
10. 根据权利要求1所述的方法， 其中，在退火过程期间形成的所述至少一个中空室具有在从约〇. lMffl至约2Mm的范围 内的高度。
11. 根据权利要求1所述的方法， 其中，在退火过程期间形成的所述至少一个中空室具有在从约0.5 Mm至约10 Mm的范 围内的宽度。
12. 根据权利要求1所述的方法， 其中，所述至少一个中空室是在至少约900°C的温度下通过退火过程而形成的。
13. 根据权利要求1所述的方法， 其中，所述光学对准结构被形成为由使用具有在从l〇〇〇nm至约1200nm的范围内的波 长的光的红外对准工具可检测。
14. 根据权利要求1所述的方法， 其中，所述至少一个中空室在晶片的切口区域中被形成。
15. 根据权利要求1所述的方法， 其中，所述载体是硅晶片，并且所述至少一个中空室是通过从所述至少一个凹进结构 开始的硅迁移而在退火过程期间形成的。
16. 根据权利要求1所述的方法， 其中，形成至少一个凹进结构并对所述至少一个凹进结构进行退火包括形成多个凹进 结构并对所述多个凹进结构进行退火，使得由所述多个凹进结构的相应材料形成多个中空 室，其中，所述多个中空室形成光学对准结构。
17. 根据权利要求15所述的方法， 其中，所述多个中空室中的每个中空室分别由包括至少三个凹进的凹进结构所形成。
18. 根据权利要求1所述的方法，还包括： 在光学对准结构上沉积至少一个外延层。
19. 根据权利要求18所述的方法， 其中，所述至少一个外延层具有至少5 Mm的层厚度。
20. -种用于在载体中形成用于平版印刷过程的光学对准结构的方法，该方法包括： 提供载体；以及 执行venetia过程来处理所述载体以形成光学对准结构。
21. -种用于在载体中形成用于平版印刷过程的光学对准结构的方法，该方法包括： 提供载体；以及 执行硅中空白空间技术过程来处理所述载体以形成光学对准结构。
22. -种载体，包括： 至少一个光学对准结构，其由布置在所述载体中的至少一个中空室所形成。
23. 根据权利要求22所述的载体， 其中，所述光学对准结构被配置成由红外光可检测。
24. 根据权利要求22所述的载体， 其中，所述载体是硅晶片，并且所述中空室被布置在所述硅晶片中。
25. 根据权利要求22载体， 其中，用具有在从约〇. 5Mm至约50Mm的范围内的厚度的硅层来覆盖所述至少一个中空 室。
【文档编号】H01L21/68GK104217983SQ201410232303
【公开日】2014年12月17日 申请日期:2014年5月29日 优先权日:2013年5月29日
【发明者】D.布迈斯特, A.格赖纳T.豪克, D.凯泽, N.莫尔加纳, A.西雷, C.韦特齐希 申请人:英飞凌科技德累斯顿有限责任公司