一种具有抗闩锁能力的可关断scr器件的制作方法
【专利摘要】本发明涉及电子技术，具体的说是涉及一种具有抗闩锁能力的可关断SCR器件。当外加ESD脉冲时，RC触发电路向栅极电压提供高电位，开启NMOS，从而有效的开启SCR，达到泄放电流的目的；ESD脉冲电流泄放后，RC触发电路向栅极电压提供低电位，开启PMOS，减小寄生NPN晶体管的增益，使得闩锁效应的条件不能满足，有效的关断SCR，从而防止上电情况下闩锁效应的发生。本发明尤其适用于ESD保护用SCR器件。
【专利说明】—种具有抗闩锁能力的可关断SCR器件
【技术领域】
[0001]本发明涉及电子技术，具体的说是涉及半导体集成电路芯片的静电释放(Electrostatic Discharge,简称为ESD)保护电路设计技术，尤指一种具有高latch up免疫力的可关断SCR ESD保护器件。
【背景技术】
[0002]在芯片生产、封装、测试、存放、搬运过程中，静电放电作为一种不可避免的自然现象而普遍存在。随着集成电路工艺特征尺寸的减小和各种先进工艺的发展，芯片被ESD现象损毁的情况越来越普遍，有关研究调查表明，集成电路失效产品的30%都是由于遭受静电放电现象所引起的。因此，使用高性能的ESD防护器件对芯片内部电路加以保护显得十分重要。
[0003]SCR (可控硅整流器)是最常见的ESD保护器件之一，具有强Snapback现象(snapback现象为骤回转现象，是由于器件内部被击穿后，电流增加，电压却降低，在I_V曲线上表现会曲线回转的现象，因此称为骤回转现象)，因此具有极强的电流泄放能力，是常见ESD保护器件中单位面积下电流泄放能力最强的器件。
[0004]如图，一种常见的低触发SCR ESD保护器件，包括:P型衬底101、N型阱区102、两个P型重掺杂区103和106，三个N型重掺杂区104、105和107。第一 P型重掺杂区103、第
一N型重掺杂区104和N型阱区102位于P型衬底101之上，第一 N型重掺杂区104位于第一 P型重掺杂区103和N型阱区102之间，第二 N型重掺杂区105位于P型衬底101和N型阱区102的交界面之上，第二 P型重掺杂区106和第三N型重掺杂区107位于N型阱区102之上，第二 P型重掺杂区106位于第二 N型重掺杂区105和第三N型重掺杂区107之间。其结构包含一个寄生PNP三极管Ql (由第二 P型重掺杂区106、N型阱区102和P型衬底101组成)、一个寄生NPN三极管Q2(由第一 N型重掺杂区104、P型衬底101和、N型阱区102组成)以及:P型衬底101上的等效电阻R。当阳极引脚出现一正ESD电压(即阳极为正电压，阴极为零电位)时，N+/P衬底结反偏，发生雪崩击穿，击穿电流会在Rb上产生压降，当压降大于0.7V时，寄生BJT Q2导通，而Q2的集电极电流将为Ql的基极提供电流，Ql导通后其集电极电流将为Q2提供基极电流，最终Q1、Q2形成正反馈，SCR结构导通以泄放ESD电流。
[0005]SCR强电流泄放能力是其作为ESD保护器件的最大的优点，但是强电流泄放能力也导致了较低的维持电压，在用作电源钳位时容易发生latch-up (闩锁)现象，电源持续放电，最终烧坏器件。因此SCR器件的闩锁问题成为了制约SCR做为中高压电路的ESD保护器件的一个重要因素，也是SCR ESD保护器件研究的难点。
【发明内容】
[0006]本发明所要解决的，就是针对上述问题，提出一种具有抗闩锁能力的可关断SCR器件。[0007]本发明解决上述技术问题所采用的技术方案是:一种具有抗闩锁能力的可关断SCR器件，其特征在于，包括P型衬底201、分别设置在P型衬底201上层两侧的第一 N型阱区202和第二 N型阱区203 ;其中，第一 N型阱区202中设置有相互独立的第一 P型重掺杂区205和第一 N型重掺杂区204，第一 P型重掺杂区205位于器件栅极和第一 N型重掺杂区204之间；第二 N型阱区203上层远离第一 P型重掺杂区205的一侧设置有第二 P型重掺杂区206 ?’第一 N型阱区202和第二 N型阱区203之间的P型衬底201上表面设置有栅氧化层207，栅氧化层207上表面设置有多晶硅栅208 ;第一 N型重掺杂区204和第一 P型重掺杂区205上表面接阴极；第二 P型重掺杂区206上表面接阳极。
[0008]具体的，所述第二 N型阱区203上层还设置有第一 N型重掺杂区210，第二 P型重掺杂区206位于第一 N型重掺杂区210与第一 P型重掺杂区205之间。
[0009]具体的，所述P型衬底201中还设置有氧化层211，所述氧化层211位于P型衬底201与第一 N型阱区202和第二 N型阱区203之间。
[0010]具体的，还包括电阻209，第一 N型重掺杂区204和第一 P型重掺杂区205上表面通过电阻209后接阴极。
[0011]本发明的有益效果为，当外加ESD脉冲时，RC触发电路向栅极电压提供高电位，有效的开启SCR ;ESD脉冲电流泄放后，RC触发电路向栅极电压提供低电位，开启PM0S，减小寄生NPN晶体管的增益，使得闩锁效应的条件不能满足，有效的关断SCR，从而防止上电情况下闩锁效应的发生。
【专利附图】
【附图说明】
[0012]图1是常见的SCR ESD保护器件剖面示意图；
[0013]图2是实施例1结构示意图；
[0014]图3是实施例1的等效电路图；
[0015]图4是实施例2的结构示意图；
[0016]图5是实施例3的结构示意图；
[0017]图6是实施例4的结构示意图。
【具体实施方式】
[0018]下面结合附图和实施例，详细描述本发明的技术方案:
[0019]本发明提供了一种具有抗闩锁能力的可关断SCR ESD保护器件。该器件在ESD电流泄放后，通过控制栅极电压，可以关断寄生的SCR，从而防止上电情况下闩锁效应的发生。
[0020]实施例1:
[0021]如图2所示，为本例的结构示意图，包括P型衬底201、两个N型阱区202和203、两个P型重掺杂区205和206、N型重掺杂区204、栅氧化层207、多晶硅栅208和电阻209。其中电阻209的电阻值较小。两个N型阱区202和203位于P型衬底201之上，N型重掺杂区204和第一 P型重掺杂区205位于第一 N型阱区202之上，第一 P型重掺杂区205位于靠近栅极的一侧，栅氧化层207位于P型衬底201之上，第一 P型重掺杂区205和第二 N型阱区203之间，第二 P型重掺杂区206位于第二 N型阱区203之上。电阻209 —端接N型重掺杂区204和第一 P型重掺杂区205，其另一端接阴极。[0022]工作原理:
[0023]如图3所示，为本例的等效电路图，包含一个NMOS管302(由图2中的第一 P型重掺杂区205、第一 N型阱区202、P型衬底201、栅氧化层207、多晶硅栅208组成)、一个NMOS管302(由图2中的第一 N型阱区202、P型衬底201、第二 N型阱区203、栅氧化层207、多晶硅栅208组成)、一个寄生PNP三极管Q1303 (由图2中的第二 P型重掺杂区206、N型阱区203和P型衬底201组成)、一个寄生NPN三极管Q2304 (由图2中的第一 N型阱区202、P型衬底201和第二 N型阱区203组成)和一个电阻305。其中M0S301和302的栅极相连，由RC触发电路提供栅极电压。
[0024]当ESD脉冲来临时，RC触发电路向栅极提供一个高电位，开启NMOS晶体管302，使得阴极电子可以通过NM0S302的沟道流向第二 N型阱区，这部分电子电流驱动了 PNP晶体管Ql的开启，同时，阳极空穴由第二P+重掺杂区206向第二N型阱区注入，注入的空穴部分在第二 N型阱区与电子复合，其余部分被P型衬底收集，形成了 PNP晶体管Ql的集电极电流，而这部分电流又成为了 NPN晶体管Q2的基极驱动电流，从而开启寄生的NPN晶体管Q2，Q2开启后，N型重掺杂区204的电子通过第一 N型阱区202注入到P型衬底区201，部分电子在P型衬底区与空穴进行复合，其余部分被第二 N型阱区203所收集，增加了 PNP晶体管Ql的基极电流，从而也增加了 PNP晶体管Ql的集电极电流，而PNP晶体管Ql的集电极电流又增加了 NPN晶体管Q2的集电极电流，从而PNP晶体管Ql与NPN晶体管Q2形成正反馈，寄生的SCR开启，泄放ESD脉冲电流。通过调节RC触发电路中电阻和电容的大小，使得在ESD脉冲结束后，RC触发电路可以向栅极提供一个低电位，在上电情况下，由于SCR的维持电压小于电源轨电压Vdd，所以SCR在ESD脉冲放电完成后并不会关断，电流流过电阻305，并在其上产生压降，导致PMOS晶体管301的栅源电压Vgs小于阈值电压Vt，从而PM0S302开启，形成的P型沟道，为P型衬底的空穴电流提供一个路径，空穴将经由P型沟道区从第
一P型重掺杂区205流向阴极，这将减小寄生NPN晶体管Q2的增益，如果P型沟道的电阻足够小，绝大多说空穴将会有P型沟道流向阴极，此时形成闩锁的条件将不会被满足，SCR将会被成功的关断。
[0025]实施例2:
[0026]如图4所示，本例为在实施例1的结构基础上，在第二 N型阱区203上还设置有第
二N型重掺杂区210，所述第二 N型重掺杂区210位于述第二 N型阱区203中，位于第二 P型重掺杂区206的右侧，第二 N型重掺杂区210与第二 P性重掺杂206共同组成阳极。
[0027]本例与实施例1的工作原理相同，不同之处在于设置了第二 N型重掺杂区210，这将减小寄生PNP晶体管Ql的增益，提高了 PM0S301关断电流的能力，提高了器件ESD电流泄放的能力。
[0028]实施例3:
[0029]如图5所示，本例实施例1的基础上，在P型衬底201上设置有氧化层211，所述氧化层211位于P型衬底201之上，位于两个N型阱区202和203之下。
[0030]本例与实施例1的工作原理相同。不同之处在于氧化层211的设置，减小了衬底上的电流，电流路径更加靠近栅极，这将有助于提高PMOS沟道对空穴的抽取能力，从而提高了 PM0S301关断电流的能力，提高了器件ESD电流泄放的能力。
[0031]实施例4:[0032]如图6所示，本例实施例1的基础上，将电阻209去掉，并在栅氧化层207中掺杂负离子形成具有负离子的栅氧化层212，从而调节PM0S301的阈值电压，使得其为耗尽型PMOS。
[0033]本例与实施例1的工作原理相同。不同之处在于，该结构是采用调节PMOS的阈值电压的方法来开启PM0S，关断SCR，而实施例1是通过增加衬底和源端电压的方法来开启PM0S，关断 SCR。
【权利要求】
1.一种具有抗闩锁能力的可关断SCR器件，其特征在于，包括P型衬底(201)、分别设置在P型衬底(201)上层两侧的第一 N型阱区(202)和第二 N型阱区(203);其中，第一 N型阱区(202)中设置有相互独立的第一 P型重掺杂区(205)和第一 N型重掺杂区(204)，其中第一 P型重掺杂区(205)靠近器件栅极；第二 N型阱区(203)上层远离第一 P型重掺杂区(205)的一侧设置有第二 P型重掺杂区(206);第一 N型阱区(202)和第二 N型阱区(203)之间的P型衬底(201)上表面设置有栅氧化层(207)，栅氧化层(207)上表面设置有多晶硅栅(208);第一 N型重掺杂区(204)和第一 P型重掺杂区(205)上表面接阴极；第二P型重掺杂区(206)上表面接阳极。
2.根据权利要求1所述的一种具有抗闩锁能力的可关断SCR器件，其特征在于，所述第二 N型阱区(203)上层还设置有第一 N型重掺杂区(210)，第二 P型重掺杂区(206)位于第一 N型重掺杂区(210)与第一 P型重掺杂区(205)之间。
3.根据权利要求1所述的一种具有抗闩锁能力的可关断SCR器件，其特征在于，所述P型衬底(201)中还设置有氧化层(211)，所述氧化层(211)位于P型衬底(201)与第一 N型阱区(202)和第二 N型阱区(203)之间。
4.根据权利要求1所述的一种具有抗闩锁能力的可关断SCR器件，其特征在于，还包括电阻(209)，第一 N型重掺杂区(204)和第一 P型重掺杂区(205)上表面通过电阻(209)后接阴极。
【文档编号】H01L27/02GK103972233SQ201410238781
【公开日】2014年8月6日 申请日期:2014年5月30日 优先权日:2014年5月30日
【发明者】乔明, 马金荣, 齐钊, 黄军军, 曲黎明, 张波 申请人:电子科技大学