功率半导体器件及其制造方法
【专利摘要】本发明涉及一种功率半导体器件及其制造方法，在VDMOSFET芯片的截止保护区中设置了通孔区，确保器件的截止保护区可以正常工作，节省原有结构中需要额外再增加设置通孔区的面积，控制了使用CSP封装时芯片所需要增加的面积。本发明中，通孔位于芯片截止保护区内，截止保护区环绕包围芯片，位于芯片最外圈，对比传统的通孔设置数量和位置，本发明结构中的通孔数量可以设置更多、分布更加均匀，获得更低的Rdson。本发明中漏极焊接材料也设置于截止保护区，这样，由通孔内引出的第一金属就很容易连接至漏极焊接材料中的漏极种子金属，不需要再增加额外的金属层，并且，漏极焊接材料与源极焊接材料之间的间距可以方便的设置，简化设计难度，加强产品可靠性。
【专利说明】功率半导体器件及其制造方法
【技术领域】
[0001]本发明涉及一种半导体器件及其制造方法，尤其是一种具有CSP封装结构的功率VDMOSFET器件及其制造方法，属于半导体器件的【技术领域】。
【背景技术】
[0002]移动通信、移动电源等便携式电子产品中的电源管理类功率器件多采用N沟道或者P沟道的小功率VDMOSFET (垂直双扩散金属氧化物半导体)器件，这类器件通常使用一些小功率的表面贴装类型的封装形式，例如S0T-23、S0P-8、TSS0P-8、DFN系列等等。但随着近些年来便携式电子产品对体积、重量、可靠性的要求日益增加，上述这些类型的传统封装形式已经渐渐无法满足终端产品的要求。近些年来，一种先进的封装技术越来越多的使用在VDMOSFET器件的封装当中，即WLCSP封装,英文全称是Wafer-Level Chip Scale Packaging(晶圆级芯片封装)，不同于传统的芯片封装方式(先切割再封装，而封装后至少增加原芯片20%的体积)，此种技术是先在整片晶圆上进行封装和测试，然后才切割成一个个的器件颗粒，因此封装后的体积等同于芯片在晶圆上的原始尺寸，并且由于CSP封装使用芯片表面植锡球的方式来替代传统封装中键合金属引线的方式，封装引线所带来的寄生电感和寄生电阻都会显著减小，芯片工作时所产生的热量也更容易通过锡球传递到电路板和周围环境来散发掉，因此，器件的过流能力也更强，可靠性也从而得到提升。
[0003]VDMOSFET器件的结构特点是器件的栅极和源极位于芯片的正面，而器件的漏极位于芯片的背面，在使用原有传统封装形式封装芯片时，芯片的背面粘附贴装在金属引线框架上(Lead-frame)并通过引线框架上的漏极引脚引出漏极，芯片的栅极、源极通过键合金属引线分别与引线框架上的栅极引脚、源极引脚相连，此时，器件所有电极的引脚都位于同一平面，这样就便于器件直接贴装在PCB电路板上面。而对于CSP封装，由于其是在芯片的正面进行植球来作为器件的电极引出，每个锡球最终会对应于PCB电路板上的每个脚位来贴装连接，这就需要连接器件每个电极的锡球都要位于同一平面，而VDMOSFET的漏极位于芯片背面，因此，当所封装的芯片是单芯片时(Single Die)或者封装的两颗芯片(DualDie)不是共漏极(Common Drain)的连接方式，那么芯片背面的漏极就需要一种特殊的引出方式来确保器件可以用于表面贴装的安装方式。
[0004]中国专利CN102738036A和美国专利US20130277735A1分别公开了一种“晶圆级MOSFET金属化”和“Wafer Level MOSFET Metallization”，两份专利都提出在芯片边缘利用TSV (Through Silicon Via)技术，即硅通孔技术将位于VDMOSFET芯片背面的漏极引至芯片正面，同时，在芯片正面通过设置两层或两层以上的金属并采用植球方式来最终引出器件的每个电极，该结构的器件适宜于表面贴装的安装方式。然而该种结构依然存在一些技术缺陷，在实际生产中会受到一定的制约，具体包括:
1、并未具体描述TSV通孔在芯片当中设置的相对位置与数量。以任意一款功率VDMOSFET芯片为例，如图1所示的芯片正面俯视示意图，所述VDMOSFET芯片都包含有源区a与终端保护区b，其中有源区a又包含栅极区c和源极区d，其中终端保护区b又包含分压保护区e和截止保护区f，硅通孔g的目的是将芯片背面的漏极引至芯片正面，硅通孔g的位置和数量直接影响芯片总面积和漏源导通电阻(Rdson)的大小，芯片面积直接决定产品的成本，成本与器件特性形成了相互制约的关系，因此，器件最终的性价比是决定产品竞争力的重要因素。
[0005]2、由于在芯片正面采用两层金属层，因此，至少需要增加一层光刻板才能实现，除此以外，还需要增加两层金属层之间的绝缘隔离、通孔连接等工序，从而增加了产品的制造成本、工艺复杂性和可靠性,不利于大批量的生产。
【发明内容】
[0006]本发明的目的是克服现有技术中存在的不足，提供一种功率半导体器件及其制造方法，将芯片背面电极引至芯片的正面，使其适宜于WLCSP封装，并且在确保器件性能的前提下，尽可能的控制生产制造成本。
[0007]按照本发明提供的技术方案，所述功率VDMOSFET半导体器件，在所述功率VDMOSFET半导体器件的俯视平面上，包括VDMOSFET芯片和位于VDMOSFET芯片表面的金属焊球，VDMOSFET芯片包括有源区和终端保护区，终端保护区环绕包围有源区，有源区包括栅极区和源极区，终端保护区包括分压保护区和截止保护区，截止保护区位于VDMOSFET芯片的最外圈、环绕包围分压保护区；所述金属焊球包括栅极焊球、源极焊球和漏极焊球，栅极焊球位于栅极区，源极焊球位于源极区，漏极焊球位于截止保护区；其特征是:在所述截止保护区设置有通孔区，通孔区内包含有多个硅通孔；
在所述功率VDMOSFET半导体器件的截面上，所述VDMOSFET芯片包括第一导电类型衬底和设置于第一导电类型衬底上表面的第一导电类型外延层，第一导电类型外延层的上表面为VDMOSFET芯片的第一主面，第一导电类型衬底的下表面为VDMOSFET芯片的第二主面，在VDMOSFET芯片的第二主面设置第二主面金属层；在所述源极区和栅极区的第一导电类型外延层上部设置第二导电类型阱区；
在所述源极区，VDMOSFET芯片的第一主面上覆盖源极金属层，源极金属层上表面覆盖第二金属层，在第二金属层上设置至少一个源极焊接材料，在第一主面的下方设置元胞结构；所述源极焊接材料包括源极焊球种子金属和位于源极焊球种子金属上的源极焊球；在所述截止保护区，VDMOSFET芯片的第一主面上覆盖第一绝缘介质层，第一绝缘介质层的表面覆盖第一金属层，第一金属层上设置至少一个漏极焊接材料；所述漏极焊接材料包括漏极焊球种子金属和位于漏极焊球种子金属上的漏极焊球；所述截止保护区的通孔区包含多个通孔，通孔由第一绝缘介质层的上表面垂直向下伸至第二主面，通孔内填充金属，通孔内的金属分别与第二主面金属层、第一金属层电性连接；
在所述栅极区，VDMOSFET芯片的第一主面上覆盖第一绝缘介质层，第一绝缘介质层上表面覆盖栅极金属层，在栅极金属层上表面覆盖第三金属层，在第三金属层上设置至少一个栅极焊球材料；所述栅极焊球材料包括栅极焊球种子金属和位于栅极焊球种子金属上的栅极焊球；
所述第一金属层、第二金属层和第三金属层互不相连，并且在第一金属层、第二金属层和第三金属层的表面积和相互之间的空隙覆盖填充第二绝缘介质层；所述源极焊球种子金属、漏极焊球种子金属和栅极焊球种子金属位于第二绝缘介质层中，源极焊球、漏极焊球和栅极焊球位于第二绝缘介质层的上方。
[0008]进一步的，所述源极焊球和漏极焊球的数量均不少于栅极焊球的数量。
[0009]进一步的，所述截止保护区设置硅通孔的一侧宽度比设置漏极焊球的一侧宽度窄。
[0010]进一步的，所述栅极焊球、源极焊球和漏极焊球具有相同的外形尺寸，并且任意两个相邻的金属焊球之间具有相等的间距。
[0011]进一步的，在所述截止保护区的第一导电类型外延层的上部设置重掺杂第一导电类型注入层，通孔穿过第一绝缘介质层、重掺杂第一导电类型注入层、第一导电类型外延层和第一导电类型衬底至VDMOSFET芯片的第二主面。
[0012]所述功率半导体器件的制造方法，其特征是，包括以下步骤:
a、提供具有第一主面和第二主面的VDMOSFET芯片，VDMOSFET芯片位于由半导体硅材料制成的晶圆片上，晶圆片上包含多个VDMOSFET芯片；
b、在VDMOSFET芯片的截止保护区的第一绝缘介质层上形成多个用于通孔刻蚀的掩模窗口，掩模窗口规则排布；
C、通过步骤b得到的掩模窗口，在截止保护区内刻蚀形成多个规则排布的通孔，通孔由第一绝缘介质层的上表面垂直向下延伸、伸至第一导电类型衬底的内部；所述通孔的深宽比不大于20:1，通孔的开口 口径为10?40Mm;
d、在通孔内淀积生长金属层，金属层填充通孔并且覆盖VDMOSFET芯片的第一主面；
e、在VDMOSFET芯片第一主面的金属层上进行光刻和刻蚀，形成第一金属层、第二金属层和第三金属层，第一金属层、第二金属层和第三金属层两两之间互不相连，第一金属层与通孔内的金属相连接，第二金属层位于源极金属层表面，第三金属层位于栅极金属层表面；
f、在经步骤e处理后的VDMOSFET芯片的第一主面上淀积生长第二绝缘介质层，同时，第二绝缘介质层填充于第一金属层、第二金属层和第三金属层之间的间隙；
g、在第二绝缘介质层上进行光刻和刻蚀，形成用于淀积源极焊球种子金属、漏极焊球种子金属和栅极焊球种子金属的接触孔，各个接触孔具有相同的开口 口径并且相邻两个接触孔的间距相等；
h、在经步骤g处理后的VDMOSFET芯片第一主面涂布光刻胶，然后进行光刻形成光刻开口，光刻开口与上述接触孔重合，并且光刻开口的口径大于接触孔的口径；
1、在步骤h得到的光刻开口及步骤g得到的接触孔的开孔内淀积金属，分别形成源极焊球种子金属、漏极焊球种子金属和栅极焊球种子金属；
j、去除上述第二绝缘介质层表面的光刻胶，露出源极焊球种子金属、漏极焊球种子金属和栅极焊球种子金属，源极焊球种子金属、漏极焊球种子金属和栅极焊球种子金属填充于接触孔、并且覆盖接触孔的边缘表面；
k、对VDMOSFET芯片的第二主面进行研磨减薄，使第一导电类型衬底中的通孔底部暴露于第二主面表面；
1、在VDMOSFET芯片的第二主面淀积第二主面金属层，第二主面金属层与通孔内的金属相连接；
m、在源极焊球种子金属、漏极焊球种子金属和栅极焊球种子金属上进行金属焊球的栽植，形成栅极焊球、源极焊球和漏极焊球；
η、对晶圆片上的VDMOSFET芯片进行划片切割，形成单颗的VDMOSFET成品器件。
[0013]进一步的，所述步骤c中，通孔的深宽比为5:1?15:1。
[0014]进一步的，所述晶圆片的材料包括娃。
[0015]进一步的，所述第一金属层、第二金属层和第三金属层的材料为铜或钨；所述源极焊球种子金属、漏极焊球种子金属和栅极焊球种子金属的材质包括钨；所述栅极焊球、源极焊球和漏极焊球的材质包括锡。
[0016]进一步的，所述第一绝缘介质层和第二绝缘介质层的材质包括聚酰亚胺。
[0017]本发明具有以下的优点:
1、在VDMOSFET芯片的截止保护区中设置了通孔区，由于VDMOSFET器件的截止保护区在工作时需要保持为一个高电位，一般要求保持和器件背面漏极相等的高电位，因此，本发明结构利用了这一点，将内部填充有金属的通孔设置在了器件的截止保护区内，一方面确保器件的截止保护区可以正常工作，另一方面节省了原有结构中需要额外再增加设置通孔区的面积，从而整体的控制了使用CSP封装时芯片所需要增加的面积，节省了器件的成本。
[0018]2、通孔的目的是为了将原本位于芯片背面的漏极引至芯片正面以便于CSP封装，器件在工作时，漏极和源极之间的电流会经过通孔，因此，通孔数量的多少和分布直接决定了器件漏源之间的导通电阻(Rdson)和电流能力，通孔数量越多，器件的Rdson就越小，在本发明结构中，通孔位于芯片的截止保护区内，截止保护区是环绕包围芯片的，位于芯片的最外圈，因此，对比传统的通孔设置数量和位置，本发明结构中的通孔数量可以设置的更多并且分布更加均匀，从而可以获得更低的Rdson。
[0019]3、本发明结构中的漏极焊接材料也设置于截止保护区内，这样，由通孔内引出的第一金属就很容易连接至漏极焊接材料中的漏极种子金属，不需要再增加额外的金属层，并且，漏极焊接材料与源极焊接材料之间的间距可以方便的设置，从而简化了设计难度，力口强了产品的可靠性。
【专利附图】
【附图说明】
[0020]图1为本发明所述半导体器件的俯视图。
[0021 ]图2为图1的A-A剖视图。
[0022]图3为图1的B-B剖视图。
[0023]图4为图1的C-C剖视图。
[0024]图5?图14为本发明所述半导体器件的工艺流程示意图。其中:
图5为半导体晶圆上单个VDMOSFET芯片的俯视图。
[0025]图6-a为图5的A’ -A’剖视图。
[0026]图6-b为图5的B’ -B’剖视图。
[0027]图6-c为图5的C’ -C’剖视图。
[0028]图7为在VDMOSFET芯片上刻蚀形成通孔后A’ -A’方向的剖视图。
[0029]图8-a为在VDMOSFET芯片表面及通孔内淀积生长金属层后A’_A’方向的剖视图。
[0030]图8-b为在VDMOSFET芯片表面及通孔内淀积生长金属层后B’ B’方向的剖视图。
[0031]图8-c为在VDMOSFET芯片表面及通孔内淀积生长金属层后C’_C’方向的剖视图。[0032]图9_a为刻蚀VDMOSFET芯片表面金属层,形成第一金属层、第二金属层、第三金属层后A’ -A’方向的剖视图。
[0033]图9_b为刻蚀VDMOSFET芯片表面金属层,形成第一金属层、第二金属层、第三金属层后B’ -B’方向的剖视图。
[0034]图9-c为刻蚀VDMOSFET芯片表面金属层,形成第一金属层、第二金属层、第三金属层后C’ -C’方向的剖视图。
[0035]图ΙΟ-a为在VDMOSFET芯片表面淀积生长第二绝缘介质层以及在第二绝缘介质层上形成接触孔后A’ -A’方向的剖视图。
[0036]图ΙΟ-b为在VDMOSFET芯片表面淀积生长第二绝缘介质层以及在第二绝缘介质层上形成接触孔后B’ -B’方向的剖视图。
[0037]图10-c为在VDMOSFET芯片表面淀积生长第二绝缘介质层以及在第二绝缘介质层上形成接触孔后c’ -C’方向的剖视图。
[0038]图ΙΙ-a为在VDMOSFET芯片表面形成漏极焊球种子金属、源极焊球种子金属和栅极焊球种子金属后A’ -A’方向的剖视图。
[0039]图ΙΙ-b为在VDMOSFET芯片表面形成漏极焊球种子金属、源极焊球种子金属和栅极焊球种子金属后B’ -B’方向的剖视图。
[0040]图11-c为在VDMOSFET芯片表面形成漏极焊球种子金属、源极焊球种子金属和栅极焊球种子金属后c’ -C’方向的剖视图。
[0041 ] 图12为对N型衬底的第二主面进行减薄使通孔内的金属暴露于第二主面后A’ -A’方向的剖视图。
[0042]图13为在N型衬底第二主面生长第二主面金属层后A’ -A’方向的剖视图。
[0043]图中序号为:有源区a、终端保护区b、栅极区C、源极区d、分压保护区e、截止保护区f、硅通孔g、栅极焊球1、源极焊球2、漏极焊球3、N型衬底4、N型外延层5、P阱区6、沟槽7、绝缘栅氧化层8、导电多晶硅9、第一绝缘介质层10、第一重掺杂N型注入层11、源极金属层12、第二绝缘介质层13、第二重掺杂N型注入层14、通孔15、第一金属层16、第二主面金属层17、第二金属层18、栅极金属层19、源极焊球种子金属20、漏极焊球种子金属21、第三金属层22、栅极焊球种子金属23。
【具体实施方式】
[0044]下面结合具体附图对本发明作进一步说明。
[0045]如图1所示，在所述功率半导体器件的俯视图上，包括VDMOSFET芯片和位于VDMOSFET芯片表面的金属焊球，VDMOSFET芯片包括有源区a和终端保护区b，终端保护区b环绕包围有源区a，有源区a包括栅极区c和源极区d，终端保护区b包括分压保护区e和截止保护区f，截止保护区f位于VDMOSFET芯片的最外圈、环绕包围分压保护区e ;所述金属焊球包括栅极焊球1、源极焊球2和漏极焊球3，栅极焊球I位于栅极区C，源极焊球2位于源极区d，漏极焊球3位于截止保护区f，栅极焊球1、源极焊球2和漏极焊球3的数量分别为I个、3个和2个，所有金属焊球具有相同的外形尺寸，并且任意两个相邻的金属焊球之间具有相等的间距；在所述半导体器件的俯图上，所述截止保护区f设置有通孔区，通孔区内包含有多个硅通孔g，设置硅通孔g的截止保护区f的一侧宽度比设置漏极焊球3的一侧宽度窄；
如图2所示，在图1的A-A方向的剖视图上，包括源极区d、分压保护区e和截止保护区f，分压保护区e的左侧为源极区d，分压保护区e的右侧为截止保护区f ;所述VDMOSFET芯片包括N型衬底4和设置于N型衬底4上表面的N型外延层5, N型外延层5的上表面为VDMOSFET芯片的第一主面，N型衬底4的下表面为VDMOSFET芯片的第二主面，在VDMOSFET芯片的第二主面设置第二主面金属层17 ；
在所述源极区山N型外延层5上设置P阱区6，P阱区6位于N型外延层5的上部、且P阱区6的高度小于N型外延层5的高度；所述源极区d中的元胞结构采用沟槽结构，沟槽结构包括位于P阱区6的沟槽7，沟槽7由P阱区6的上表面向下表面延伸、并伸入N型外延层5中，沟槽7的内壁表面覆盖绝缘栅氧化层8，在沟槽7内腔中填充导电多晶硅9，沟槽7的槽口覆盖第一绝缘介质层10，相邻的沟槽7之间由P阱区6所隔离，沟槽7顶部两侧的P阱区6设置第一重掺杂N型注入层11 ;在所述N型外延层5的上表面覆盖源极金属层12，源极金属层12与第一重掺杂N型注入层11和P阱区6电性连接；在所述源极金属层12表面覆盖第二金属层18，第二金属层18与源极金属层12电性连接；
在所述分压保护区e和截止保护区f，N型外延层5的上表面覆盖第一绝缘介质层10 ；在所述截止保护区f，第一绝缘介质层10的表面覆盖第一金属层16，N型外延层5的上部设置第二重掺杂N型注入层14，在截止保护区f还设置有通孔15，通孔15由第一绝缘介质层10上表面垂直向下延伸，穿过第一绝缘介质层10、第二重掺杂N型注入层14、N型外延层5和N型衬底4至VDMOSFET芯片的第二主面，在通孔15内填充金属，通孔15内的金属分别与第二主面金属层17、第一金属层16电性连接；
在所述第一金属层16和第二金属层18的上表面、以及第一金属层16和第二金属层18之间覆盖填充第二绝缘介质层13，第二绝缘介质层13可以采用聚酰亚胺，以实现第一金属层16和第二金属层18不进行电连接；在所述源极区d的第二绝缘介质层13上设置接触孔，接触孔内填充源极焊球种子金属20，源极焊球种子金属20填充接触孔并覆盖接触孔的孔口边缘，源极焊球种子金属20与第二金属层18电性连接，在源极焊球种子金属20表面设置源极焊球2 ；
如图3所示，在图1的B-B方向的剖面图上，包括源极区d、分压保护区e和截止保护区f，分压保护区e的左侧为源极区d，分压保护区e的右侧为截止保护区f ;图3中源极区d与分压保护区e的结构与图2中源极区d和分压保护区e的结构一致，截止保护区f未设置通孔，在截止保护区f的第一绝缘介质层10表面覆盖第一金属层16，第一金属层16表面覆盖有聚酰亚胺材质构成的第二绝缘介质层13，截止保护区f的第二绝缘介质层13上设置有接触孔，在接触孔内填充漏极焊球种子金属21，漏极焊球种子金属21填充接触孔并且覆盖接触孔的孔口边缘，漏极焊球种子金属21与第一金属层16电性连接、并且同时与截止保护区f中通孔15内的金属电性连接，在漏极焊球种子金属21表面设置漏极焊球3 ；
如图4所示，在图1中C-C方向的剖面图上，包括源极区d和栅极区C，源极区d的结构与图2中源极区d结构一致；
在所述栅极区c中，N型外延层5上部设置P阱区6，P阱区6与源极区d中的P阱区6相连并且位于同一制造层，N型外延层5上表面覆盖有第一绝缘介质层10，第一绝缘介质层10与源极区d和截止保护区f的第一绝缘介质层10为同一制造层，第一绝缘介质层10上表面覆盖栅极金属层19，栅极金属层19与源极金属层12互不相连，栅极金属层19上表面覆盖第三金属层22，第三金属层22与栅极金属层19电性相连，第三金属层22表面覆盖有聚酰亚胺材质构成的第一绝缘介质层10，栅极区c的第一绝缘介质层10上设置有接触孔，在接触孔内填充栅极焊球种子金属23，栅极焊球种子金属23填充对应接触孔并且覆盖接触孔的孔口边缘，栅极焊球种子金属23与第三金属层22电性连接，在栅极焊球种子金属23表面设置栅极焊球I ;
上述第一金属层16、第二金属层18与第三金属层22为同一制造层，两两之间互不相连，并且之间间隔有第二绝缘介质层13。
[0046]上述功率半导体器件，通过下述工艺步骤实现:
a、提供具有第一主面和第二主面的VDMOSFET芯片，VDMOSFET芯片位于由半导体硅材料制成的晶圆片上，晶圆片上包含多个规则排布的VDMOSFET芯片；如图5所示，所述VDMOSFET芯片的俯视平面上，包括有源区a和终端保护区b，终端保护区b环绕包围有源区
a,有源区a包括分压保护区e和截止保护区f，截止保护区f环绕包围分压保护区e，有源区a包括源极区d和栅极区c ;如图6-a、图6-b、图6_c所示，所述VDMOSFET芯片包括N型衬底4和设置于N型衬底4上表面的N型外延层5，N型外延层5的上表面为VDMOSFET芯片的第一主面，N型衬底4的下表面为VDMOSFET芯片的第二主面；在所述源极区d，VDMOSFET芯片第一主面下方的N型外延层5内设置兀胞结构,在VDMOSFET芯片的第一主面上设置第一绝缘介质层10、源极金属层12和栅极金属层19 ；
b、在VDMOSFET芯片的截止保护区f的第一绝缘介质层10上形成多个用于通孔刻蚀的掩模窗口，掩模窗口规则排布；
C、如图7所示，通过步骤b得到的掩模窗口，在截止保护区f内刻蚀形成多个规则排布的通孔15，通孔15由第一绝缘介质层10的上表面垂直向下延伸、伸至N型衬底4的内部，通孔15的开口 口径为20 μ m，通孔15的深度为200 μ m ;
d、如图8-a、图8-b、图8_c所示,在通孔15内淀积生长金属层,金属层24填充通孔15并且覆盖VDMOSFET芯片的第一主面；
e、如图9-a、图9-b、图9_c所示，在VDMOSFET芯片第一主面的金属层24上进行光刻和刻蚀，形成第一金属层16、第二金属层18和第三金属层22,第一金属层16、第二金属层18和第三金属层22两两之间互不相连，第一金属层16与通孔15内的金属相连接(如图9-a所不)，第二金属层18位于源极金属层12表面,第三金属层22位于栅极金属层19表面；
f、在经步骤e处理后的VDMOSFET芯片的第一主面上淀积生长第二绝缘介质层13，同时，第二绝缘介质层13填充于第一金属层16、第二金属层18和第三金属层22之间的间隙；
g、如图10-a、图10-b、图10-c所示，在第二绝缘介质层13上进行光刻和刻蚀，形成用于淀积源极焊球种子金属、漏极焊球种子金属和栅极焊球种子金属的接触孔，各个接触孔具有相同的开口口径并且相邻两个接触孔的间距相等；
h、在经步骤g处理后的VDMOSFET芯片第一主面涂布光刻胶，然后进行光刻形成光刻开口，光刻开口与上述接触孔重合，并且光刻开口的口径大于接触孔的口径；
1、如图ΙΙ-a、图ΙΙ-b、图1Ι-c所示，在步骤h得到的光刻开口及步骤g得到的接触孔的开孔内淀积金属，分别形成源极焊球种子金属20、漏极焊球种子金属21和栅极焊球种子金属23 ； j、去除上述第二绝缘介质层13表面的光刻胶，露出源极焊球种子金属20、漏极焊球种子金属21和栅极焊球种子金属23，源极焊球种子金属20、漏极焊球种子金属21和栅极焊球种子金属23填充于接触孔、并且覆盖接触孔的边缘表面；
k、如图12所示，对VDMOSFET芯片的第二主面进行研磨减薄，使N型衬底4中的通孔15底部暴露于第二主面表面；
1、如图13所示，在VDMOSFET芯片的第二主面淀积第二主面金属层17，第二主面金属层17与通孔15内的金属相连接；
m、如图2、图3、图4所示，在源极焊球种子金属20、漏极焊球种子金属21和栅极焊球种子金属23上进行金属焊球的栽植，形成栅极焊球1、源极焊球2和漏极焊球3 ；
η、对晶圆片上的所有VDMOSFET芯片进行测试和划片切割，筛选出良品，并在VDMOSFET芯片的第二主面金属层上进行激光打标，最终形成单颗的VDMOSFET成品器件。
[0047] 本发明所述的功率半导体器件采用先进的CSP封装技术，而之所以能够采用CSP封装是因为器件三个电极(栅极、源极、漏极)的焊球都位于芯片的同一平面。本发明利用VDMOSFET器件截止保护区工作时需要保持一个和漏极一样的高电位，从而将内部填充有金属的通孔设置在了器件的截止保护区内，一方面确保器件的截止保护区可以正常工作，另一方面节省了原有结构中需要额外再增加设置通孔区的面积。在本发明中，VDMOSFET芯片一圈截止保护区当中有三个侧边设置了通孔，有一个侧边设置了漏极焊球，这样可以使得芯片当中有足够多的通孔用于将器件的漏极由芯片背面引至芯片正面，而这些通孔的孔径尺寸为20 μ m，通孔深宽比大约为10:1，20 μ m的孔径基本与普通VDMOSFET器件的截止保护区宽度相当。因此，本发明结构实现了在不明显增加芯片面积的前提下尽可能充分的设置通孔，确保器件获得尽可能低的导通电阻(Rdson)，从而加强器件的电流能力。除此以外，本发明结构中的漏极焊球也设置于截止保护区内，这样，由通孔内引出的第一金属就很容易连接至漏极焊球下的漏极种子金属，不需要再增加额外的金属层，并且，漏极焊球与源极焊球之间的间距可以方便的设置，从而简化了设计难度，加强了产品的可靠性。
【权利要求】
1.一种功率半导体器件，在所述功率VDMOSFET半导体器件的俯视平面上，包括VDMOSFET芯片和位于VDMOSFET芯片表面的金属焊球，VDMOSFET芯片包括有源区(a)和终端保护区(b)，终端保护区(b)环绕包围有源区(a)，有源区(a)包括栅极区(c)和源极区(d)，终端保护区(b )包括分压保护区(e )和截止保护区(f )，截止保护区(f )位于VDMOSFET芯片的最外圈、环绕包围分压保护区(e);所述金属焊球包括栅极焊球(I)、源极焊球(2)和漏极焊球(3)，栅极焊球(I)位于栅极区(C)，源极焊球(2)位于源极区(d)，漏极焊球(3)位于截止保护区(f);其特征是:在所述截止保护区(f)设置有通孔区，通孔区内包含有多个硅通孔(g); 在所述功率VDMOSFET半导体器件的截面上，所述VDMOSFET芯片包括第一导电类型衬底和设置于第一导电类型衬底上表面的第一导电类型外延层，第一导电类型外延层的上表面为VDMOSFET芯片的第一主面，第一导电类型衬底的下表面为VDMOSFET芯片的第二主面，在VDMOSFET芯片的第二主面设置第二主面金属层；在所述源极区(d)和栅极区(c)的第一导电类型外延层上部设置第二导电类型阱区； 在所述源极区(d)，VDMOSFET芯片的第一主面上覆盖源极金属层(12)，源极金属层 (12)上表面覆盖第二金属层(18)，在第二金属层(18)上设置至少一个源极焊接材料，在第一主面的下方设置元胞结构；所述源极焊接材料包括源极焊球种子金属(20)和位于源极焊球种子金属(20)上的源极焊球(2)； 在所述截止保护区(f)，VDMOSFET芯片的第一主面上覆盖第一绝缘介质层(10)，第一绝缘介质层(10)的表面覆盖第一金属层(16)，第一金属层(16)上设置至少一个漏极焊接材料；所述漏极焊接材料包括漏极焊球种子金属(21)和位于漏极焊球种子金属(21)上的漏极焊球(3);所述截止保护区(f)的通孔区包含多个通孔(15)，通孔(15)由第一绝缘介质层(10)的上表面垂直向下伸至第二主面，通孔(15)内填充金属，通孔(15)内的金属分别与第二主面金属层(17)、第一金属层(16)电性连接； 在所述栅极区(c)，VDMOSFET芯片的第一主面上覆盖第一绝缘介质层(10)，第一绝缘介质层(10)上表面覆盖栅极金属层(19)，在栅极金属层(19)上表面覆盖第三金属层(22)，在第三金属层(22)上设置至少一个栅极焊球材料；所述栅极焊球材料包括栅极焊球种子金属(23 )和位于栅极焊球种子金属(23 )上的栅极焊球(I); 所述第一金属层(16)、第二金属层(18)和第三金属层(22)互不相连,并且在第一金属层(16)、第二金属层(18)和第三金属层(22)的表面积和相互之间的空隙覆盖填充第二绝缘介质层(13);所述源极焊球种子金属(20)、漏极焊球种子金属(21)和栅极焊球种子金属(23)位于第二绝缘介质层(13)中，源极焊球(2)、漏极焊球(3)和栅极焊球(I)位于第二绝缘介质层(13)的上方。
2.如权利要求1所述的功率半导体器件，其特征是:所述源极焊球(2)和漏极焊球(3)的数量均不少于栅极焊球(I)的数量。
3.如权利要求1所述的功率半导体器件，其特征是:所述截止保护区(f)设置硅通孔(g)的一侧宽度比设置漏极焊球(3)的一侧宽度窄。
4.如权利要求1所述的功率半导体器件，其特征是:所述栅极焊球(I)、源极焊球(2)和漏极焊球(3)具有相同的外形尺寸，并且任意两个相邻的金属焊球之间具有相等的间距。
5.如权利要求1所述的功率半导体器件，其特征是:在所述截止保护区(f)的第一导电类型外延层的上部设置重掺杂第一导电类型注入层，通孔(15)穿过第一绝缘介质层(10)、重掺杂第一导电类型注入层、第一导电类型外延层和第一导电类型衬底至VDMOSFET芯片的第二主面。
6.一种功率半导体器件的制造方法，其特征是，包括以下步骤: a、提供具有第一主面和第二主面的VDMOSFET芯片，VDMOSFET芯片位于由半导体硅材料制成的晶圆片上，晶圆片上包含多个VDMOSFET芯片； b、在VDMOSFET芯片的截止保护区(f)的第一绝缘介质层(10)上形成多个用于通孔刻蚀的掩模窗口，掩模窗口规则排布； C、通过步骤b得到的掩模窗口，在截止保护区(f)内刻蚀形成多个规则排布的通孔(15)，通孔(15)由第一绝缘介质层(10)的上表面垂直向下延伸、伸至第一导电类型衬底的内部；所述通孔(15)的深宽比不大于20:1，通孔(15)的开口口径为10~40Mm; d、在通孔(15)内淀积生长金属层，金属层(24)填充通孔(15)并且覆盖VDMOSFET芯片的第一主面； e、在VDMOSFET芯片第一主面的金属层(24)上进行光刻和刻蚀,形成第一金属层(16)、第二金属层(18)和第三金属层(22),第一金属层(16)、第二金属层(18)和第三金属层(22)两两之间互不相连，第一金属层(16)与通孔(15)内的金属相连接，第二金属层(18)位于源极金属层(12)表面，第三金属层(22)位于栅极金属层(19)表面； f、在经步骤e处理后的VDMOSFET芯片的第一主面上淀积生长第二绝缘介质层(13)，同时，第二绝缘介质层(13)填充于第一金属层(16)、第二金属层(18)和第三金属层(22)之间的间隙； g、在第二绝缘介质层(13)上进行光刻和刻蚀，形成用于淀积源极焊球种子金属、漏极焊球种子金属和栅极焊球种子金属的接触孔，各个接触孔具有相同的开口口径并且相邻两个接触孔的间距相等； h、在经步骤g处理后的VDMOSFET芯片第一主面涂布光刻胶，然后进行光刻形成光刻开口，光刻开口与上述接触孔重合，并且光刻开口的口径大于接触孔的口径； 1、在步骤h得到的光刻开口及步骤g得到的接触孔的开孔内淀积金属，分别形成源极焊球种子金属(20 )、漏极焊球种子金属(21)和栅极焊球种子金属(23 ); j、去除上述第二绝缘介质层(13)表面的光刻胶，露出源极焊球种子金属(20)、漏极焊球种子金属(21)和栅极焊球种子金属(23)，源极焊球种子金属(20)、漏极焊球种子金属(21)和栅极焊球种子金属(23)填充于接触孔、并且覆盖接触孔的边缘表面； k、对VDMOSFET芯片的第二主面进行研磨减薄，使第一导电类型衬底中的通孔(15)底部暴露于第二主面表面； 1、在VDMOSFET芯片的第二主面淀积第二主面金属层(17)，第二主面金属层(17)与通孔(15)内的金属相连接； m、在源极焊球种子金属(20)、漏极焊球种子金属(21)和栅极焊球种子金属(23)上进行金属焊球的栽植，形成栅极焊球(I )、源极焊球(2)和漏极焊球(3); η、对晶圆片上的VDMOSFET芯片进行划片切割，形成单颗的VDMOSFET成品器件。
7.如权利要求6所 述的功率半导体器件的制造方法，其特征是:所述步骤c中，通孔(15)的深宽比为5:1~15:1。
8.如权利要求6所述的功率半导体器件的制造方法，其特征是:所述晶圆片的材料包括娃。
9.如权利要求6所述的功率半导体器件的制造方法，其特征是:所述第一金属层(16)、第二金属层(18)和第三金属层(22)的材料为铜或钨；所述源极焊球种子金属(20)、漏极焊球种子金属(21)和栅极焊球种子金属(23)的材质包括钨；所述栅极焊球(I)、源极焊球(2)和漏极焊球(3)的材质包括锡。
10.如权利要求6所述的功率半导体器件的制造方法，其特征是:所述第一绝缘介质层(10)和第二绝缘介质层 (13)的材质包括聚酰亚胺。
【文档编号】H01L23/482GK103996666SQ201410247892
【公开日】2014年8月20日 申请日期:2014年6月5日 优先权日:2014年6月5日
【发明者】朱袁正, 叶鹏 申请人:无锡新洁能股份有限公司