层压型电子元件的制作方法
【专利摘要】本发明提供一种能够控制裂纹等的结构缺陷的发生，且包含直流电阻值小的线圈的层压型电子元件。层压型电子元件100，其层压有绝缘体层100L0至100L27和导体图案100a，并在绝缘体层之间连接导体图案100a，以在层压体内形成线圈，所述层压型电子元件100的特征在于，线圈具有一对导体图案，所述一对导体图案由夹着绝缘体层重叠配置的两个导体图案(例如，导体图案100L12a和导体图案100L15a)构成，第一连接部100bc，两个导体图案的两端部之间由第一连接部100bc连接，以并列连接两个导体图案，第二连接部100d，多组的一对导体图案由第二连接部100d串联连接，通过相互向线圈图案的较长线路方向错开位置地配置第一连接部100bc与第二连接部100d。
【专利说明】
层压型电子元件
【技术领域】
[0001]本发明涉及一种在层压有绝缘体层与导体图案的层压体内部形成有电路的层压型电子元件。
【背景技术】
[0002]随着移动设备的小型化、高性能化，作为具有DCDC交换器功能的用于电源电路的电感器，目前使用的有小型的层压型功率电感器。由于近年来更倾向于大电流化，因此需要具有较低直流电阻特性的电感器规格。
[0003]作为降低直流电阻的方法，例如有增加内部导体的截面面积，且缩短线路长度的方法。但是，若加宽导体宽度，则增加截面面积的方法导致减少磁通经过面积以及降低电感值。此外，若增加导体厚度，则容易受到烧结收缩时的内部导体和铁氧体材料的收缩率，以及通过收缩过程的差值和线膨胀的差值的应力等的影响，造成如裂纹等的结构缺陷。
[0004]作为解决上述问题的方法，例如，专利文献1当中公开了通过并列连接导体图案来无需增加导体厚度地降低直流电阻的方法。但是，在专利文献1的方法中，由于在导体连接部连接上下四层的导体，导致部分导体变厚，因此造成出现如裂纹等的结构缺陷的问题。
[0005]另外，在专利文献2中公开了通过组合形成于3/4t?It上的导体图案和形成于It上的导体图案来进行并列连接的方法。但是，在专利文献2中，存在有导体图案为1层的部分(不是并列的部分)，且存在有在该部分上直流电阻明显增加的问题。
[0006]先行技术文献
[0007]专利文献
[0008]专利文献1:特开平8-130115号公报
[0009]专利文献2:特许第4973996号公报
【发明内容】
[0010]本发明的目的在于提供一种能够控制裂纹等的结构缺陷的发生，且包含直流电阻小的线圈的层压型电子元件。
[0011]本发明通过如下的解决手段来解决上述课题。但是，为了便于理解，通过对本发明的实施方式标注符号来进行说明，但并不局限于此。
[0012]权利要求1的发明为一种层压型电子元件，其层压有绝缘体层(100L0至100L27，200L0至200L27，300L0至300L27)和导体图案(100a，200a, 300a)，并在所述绝缘体层之间连接所述导体图案，以在层压体内形成线圈，所述层压型电子元件(100，200，300)的特征在于，所述线圈具有一对导体图案，所述一对导体图案由夹着所述绝缘体层重叠配置的两个导体图案构成，第一连接部(lOObc，200bc, 300bc)，所述两个导体图案的两端部之间由所述第一连接部连接，以并列连接所述两个导体图案，第二连接部(100d，200d, 300d)，多组的所述一对导体图案由所述第二连接部串联连接，通过相互向线圈图案的较长线路方向错开位置地配置所述第一连接部与所述第二连接部。
[0013]权利要求2发明的层压型电子元件(100)，其特征在于，在权利要求1所述的层压型电子元件当中，使从层压方向观察的投影形状不重叠地配置所述第一连接部(lOObc)与所述第二连接部(100d)。
[0014]权利要求3发明的层压型电子元件(300)，其特征在于，在权利要求1所述的层压型电子元件当中，使从层压方向观察的投影形状局部重叠地配置所述第一连接部(200bc，300bc)与所述第二连接部(200d，300d)。
[0015]权利要求4发明的层压型电子元件(100，200，300)，其特征在于，在权利要求1至3中任一项所述的层压型电子元件中，在垂直于层压面且平行于较长线路方向的截面上，通过位于串联连接所述一对导体图案的其中一侧上的所述第一连接部；位于串联连接所述一对导体图案的其中一侧上的两个导体图案中的至少一个；所述第二连接部；位于串联连接所述一对导体图案的另一侧上的两个导体图案中的至少一个，以及，位于串联连接所述一对导体图案的另一侧上的所述第一连接部，使所述线圈的电流路径成直线地配置所述第一连接部(lOObc，200bc，300bc)与所述第二连接部(100d，200d，300d)
[0016]权利要求5的发明为一种层压型电子元件，其层压有绝缘体层(100L0至100L27，200L0至200L27，300L0至300L27)和导体图案(100a，200a, 300a)，并在所述绝缘体层之间连接所述导体图案，以在层压体内形成线圈，所述层压型电子元件(100，200，300)的特征在于，所述线圈具有一对导体图案，所述一对导体图案由夹着所述绝缘体层重叠配置的两个导体图案构成，第一连接部(lOObc，200bc, 300bc)，所述两个导体图案的两端部之间由所述第一连接部连接，以并列连接所述两个导体图案，第二连接部(100d，200d, 300d)，多组的所述一对导体图案由所述第二连接部串联连接，相互向线圈图案的较长线路方向错开位置地配置所述第一连接部与所述第二连接部，以使所述第一连接部的对角线与所述第二连接部的对角线位于同一对角线上。
[0017]发明的效果
[0018]根据本发明，能够提供没有过厚的导体连接部分，且能够控制裂纹等的结构缺陷的发生的低直流电阻值的层压型电子元件。
【专利附图】
【附图说明】
[0019]图1是示出根据本发明的层压型电子元件100的第一实施方式的层结构的立体图。
[0020]图2是排列示出第一实施方式的层压型电子元件100的各层的俯视图。
[0021]图3是示出切断层压了第一实施方式的层压型电子元件100的各层的状态，并省略绝缘体层的截面图。
[0022]图4是排列示出现有的层压型电子元件500的各层的俯视图。
[0023]图5是示出与图3相同地切断层压了现有的层压型电子元件500的各层的状态，并省略绝缘体层的截面图。
[0024]图6是排列示出第二实施方式的层压型电子元件200的各层的俯视图。
[0025]图7是示出切断层压了第二实施方式的层压型电子元件200的各层的状态，并省略绝缘体层的截面图。
[0026]图8是排列示出变形方式的层压型电子元件300的各层的俯视图。
[0027]图9是示出切断层压了现有的层压型电子元件300的各层的状态，并省略绝缘体层的截面图。
[0028]图10是示出了分别比较上述的现有的例子，第一实施方式，第二实施方式，变形方式等的直流电阻值的模拟结果的表格。
[0029]图11是并列示出其他变形方式的层压型电子元件的各层的俯视图。
[0030]图12是示出切断层压了其他变形方式的层压型电子元件各层的状态，并省略绝缘体层的截面图。
[0031]附图标记
[0032]100，200，300，400，500 层压型电子元件
[0033]100L0 至 100L27，200L0 至 200L27，300L0 至 300L27，400L0 至 400L27，500L0 至500L27绝缘体层
[0034]100a, 200a, 300a, 400a, 500a 导体图案
[0035]lOObc, 200bc, 300bc, 400bc, 500bc 第一连接部
[0036]100d，200d，300d，400d，500d 第二连接部
[0037]Pl，P2，P3，P4，P5 电流路径
【具体实施方式】
[0038]下面参照附图对用于实施本发明的最佳的方式进行说明。
[0039](第一实施方式)
[0040]图1是示出根据本发明的层压型电子元件100的第一实施方式的层结构的立体图。
[0041]图2是排列示出第一实施方式的层压型电子元件100的各层的俯视图。
[0042]图3是示出切断层压了第一实施方式的层压型电子元件100的各层的状态，并省略绝缘体层的截面图。虽然该图3概括示出了在图2中用箭头A-A示出的位置的截面，但是，其示出的不是准确的截面，而是示出了更深于切断位置的位于纸面里侧的结构，并将该结构作为部分透视的状态来示出。通过该透视示出的结构有第一连接部100Llb，100L2b，100L13c, 100L14c, 100L19b, 100L20b 以及第二连接部 100L4d, 100L5d。
[0043]另外，包括图1至图3以下示出的各图为模式化示出的图，为了便于理解适当地放大示出了各部分的大小、形状。
[0044]并且，在下面的说明中，虽然记载有具体的数值，形状以及材料等，但是可适当地进行变更。
[0045]第一实施方式的层压型电子元件100为层压有绝缘体层100L0至绝缘体层100L27 ;导体图案 lOOLOa, 100L3a, 100L6a, 100L9a, 100L12a, 100L15a, 100L18a, 100L21a,100L24a, 100L27a ;第一连接部 lOOLlb, 100L2b, 100L7b, 100L7c, 100L8b, 100L8c, 100L13b,100L13c, 100L14b, 100L14c, 100L19b, 100L19c, 100L20b, 100L20c, 100L25b, 100L26b 以及第二连接部 100L4d, 100L5d, lOOLlOd, lOOLlld, 100L16d, 100L17d, 100L22d, 100L23d,且通过在最上层层压保护用的绝缘体层来构成的电感器。
[0046]通过采用磁性材料，非磁性材料，电介质等的绝缘体来形成绝缘体层100L0至绝缘体层100L27以及保护用的绝缘体层。
[0047]通过采用将银，银系，金，金系，白金等的金属材料形成为糊状的导电胶来形成导体图案 lOOLOa, 100L3a,100L6a,100L9a,100L12a,100L15a,100L18a,100L21a,100L24a,100L27a(以下统一称为导体图案100a)。导体图案100a形成为具有部分缺口的大致环状。另外，导体图案lOOLOa与导体图案100L3a，导体图案100L6a与导体图案100L9a，导体图案100L12a与导体图案100L15a，导体图案100L18a与导体图案100L21a，导体图案100L24a与导体图案100L27a分别形成为相同的形状，并夹着绝缘体层重叠配置后，构成一组的一对导体图案。
[0048]由与导体图案100a相同的材料来形成第一连接部lOOLlb，100L2b，100L7b，100L7c,100L8b,100L8c,100L13b,100L13c,100L14b,100L14c,100L19b,100L19c,100L20b,100L20c，100L25b，100L26b(以下将这些统一称之为第一连接部lOObc)。这些两个导体图案100a的两端部之间由该第一连接部lOObc来连接，以并列连接平行配置的两个导体图案100ao
[0049]例如，导体图案100L12a以及导体图案100L15a的一侧的端部之间由第一连接部100L13b以及第一连接部100L14b来连接，以并列连接导体图案100L12a与导体图案100L15a。另外，导体图案100L12a以及导体图案100L15a的另一侧的端部之间通过第一连接部100L13C以及第一连接部100L14c来连接。
[0050]其中，由于由导体图案lOOLOa与导体图案100L3a构成的一对导体图案，以及由导体图案100L24a与导体图案100L27a构成的一对导体图案的一端侧为电流路径的出入口，因此仅连接有一侧。
[0051]由与导体图案100a相同的材料来形成第二连接部100L4d，100L5d，100L10d，lOOLlld, 100L16d, 100L17d, 100L22d, 100L23d(下面将这些统一称之为第二连接部)。多组的一对导体图案由该第二连接部100d串联连接。例如，由导体图案100L12a以及导体图案100L15a构成的一对导体图案和由导体图案100L18a以及导体图案100L21a构成的一对导体图案通过第二连接部100L16d以及第二连接部100L17d串联连接。通过第二连接部100d串联连接一对导体图案，从而电流路径形成为大致螺旋形状，并且可具备线圈的功能。
[0052]在本实施方式中，通过印刷来层压形成上述的各层。在绝缘体层的印刷工序中，绝缘体层不形成在实际上具有通孔功能的部分上，通过印刷各连接部的材料来填充该部分，从而实现导体图案100a与第一连接部lOObc的连接，以及，导体图案100a与第二连接部100d的连接。但是，对于这些连接，也可以通过采用现有的通孔和电镀等方法来进行层方向上的连接，这些各层的制造方法可以采用任意的方法。
[0053]在第一实施方式中，通过相互向线圈图案的较长线路方向错开位置地配置第一连接部lOObc与第二连接部100d。具体地，使从层压方向(图2中的相对于纸面的法线方向，图3中的上方)观察的投影形状不重叠地配置第一连接部lOObc与第二连接部100d。从而避免通过重叠多个第一连接部lOObc与第二连接部100d使导体局部变厚的状态。
[0054]另外，即使如上述配置第一连接部lOObc与第二连接部100d，也能够以所需的形态来确保线圈的电流路径。即，在垂直于层压面且平行于较长线路方向的截面上的图3中，使电流路径成直线地配置第一连接部lOObc与第二连接部100d。具体地，通过位于串联连接一对导体图案的其中一侧上的第一连接部lOObc ;位于串联连接一对导体图案的其中一侧上的两个导体图案中的至少一个；第二连接部100d ;位于串联连接一对导体图案的另一侧上的两个导体图案中的至少一个，以及，位于串联连接一对导体图案的另一侧上的第一连接部lOObc来使线圈的电流路径成直线。
[0055]下面，进一步举例说明更具体的部分。在这里举例说明电流路径P1，所述电流路径P1形成在第二连接部100L16a以及第二连接部100L17a的部分上，且由导体图案100L12a以及导体图案100L15a构成的一对导体图案和由导体图案100L18a以及导体图案100L21a构成的一对导体图案通过该电流路径P1来连接。在图3的截面上，电流路径P1从第一连接部100L13b、100L14b至导体图案100L15a的端部，再经过第二连接部100L16d、100L17d，导体图案100L18a的端部，直到第一连接部100L19c、100L20c为止形成为直线。电流沿着该电流路径P1前进。从而电流路径P1 (从第一连接部100L13b、100L14b至第一连接部100L19c，100L20c的对角线)上的电流密度变高(电流集中在电流路径P1的附近)，随着离电流路径P1的距离越远，电流密度急剧下降。由于能够确保该电流路径P1为直线，因此即使相互向线圈图案的较长线路方向错开位置地配置本实施方式的第一连接部lOObc与第二连接部100d，也不会阻碍电流的流动。因此，直流电阻值不会变高。像这样，本实施方式的层压型电子元件100通过分布各连接部的电流密度来配置各层。
[0056]在这里并没有应用本发明，为了与本实施方式进行比较，因此示出了以往所采用的连接方式。
[0057]图4是排列示出现有的层压型电子元件500的各层的俯视图。
[0058]图5是示出与图3相同地切断层压了现有的层压型电子元件500的各层的状态，并省略绝缘体层的截面图。
[0059]但是，对于现有的层压型电子元件500，在与上述的第一实施方式具有相同功能的部分的末尾上标记了相同的符号，因此适当地省略重复的说明。
[0060]在这里示出的现有的层压型电子元件500的导体图案500a与第一实施方式的导体图案100a的形状相同。并且第一连接部500bc与第二连接部500d的线圈图案的较长线路方向的位置没有错开。
[0061]在该现有的结构当中，电流沿着图5所示的电流路径P5流动。但是，在远离电流路径P5的位置上，电流密度下降，且没有用于电流路径的区域很多。并且，在现有的结构当中，多个导体重叠的部分占很大的区域。例如，在第二连接部500L16d、500L17d的部分当中，包括导体图案500L12a、500L15a、500L18a、500L21a，并存在层压有共10层的导体的很大区域。即使计算层压有导体图案的数量，也层压有共4层的导体图案。从而，在层压有该导体的部分上，以往很容易受到烧结收缩时的导体和铁氧体材料的收缩率，以及通过收缩过程的差值和线膨胀的差值的应力等的影响，并造成如裂纹等的结构缺陷。
[0062]对此，在本实施方式中，相互向线圈图案的较长线路方向上错开位置地配置第一连接部lOObc与第二连接部100d。从而，作为所需的最低限度的电流路径能够确保最短的直线距离，并能够获取保持有电气特性的理想化的导体连接结构。此外，当以层压有导体图案的数量来计算时，连接有导体的部分仅层压有2层，本实施方式的层压型电子元件100能够控制裂纹等的结构缺陷。
[0063]图6是排列示出第二实施方式的层压型电子元件200的各层的俯视图。
[0064]图7是示出切断层压了第二实施方式的层压型电子元件200的各层的状态，并省略绝缘体层的截面图。
[0065]与上述的第一实施方式中的图2以及图3相同地示出了图6以及图7。并且，对于第二实施方式的层压型电子元件200，在与上述的第一实施方式具有相同功能的部分的末尾上标记了相同的符号，且适当地省略重复的说明。
[0066]第二实施方式的层压型电子元件200仅重叠一部分地配置第一连接部200bc与第二连接部200d，其不同于第一实施方式的层压型电子元件100。但是，导体图案200a与第一实施方式的导体图案100a的形状相同。
[0067]用具体的例子说明如下，在较长线路方向上仅重叠20μπι地配置第一连接部200L13b、200L14b与第二连接部200L16d、200L17d。同样，在较长线路方向上仅重叠20 μ m地配置第一连接部200L19c、200L20c与第二连接部200L16d、200L17d。从而，与第一实施方式的电流路径P1相同地形成电流路径P2，但是，与第一实施方式相比在各连接部的重叠部分上的正交于电流路径P2的截面面积会增加。因此，当在该部分上产生直流电阻值变高的问题(阻碍)时，本实施方式特别有效。
[0068]此外，在第二实施方式当中，具有局部重叠的部分，但是，其与全部重叠的现有结构相比所占比例非常小，因此控制裂纹等的结构缺陷的效果非常好。
[0069](变形方式)
[0070]图8是排列示出变形方式的层压型电子元件300的各层的俯视图。
[0071]图9是示出切断层压了现有的层压型电子元件300的各层的状态，并省略绝缘体层的截面图。
[0072]与上述的第一实施方式中的图2以及图3相同地示出了图8以及图9。并且，对于变形方式的层压型电子元件300，在与上述的第一实施方式具有相同功能的部分的末尾上标记了相同的符号，且适当地省略重复的说明。
[0073]在第一实施方式中的任意的第一连接部lOObc以及第二连接部100d都重叠了 2层，但是其是在相同的位置上重叠层压的。相对于此，在变形方式的层压型电子元件300中，将2层错开位置地配置任意的第一连接部300bc以及第二连接部300d。
[0074]具体地，例如，在较长线路方向上错开位置地配置第一连接部300Llb与第一连接部300L2b。同样，在较长线路方向上错开位置地配置第二连接部300L4d与第二连接部300L5d。并且，其错开方法必须采用使电流路径P3形成为直线的位置关系的配置方法。从而，变形方式的层压型电子元件300能够获取上述的第一实施方式以及第二实施方式所获得的效果的基础上，与第一实施方式以及第二实施方式相比能够加长线圈图案的线路长度的同时，在内置有转数较多的线圈图案的层压体中，能够降低该分层压体的高度。
[0075]但是，导体图案300a与第一实施方式的导体图案100a的形状不相同。
[0076](各方式的比较)
[0077]图10是示出了分别比较上述的现有的例子，第一实施方式，第二实施方式，变形方式等的直流电阻值的模拟结果的表格。
[0078]如上所述，任意的第一实施方式，第二实施方式以及变形方式的控制裂纹等的结构缺陷的效果都比现有结构好。另一方面，可以判断出在任意的第一实施方式，第二实施方式以及变形方式当中仅仅增加了很小的直流电阻值。
[0079](其他变形方式)
[0080]但并不限定于以上说明的实施方式，可以有各种变形或变更，且该各种变形或变更也包含在本发明的范围内。
[0081](1)在第一实施方式以及第二实施方式中，列举说明了 2层结构的各连接部。但并不局限于此，例如，各连接部可以由单层构成。
[0082](2)在变形方式中，将2层错开位置地配置任意的第一连接部以及第二连接部，但是，如图11和图12所示，可以在同一位置重叠配置。其中，对于变形方式的层压型电子元件400，在与上述的第一实施方式具有相同功能的部分的末尾上标记了相同的符号，且适当地省略重复的说明。
[0083](3)在第一实施方式，第二实施放置以及变形方式中，作为层压型电子元件的例子，举例说明了电感器。但并不局限于此，例如，本发明可适用于在部分多层基板上形成线圈的情况，本发明还可以适用于各种层压型电子元件上。
[0084]并且，还可以适当地组合各实施方式以及变形方式，在此省略该详细说明，另外，不能通过上述的各实施方式来限定本发明。
【权利要求】
1.一种层压型电子元件，其层压有绝缘体层和导体图案，并在所述绝缘体层之间连接所述导体图案，以在层压体内形成线圈，所述层压型电子元件的特征在于， 所述线圈具有一对导体图案，所述一对导体图案由夹着所述绝缘体层重叠配置的两个导体图案构成， 第一连接部，所述两个导体图案的两端部之间由所述第一连接部连接，以并列连接所述两个导体图案， 第二连接部，多组的所述一对导体图案由所述第二连接部串联连接， 通过相互向线圈图案的较长线路方向错开位置地配置所述第一连接部与所述第二连接部。
2.根据权利要求1所述的层压型电子元件，其特征在于， 使从层压方向观察的投影形状不重叠地配置所述第一连接部与所述第二连接部。
3.根据权利要求1所述的层压型电子元件，其特征在于， 使从层压方向观察的投影形状局部重叠地配置所述第一连接部与所述第二连接部。
4.根据权利要求1至3中任一项所述的层压型电子元件，其特征在于， 在垂直于层压面且平行于较长线路方向的截面上，通过 位于串联连接所述一对导体图案的其中一侧上的所述第一连接部； 位于串联连接所述一对导体图案的其中一侧上的两个导体图案中的至少一个； 所述第二连接部； 位于串联连接所述一对导体图案的另一侧上的两个导体图案中的至少一个，以及，位于串联连接所述一对导体图案的另一侧上的所述第一连接部，使所述线圈的电流路径成直线地配置所述第一连接部与所述第二连接部。
5.一种层压型电子元件，其层压有绝缘体层和导体图案，并在所述绝缘体层之间连接所述导体图案，以在层压体内形成线圈，所述层压型电子元件的特征在于， 所述线圈具有一对导体图案，所述一对导体图案由夹着所述绝缘体层重叠配置的两个导体图案构成， 第一连接部，所述两个导体图案的两端部之间由所述第一连接部连接，以并列连接所述两个导体图案， 第二连接部，多组的所述一对导体图案由所述第二连接部串联连接， 相互向线圈图案的较长线路方向错开位置地配置所述第一连接部与所述第二连接部，以使所述第一连接部的对角线与所述第二连接部的对角线位于同一对角线上。
【文档编号】H01F17/00GK104282409SQ201410303008
【公开日】2015年1月14日 申请日期:2014年6月27日 优先权日:2013年7月9日
【发明者】野口裕, 山本诚, 小林武士 申请人:东光株式会社