层叠线圈的制作方法
【专利摘要】本发明的目的在于提供在将线圈设置成偏向层叠体的上侧的层叠线圈中，能够抑制在设置有线圈的部分与未设置线圈30的部分的边界附近产生的层间剥离的层叠线圈。本发明的一方式的层叠线圈(1)具备层叠体(20)与线圈(30)。线圈(30)被设置成偏向层叠体20的上侧，并通过线圈导体与通孔导体构成。在线圈导体中存在第一线圈导体以及第二线圈导体，第二线圈导体的与上述第二线圈导体的延伸方向正交的截面的截面积(S2)比第一线圈导体的与上述第一线圈导体的延伸方向正交的截面的截面积(S1)小。另外，层叠线圈(1)中位于最下侧的线圈导体(32f)为第二线圈导体，层叠体(20)的下表面为安装面。
【专利说明】层叠线圈
【技术领域】
[0001]本发明涉及层叠线圈，特别是涉及线圈被设置成偏向层叠体的上侧的层叠线圈。
【背景技术】
[0002]作为现有的层叠线圈，例如已知有专利文献I所记载的片式电感器。在这种层叠线圈中，在层叠了多个绝缘体层的层叠体内置有线圈。另外，层叠体的下表面是将层叠线圈安装于印刷电路基板时的安装面。而且，在上述层叠线圈中，为了抑制由线圈产生的磁通与印刷电路基板上的导体图案交链，而将线圈设置成偏向层叠体的上侧。
[0003]然而，在上述层叠线圈中，由于线圈被设置成偏向层叠体的上侧，因此在烧制时，在设置有线圈的部分与未设置有线圈的部分产生急剧的收缩率的差。因该急剧的收缩率的差，在上述层叠线圈中，有可能在设置有线圈的部分与未设置有线圈的部分的边界附近的绝缘体层之间产生过大的应力，而产生层间剥离。
[0004]专利文献1:日本特开2005-45103号公报
【发明内容】
[0005]因此，本发明的目的在于提供一种层叠线圈，该层叠线圈的线圈被设置成偏向层叠体的上侧，能够抑制在设置有线圈的部分与未设置有线圈的部分的边界附近产生的层间剥离。
[0006]本发明的一方式的层叠线圈的特征在于，具备:
[0007]由在上下方向层叠多个绝缘体层而构成的层叠体；和
[0008]线圈，其被设置成偏向上述层叠体的上侧，通过经由贯通上述绝缘体层的通孔导体连接线状的多个线圈导体而构成，
[0009]上述多个线圈导体包括第一线圈导体以及第二线圈导体，
[0010]上述第二线圈导体的与上述第二线圈导体的延伸方向正交的截面的截面积，比上述第一线圈导体的与上述第一线圈导体的延伸方向正交的截面的截面积小，
[0011]上述多个线圈导体中位于最下侧的线圈导体为上述第二线圈导体，
[0012]上述层叠体的下表面为安装面。
[0013]在本发明的一方式的层叠线圈中，第二线圈导体的与上述第二线圈导体的延伸方向正交的截面的截面积比第一线圈导体的与上述第一线圈导体的延伸方向正交的截面的截面积小，层叠线圈所包含的多个线圈导体中位于最下侧的线圈导体为第二线圈导体。换言之，位于最下侧的线圈导体的截面积比位于该最下侧的线圈导体的上侧的线圈导体的截面积小。由此，在上述层叠线圈中，收缩率在设置有线圈的部分与未设置有线圈的部分的边界附近逐渐变化。其结果，能够缓和设置有线圈的部分与未设置有线圈的部分的边界附近的绝缘体层之间的应力，从而能够抑制层间剥离。
[0014]根据本发明所涉及的层叠线圈，能够抑制在设置有线圈的部分与未设置有线圈的部分的边界附近产生的层间剥离。
【专利附图】
【附图说明】
[0015]图1是一实施方式的层叠线圈的外观立体图。
[0016]图2是一实施方式的层叠线圈的分解立体图。
[0017]图3是图1的A-A剖面的剖视图。
[0018]图4是第一变形例的层叠线圈的剖视图。
[0019]图5是第二变形例的层叠线圈的剖视图。
[0020]图6是第三变形例的层叠线圈的剖视图。
[0021]图7是第四变形例的层叠线圈的剖视图。
[0022]图8是第五变形例的层叠线圈的分解立体图。
[0023]图9是第五变形例的层叠线圈的剖视图。
[0024]图10是第六变形例的层叠线圈的剖视图。
[0025]附图标号的说明:dl?d6…线宽；S1?S4…截面积；tl、t2…厚度;1、1A?IF…层叠线圈；20…层叠体；22a?221…绝缘体层；30…线圈；32a?32f…线圈导体；34a?34e、34aE、34bE…通孔导体。
【具体实施方式】
[0026]以下，对一实施方式的层叠线圈以及该层叠线圈的制造方法进行说明。
[0027](层叠线圈的结构，参照图1、图2)
[0028]以下，参照附图对一实施方式的层叠线圈的结构进行说明。其中，将层叠线圈I的层叠方向定义为z轴方向,将在从z轴方向俯视观察时沿着层叠线圈的长边的方向定义为X轴方向，将沿着短边的方向定义为I轴方向。其中，X轴、y轴以及z轴相互正交。
[0029]层叠线圈I具备层叠体20、线圈30以及外部电极40a、40b。另外，如图1所示，层叠线圈I的形状为立方体。
[0030]如图2所示，通过将绝缘体层22a?221层叠为从z轴方向的正方向侧依次排列而构成层叠体20。另外，在从z轴方向俯视观察时，各绝缘体层22a?221形成长方形形状。因此，如图1所示，通过层叠绝缘体层22a?221而构成的层叠体20的形状为立方体。而且，层叠体20的z轴方向的负方向侧的面是将层叠线圈I安装在印刷电路基板上时的安装面。其中，以下，将各绝缘体层22a?221的z轴方向的正方向侧的面称为上表面，将各绝缘体层22a?221的z轴方向的负方向侧的面称为下表面。另外，作为绝缘体层22a?221的材料能够列举磁性体(铁氧体等)或者非磁体(玻璃、氧化铝等及其复合材料)。
[0031]如图1所示，外部电极40a被设置成覆盖层叠体20的X轴方向的正方向侧的表面及其周围的面的一部分。另外，外部电极40b被设置成覆盖层叠体20的X轴方向的负方向侧的表面及其周围的面的一部分。此外，外部电极40a、40b的材料为Au、Ag、Pd、Cu、Ni等导电性材料。
[0032]如图2所示，线圈30位于层叠体20的内部，由线圈导体32a?32f以及通孔导体34a?34e构成。另外，线圈30呈螺旋状，该螺旋的中心轴与z轴平行。换言之，线圈30呈一边沿层叠方向前进一边卷绕的螺旋状。此外，线圈30的材料为Au、Ag、Pd、Cu、Ni等导电性材料。
[0033]线圈导体32a (第一线圈导体)为设置于绝缘体层22b的上表面的线状的导体。另夕卜，线圈导体32a被设置成沿着绝缘体层22b的X轴方向的正负两侧的外缘以及y轴方向的正负两侧的外缘，在从层叠方向观察时呈口字形。而且，线圈导体32a的一端从绝缘体层22b的X轴方向的正方向侧的外缘朝层叠体20的表面露出，而与外部电极40a连接。并且，线圈导体32a的另一端在绝缘体层22b的X轴方向的正方向侧的外缘与y轴方向的正方向侧的外缘所成的角附近与在z轴方向贯通绝缘体层22b的通孔导体34a连接。
[0034]线圈导体32b (第一线圈导体)为设置于绝缘体层22c的上表面的线状的导体。另夕卜，线圈导体32b被设置成沿着绝缘体层22c的X轴方向的正负两侧的外缘以及y轴方向的正负两侧的外缘，在从层叠方向观察时呈口字形。而且，线圈导体32b的一端在绝缘体层22c的X轴方向的正方向侧的外缘与I轴方向的正方向侧的外缘所成的角Cl的附近与通孔导体34a连接。并且，线圈导体32b的另一端在角Cl的附近与通孔导体34b连接，该通孔导体34b位于比线圈导体32b的一端更靠近绝缘体层22c的中心附近且在z轴方向贯通绝缘体层22c。
[0035]线圈导体32c (第一线圈导体)为设置于绝缘体层22d的上表面的线状的导体。另夕卜，线圈导体32c被设置成沿着绝缘体层22d的X轴方向的正负两侧的外缘以及y轴方向的正负两侧的外缘，在从层叠方向观察时呈口字形。而且，线圈导体32c的一端在绝缘体层22d的X轴方向的正方向侧的外缘与I轴方向的正方向侧的外缘所成的角C2的附近与通孔导体34b连接。并且，线圈导体32c的另一端在角C2的附近与通孔导体34c连接，该通孔导体34c位于比线圈导体32b的一端更靠近绝缘体层22d的外缘附近且在z轴方向贯通绝缘体层22d。
[0036]线圈导体32d(第一线圈导体)为设置于绝缘体层22e的上表面的线状的导体。另夕卜，线圈导体32d被设置成沿着绝缘体层22e的X轴方向的正负两侧的外缘以及y轴方向的正负两侧的外缘，在从层叠方向观察时呈口字形。而且，线圈导体32d的一端在绝缘体层22e的X轴方向的正方向侧的外缘与I轴方向的正方向侧的外缘所成的角C3的附近与通孔导体34c连接。并且，线圈导体32d的另一端在角C3的附近与通孔导体34d连接，该通孔导体34d位于比线圈导体32d的一端更靠近绝缘层22e的中心附近且在z轴方向贯通绝缘体层22e。
[0037]线圈导体32e (第一线圈导体)为设置于绝缘体层22f的上表面的线状的导体。另夕卜，线圈导体32e被设置成沿着绝缘体层22f的X轴方向的正负两侧的外缘以及y轴方向的正负两侧的外缘，在从层叠方向观察时呈口字形。而且，线圈导体32e的一端在绝缘体层22f的X轴方向的正方向侧的外缘与I轴方向的正方向侧的外缘所成的角C4的附近与通孔导体34d连接。并且，线圈导体32e的另一端在角C4的附近与通孔导体34e连接，该通孔导体34e位于比线圈导体32e的一端更靠近绝缘体层22f的外缘附近且在z轴方向贯通绝缘体层22f。
[0038]线圈导体32f (第二线圈导体)为设置于绝缘体层22g的上表面的线状的导体，其线宽d2比线圈导体32a?32e的线宽dl细。另外，线圈导体32f的厚度与线圈导体32a?32e的厚度实际上相等。因此，如图3所示，线圈导体32f的与该线圈导体32f的延伸方向正交的截面的截面积S2比线圈导体32a?32e的与该线圈导体32a?32e的延伸方向正交的截面的截面积SI小。另外，如图2所示，线圈导体32f被设置成沿着绝缘体层22g的X轴方向的正负两侧的外缘以及y轴方向的负方向侧的外缘，在从层叠方向观察时呈大致3字形。而且，线圈导体32f的一端在绝缘体层22g的X轴方向的正方向侧的外缘与y轴方向的正方向侧的外缘所成的角C5的附近与通孔导体34e连接。并且，线圈导体32e的另一端从绝缘体层22g的X轴方向的负方向侧的外缘朝层叠体20的表面露出，而与外部电极40b连接。
[0039]在如以上那样构成的层叠线圈I中，线圈导体32a?32f的中心被设置于比层叠体20的中心更靠近z轴方向的上侧。换言之，由线圈导体32a?32f以及通孔导体34a?34e构成的线圈30被设置成偏向层叠体20的z轴方向的正方向侧(上侧)。由此，从层叠体20的上表面到线圈导体32a的距离比从层叠体20的下表面到线圈导体32f的距离短。
[0040](制造方法)
[0041]以下，对一实施方式的层叠线圈的制造方法进行说明。其中，将生片的层叠方向定义为z轴方向。另外，将通过一实施方式的层叠线圈的制造方法制成的层叠线圈I的长边方向定义为X轴方向，并将短边方向定义为y轴方向。
[0042]首先，准备要成为绝缘体层22a?221的陶瓷生片。具体而言，对以BaO、A1203、S12为主体的结构成分称重规定量，进行混合，在进行湿式粉碎成为浆液状后，在850°C?950°C下进行预烧，制成预烧粉末(瓷器组成物粉末)。相同地对以民03、1(20、5102为主体的结构成分称重规定量，进行混合，在进行湿式粉碎成为浆液状后，在850°C?90(TC下进行预烧，制成预烧粉末(硼硅酸玻璃粉末)。
[0043]对上述预烧粉末称重规定量，添加结合剂(醋酸乙烯、水溶性丙烯酸等)、增塑剂、润湿剂、分散剂通过球磨机进行混合，然后，通过减压进行消泡。通过刮片法使已获得的陶瓷浆液在载片上形成片状并对其进行干燥，制成要成为绝缘体层22a?221的生片。
[0044]接下来，对要成为绝缘体层22b?22f的生片照射激光束，从而形成通孔。并且，将以Au、Ag、Pd、Cu、Ni等为主成分的导电性糊填充于通孔，从而形成通孔导体34a?34e。此外，向通孔填充导电性糊的工序也可以与形成后述的线圈导体32a?32f的工序同时进行。
[0045]在形成通孔后或者形成通孔导体后，通过丝网印刷在要成为绝缘体层22b?22g的印刷电路基板的表面上涂覆以Au、Ag、Pd、Cu、Ni等为主成分的导电性糊，从而形成线圈导体32a?32g。
[0046]接下来，依次层叠、压接要成为绝缘体层22a?221的生片，从而获得未烧制的母层叠体。通过等静压等对已获得的未烧制的母层叠体进行加压，而进行正式压接。
[0047]在正式压接后，通过切割刀片将母层叠体切割成规定尺寸的层叠体20。然后，对未烧制的层叠体20实施脱粘合剂处理以及烧制。脱粘合剂处理例如在低氧环境中，在500°C的条件下进行2小时。烧制例如在800°C?900°C的条件下进行2.5小时。
[0048]在烧制后，形成外部电极40a、40b。首先，将由以Ag为主成分的导电性材料构成的电极糊涂覆在层叠体20的表面。接下来，将涂覆的电极糊以约800°C的温度在I时间的条件下烧接在一起。由此，形成外部电极40a、40b的基底电极。
[0049]最后，对基底电极的表面实施镀Ni/Sn。由此，形成外部电极40a、40b。通过以上的工序，层叠线圈I完成。
[0050](效果，参照图2、图3)
[0051]在上述的一实施方式的层叠线圈I中，通过以下的理由，能够抑制层间剥离。烧制时的绝缘体层22a?221的收缩率比烧制时的线圈导体32a?32f的收缩率大。因此，在层叠体20未设置有线圈30的第一部分的收缩率比在层叠体20设置有线圈30的第二部分的收缩率大。因此，在层叠线圈I中，如图3所示，将位于未设置有线圈30的第一部分与设置有线圈30的第二部分的边界附近的线圈导体32f的截面积S2设为比线圈导体32a?32e的截面积SI小。因此，在第一部分相对地设置有较多的导体，在第一部分与第二部分的边界附近相对地设置有较少的导体，在第二部分未设置导体。换言之，按第一部分、边界附近、第二部分的顺序，含有导体的比例逐渐减少，从而按该顺序收缩率逐渐增大。由此，能够抑制收缩率的急激的变动。其结果，能够缓和设置有线圈30的部分与未设置线圈30的部分的边界附近的绝缘体层之间的应力，从而能够抑制层间剥离。
[0052](第一变形例，参照图4)
[0053]第一变形例的层叠线圈IA与层叠线圈I的不同点在于线圈导体32e的线宽。具体而言，如图4所示，层叠线圈IA的线圈导体32e的线宽d3为线圈导体32a?32d的线宽dl以及线圈导体32f的线宽d2的中间的线宽。换言之，在层叠线圈I中，在位于线圈30的z轴方向的负方向侧的部分(下部)且在z轴方向(上下方向)相邻的两个线圈导体32e、32f中，位于z轴方向的负方向侧的线圈导体32f的截面积S2比位于z轴方向的正方向侧的线圈导体32e的截面积S3小。
[0054]此处，所谓线圈30的z轴方向的负方向侧的部分是距线圈30的z轴方向的下端规定的范围内的部分，是线圈30的一部分。在层叠线圈IA中，从线圈30的z轴方向的下端开始的两个线圈导体32e、32f相当于线圈30的z轴方向的负方向侧的部分。然而，线圈30的z轴方向的负方向侧的部分并不局限于从线圈30的z轴方向的下端开始的两个线圈导体，也可以为一个线圈导体，也可以为三个以上的线圈导体。
[0055]在如上述那样构成的层叠线圈IA中，与层叠线圈I相比，收缩率在设置有线圈30的部分与未设置线圈30的部分的边界附近更加缓慢地变化。其结果，能够进一步缓和设置有线圈30的部分与未设置线圈30的部分的边界附近的绝缘体层之间的应力，从而能够抑制层间剥离。此外，层叠线圈IA的其他的结构与层叠线圈I相同。因此，在层叠IA中，线圈导体32e的线宽以外的说明如在层叠线圈I中的说明。
[0056](第二变形例，参照图5)
[0057]第二变形例的层叠线圈IB与层叠线圈I的不同点在于线圈导体32a?32f的线宽。具体而言，如图5所示，层叠线圈IB的线圈导体的线宽从位于z轴方向的正方向侧的线圈导体32a朝向位于z轴方向的负方向侧的线圈导体32f而逐渐变细。换言之，在层叠线圈I中，在z轴方向(上下方向)相邻的线圈导体中的位于z轴方向的负方向侧的线圈导体的截面积比位于z轴方向的正方向侧的线圈导体的截面积小。
[0058]在如上述那样构成的层叠线圈IB中，与层叠线圈I相比，收缩率从设置有线圈30的部分朝向未设置线圈30的部分进一步缓慢地变化。其结果，能够进一步缓和设置有线圈30的部分与未设置部分的绝缘体层之间的应力，从而能够抑制层间剥离。此外，层叠线圈IB中的其他的结构与层叠线圈I相同。因此，在层叠IB中，线圈导体32a?32f的线宽以外的说明如在层叠线圈I中的说明。
[0059](第三变形例，参照图6)
[0060]第三变形例的层叠线圈IC与层叠线圈I的不同点在于线圈导体32a的线宽。具体而言，如图6所示，层叠线圈IC的线圈导体32a的线宽d4比线圈导体321d?32e的线宽dl细。
[0061]在如上述那样构成的层叠线圈IC中，与层叠线圈I相比，能够减少在线圈30与外部电极40a、40b之间产生的杂散电容的产生。另外，与层叠线圈I相同地，在层叠线圈IC中，能够抑制设置有线圈30的部分与未设置线圈30的部分的边界附近的层间剥离。此外，层叠线圈IC中的其他的结构与层叠线圈I相同。因此，在层叠I中，线圈导体32a的线宽以外的说明如在层叠线圈I中的说明。
[0062](第四变形例，参照图7)
[0063]第四变形例的层叠线圈ID与层叠线圈I的不同点在于线圈导体32f的线宽以及厚度。具体而言，如图7所示，层叠线圈ID的线圈导体32f的线宽是与线圈导体32a?32e的线宽dl相同的线宽。但是，层叠线圈ID的线圈导体32f的厚度t2比线圈导体32a?32e的厚度tl薄。
[0064]在如上述那样构成的层叠线圈ID中，线圈导体32f的厚度t2比线圈导体32a?32e的厚度tl薄，因此线圈导体32f的截面积S4比线圈导体32a?32e的截面积SI小。由此，在层叠线圈ID中，收缩率在设置有线圈30的部分与未设置线圈30的部分的边界附近逐渐变化。其结果，能够缓和设置有线圈30的部分与未设置线圈30的部分的边界附近的绝缘体层之间的应力，从而能够抑制层间剥离。此外，层叠线圈ID中的其他的结构与层叠线圈I相同。因此，在层叠ID中，线圈导体32f的线宽以及厚度以外的说明如在层叠线圈I中的说明。
[0065](第五变形例，参照图8、图9)
[0066]第五变形例的层叠线圈IE与层叠线圈I的不同点在于线圈导体32b?32f的形状以及它们的连接关系。以下，具体进行说明。
[0067]如图8所示，层叠线圈IE的线圈导体32a与线圈导体32b为相同形状，上述线圈导体以并联的方式连接，并且与外部电极40a连接。
[0068]另外，层叠线圈IE的线圈导体32c以及线圈导体32d与层叠线圈I的线圈导体32b为相同形状。并且，层叠线圈IE的线圈导体32c与线圈导体32d以并联的方式连接，并且经由通孔导体34aE，以串联的方式与线圈导体32a以及线圈导体32b连接。
[0069]另外，层叠线圈IE的线圈导体32e以及线圈导体32f除了它们的一端朝向x轴方向的负方向侧折弯之外，为与层叠线圈I的线圈导体32f大致相同的形状。并且，层叠线圈IE的线圈导体32e与线圈导体32f以并联的方式连接。而且，线圈导体32e的一端以及线圈导体32f的一端经由通孔导体34bE以串联的方式与线圈导体32c以及线圈导体32d连接，线圈导体32e的另一端以及线圈导体32f的另一端与外部电极40b连接。此外，如图9所示，线圈导体32e、32f的线宽d5比线圈导体32a?32d的线宽dl细。换言之，在层叠线圈IE中，在位于线圈30的z轴方向的负方向侧的部分(下部)且在z轴方向(上下方向)相邻的两个线圈导体32e、32f中，位于z轴方向的负方向侧的线圈导体32f的截面积S5与位于z轴方向的正方向侧的线圈导体32e的截面积S5相同。即线圈导体32f的截面积为线圈导体32e的截面积以下。
[0070]如上述那样构成的层叠线圈IE是所谓的多重卷结构的层叠线圈，与层叠线圈I相t匕，线宽较细的线圈导体的个数较多，收缩率在设置有线圈30的部分与未设置线圈30的部分的边界附近进一步缓慢地变化。其结果，能够进一步缓和设置有线圈30的部分与未设置线圈30的部分的边界附近的绝缘体层之间的应力，从而能够抑制层间剥离。此外，层叠线圈IE中的其他的结构与层叠线圈I相同。因此，在层叠IE中，线圈导体32b?32f的形状以及它们的连接关系以外的说明如在层叠线圈I中的说明。
[0071](第六变形例，参照图10)
[0072]第六变形例的层叠线圈IF与第五变形例的层叠线圈IE的不同点在于线圈导体32a、32b的线宽。具体而言，如图10所示，层叠线圈IF的线圈导体32a、32b的线宽d6比线圈导体32c、32d的线宽dl细。
[0073]在如上述那样构成的层叠线圈IF中，与层叠线圈IE相比，能够减少在线圈30与外部电极40a、40b之间产生的杂散电容的产生。另外，与层叠线圈IE相同地，在层叠线圈IF中，能够抑制设置有线圈30的部分与未设置线圈30的部分的边界附近的层间剥离。此夕卜，层叠线圈IF中的其他的结构与层叠线圈IE相同。因此，在层叠IF中，线圈导体32a、32b的线宽以外的说明如在层叠线圈IE中的说明。
[0074](其他实施方式)
[0075]本发明所涉及的层叠线圈不限定于上述实施方式的层叠线圈，能够在其要旨的范围内进行变更。例如，也可以将线圈导体32b的线宽形成比线圈导体32a的线宽更细，也可以将线圈导体32c的线宽形成与线圈导体32a的线宽相同。换言之，只要位于最下侧的线圈导体的线宽比位于最下侧的线圈导体的上侧的任一个的线圈导体的线宽细即可。另外，在一个层叠线圈内，也可以混合有通过线宽缩小截面积的线圈导体、以及通过厚度缩小线圈导体的截面积的线圈导体。换言之，也可以对上述的实施例及其变形例进行组合。并且，也可以通过对线宽以及厚度进行变更的双方的方法缩小线圈导体的截面积。
[0076]工业上的可利用性
[0077]如以上那样，本发明能够在层叠线圈中加以利用，特别是在将线圈设置成偏向层叠体的上侧的层叠线圈中，在能够抑制在设置有线圈的部分与未设置线圈的部分的边界附近产生的层间剥离这点优越。
【权利要求】
1.一种层叠线圈，其特征在于， 具备: 由在上下方向层叠多个绝缘体层而构成的层叠体；和 线圈，其被设置成偏向所述层叠体的上侧，通过经由贯通所述绝缘体层的通孔导体连接线状的多个线圈导体而构成， 所述多个线圈导体包括第一线圈导体以及第二线圈导体， 所述第二线圈导体的与该第二线圈导体的延伸方向正交的截面的截面积，比所述第一线圈导体的与该第一线圈导体的延伸方向正交的截面的截面积小， 所述多个线圈导体中位于最下侧的线圈导体为所述第二线圈导体， 所述层叠体的下表面为安装面。
2.根据权利要求1所述的层叠线圈，其特征在于， 在位于所述线圈的下部的多个线圈导体中，在上下方向相邻的两个线圈导体中位于下侧的线圈导体的与该位于下侧的线圈导体的延伸方向正交的截面的截面积为，在上下方向相邻的两个线圈导体中位于上侧的线圈导体的与该位于上侧的线圈导体的延伸方向正交的截面的截面积以下。
3.根据权利要求1所述的层叠线圈，其特征在于， 在位于所述线圈的下部的多个线圈导体中，在上下方向相邻的两个线圈导体中位于下侧的线圈导体的与延伸方向正交的截面的截面积，比在上下方向相邻的两个线圈导体中位于上侧的线圈导体的与延伸方向正交的截面的截面积小。
4.根据权利要求1或3所述的层叠线圈，其特征在于， 在上下方向相邻的两个线圈导体中位于下侧的线圈导体的延伸方向正交的截面的截面积，比在上下方向相邻的两个线圈导体中位于上侧的线圈导体的与延伸方向正交的截面的截面积小。
5.根据权利要求1?4中任一项所述的层叠线圈，其特征在于， 所述第二线圈导体的线宽比所述第一线圈导体的线宽小。
6.根据权利要求1?5中任一项所述的层叠线圈，其特征在于， 所述第二线圈导体的厚度比所述第一线圈导体的厚度薄。
【文档编号】H01F27/28GK104347239SQ201410363799
【公开日】2015年2月11日 申请日期:2014年7月28日 优先权日:2013年7月29日
【发明者】山内浩司, 小田原充 申请人:株式会社村田制作所