半导体装置制造方法
【专利摘要】本发明提供半导体装置，其在外周区域内具有用于提高耐压的构造、而且能够抑制形成在元件区域内的半导体元件的损坏。半导体装置具有：第1导电型的第1半导体区域，其配置在元件区域和外周区域；多个第2导电型的第2半导体区域，它们相互隔开间隔地呈点状配置在元件区域的第1半导体区域的上表面，内径是0.5μm～20μm；第2导电型的第3半导体区域，其围着元件区域而配置在外周区域的第1半导体区域的上表面；以及第1电极，其与第2半导体区域和第3半导体区域的上表面接触地配置在第1半导体区域上，与第2半导体区域形成肖特基结。
【专利说明】半导体装置
【技术领域】
[0001]本发明涉及在外周区域内形成有用于提高耐压的构造的半导体装置。
【背景技术】
[0002]为了提高具有肖特基势垒二极管(380)等半导体元件的半导体装置的耐压，采用了各种技术。例如，通过在围着配置有380的元件区域的外周区域内分散配置 ? 区域或者呈条纹状地配置 ? 区域，实现了电场缓和(例如，参照专利文献1)。
[0003]【专利文献1】日本特开2000— 312011号公报
[0004]然而，虽然在外周区域内形成用于提高耐压的构造可以提高耐压，但另一方面，存在的问题是，在击穿后雪崩电流会集中到外周区域。雪崩电流集中到外周区域会导致半导体装置的温度局部上升，从而损坏半导体元件。
【发明内容】
[0005]鉴于上述问题，本发明的目的在于提供一种在外周区域内具有用于提高耐压的构造、而且能够抑制形成在元件区域内的半导体元件的损坏的半导体装置。
[0006]根据本发明的一个方式，提供一种半导体装置，其具有配置有半导体元件的元件区域和配置在元件区域的周围的外周区域，其中，半导体装置具有:(^第1导电型的第1半导体区域，其配置在元件区域和外周区域；化)多个第2导电型的第2半导体区域，它们相互隔开间隔地呈点状配置在元件区域的第1半导体区域的上表面，内径是0.5 4 ！！！?20 0 0 第2导电型的第3半导体区域，其围着元件区域而配置在外周区域的第1半导体区域的上表面；以及((1)第1电极，其与第2半导体区域和第3半导体区域的上表面接触地配置在第1半导体区域上，与第2半导体区域形成肖特基结。
[0007]根据本发明，可以提供一种在外周区域内具有用于提高耐压的构造、而且能够抑制形成在元件区域内的半导体元件的损坏的半导体装置。
【专利附图】
【附图说明】
[0008]图1是示出本发明实施方式的半导体装置的结构的示意性剖视图。
[0009]图2是示出本发明实施方式的半导体装置的第2半导体区域的曲率和耐压之间的关系的曲线图。
[0010]图3是示出本发明实施方式的半导体装置的第2半导体区域的内径和耐压之间的关系的曲线图。
[0011]图4是本发明实施方式的半导体装置的第2半导体区域的配置例的示意性俯视图。
[0012]图5是示出与本发明实施方式的半导体装置和比较例相关的耐压和电流之间的关系的曲线图。
[0013]图6是示出半导体装置的击穿位置的例子的示意性剖视图。
[0014]图7是示出本发明实施方式的半导体装置的第2半导体区域的结构例的示意性剖视图。
[0015]标号说明
[0016]1:半导体装置；10:第1半导体区域；20:第2半导体区域；30:第3半导体区域；40:第1电极；50:绝缘膜；60:基体；70:第2电极；101:元件区域；102:外周区域。
【具体实施方式】
[0017]下面，参照附图，说明本发明实施方式。在以下的附图的记载中，对相同或类似的部分附上相同或类似的标号。不过，应注意的是，附图是示意性附图，各层的厚度比率等与实际不同。因此，具体的厚度和尺寸应参考以下的说明来判断。并且，在附图相互间当然也包含有相互的尺寸关系和比率不同的部分。
[0018]并且，以下所示的实施方式是例示出用于使本发明的技术思想具体化的装置和方法的实施方式，本发明的实施方式并不是将构成部件的材质、形状、构造、配置等限定于下述内容。本发明的实施方式可以在权利要求的范围内施加各种变更。
[0019]如图1所示，本发明实施方式的半导体装置1具有配置有半导体元件的元件区域101和配置在元件区域101的周围的外周区域102。半导体装置1具有:第1导电型的第1半导体区域10，其配置在元件区域101和外周区域102 ；多个第2导电型的第2半导体区域20，它们相互隔开间隔地配置在元件区域101的第1半导体区域10的上表面；第2导电型的第3半导体区域30，其围着元件区域101而配置在外周区域102的第1半导体区域10的上表面；以及第1电极40，其与第2半导体区域20和第3半导体区域30的上表面接触地配置在第1半导体区域10上。如后所述，第2半导体区域20在俯视观察时呈点状地配置。第2半导体区域20是以在第1半导体区域10的上部露出端面的方式被埋入的管状的半导体区域，内径I'是0.5 9 III?20 9 III。
[0020]另外，第1导电型和第2导电型是彼此相反的导电型。即，若第1导电型是II型，则第2导电型是]3型，若第1导电型是]3型，则第2导电型是II型。以下，对第1导电型是II型、第2导电型是1)型的情况进行说明。
[0021]第1电极40由与第2半导体区域20形成肖特基结的金属膜等构成。第1电极40例如可以采用铝膜等。并且，第1电极40和第3半导体区域30低电阻接触。另外，在外周区域102的最外缘部，在第1半导体区域10的上表面配置有绝缘膜50，在绝缘膜50上配置有第1电极40的端部。绝缘膜50例如是二氧化硅膜等。
[0022]在第1半导体区域10的与配置有第1电极40的上表面相对的背面，隔着型的基体60配置有第2电极70。也就是说，在元件区域101内形成有分别将第1电极40和第2电极70作为阳电极和阴电极的肖特基势垒二极管(380)来作为半导体元件。第2电极70使用与基体60低电阻接触的金属膜等，例如可以采用钛(11)/镍(附)膜等。
[0023]第3半导体区域30作为提高耐压而配置的保护环或？II？发挥作用。例如图1所示，为了使第3半导体区域30作为保护环发挥作用，在元件区域101的周围呈环状地配置有第3半导体区域30。
[0024]在半导体装置1中，构成380的第2半导体区域20的内径被设定为0.5 ^ III?
这是为了使得380的击穿电压比形成在外周区域102的保护环等用于提高耐压的构造物(以下称为“耐压构造物”。)的击穿电压低。即，通过减小点状的第2半导体区域20的内径，减小了第2半导体区域20的曲率，从而使得击穿电压比外周区域102的耐压构造物的击穿电压低。另外，设第2半导体区域20的内径为设厚度为X，曲率用1丨\表示。
[0025]图2示出第2半导体区域20的曲率和耐压之间的关系。图2中的点八是未考虑第2半导体区域20内的击穿时仅由耐压构造物决定的耐压。特性8是由第2半导体区域20的击穿决定的耐压。在半导体装置1中，将第2半导体区域20的尺寸规定为，按照由特性8表示的第2半导体区域20的曲率进行击穿。
[0026]本发明人得到了如下的新的见解:在如图3所示那样第2半导体区域20的内径!'是0.5^111?201^111的情况下,不是由耐压构造物的击穿来决定,而是由第2半导体区域20的击穿确切地决定半导体装置1的耐压。当脱离该范围时，耐压构造物可能被击穿。
[0027]另外，将半导体装置1的耐压可靠地设为比取决于外周区域102的耐压构造物的耐压低，而且为了降低工作电阻而配置多个第2半导体区域20，由此提高了 380的雪崩耐量。
[0028]如图4所示，第2半导体区域20从俯视方向观察呈点状地配置。图4是透视第1电极40而观察到的俯视图。在图4所示的例子中，是将？型的第2半导体区域20和其周围的II型的周边区域设为一个六边形的单位单元200的结构。也就是说，多个单位单元200邻接配置在元件区域101内。周边区域是第1半导体区域10的形成有第2半导体区域20的区域以外的其余区域。另外，图1是沿着图4的I 一 I方向的剖视图。
[0029]在图4中示出了第2半导体区域20的从俯视方向观察到的俯视形状为圆形的例子。然而，第2半导体区域20的俯视形状也可以是四边形或六边形等多边形。也就是说，第2半导体区域20可以形成为截面是圆形或多边形的柱状。
[0030]并且，图4中示出了第2半导体区域20被配置成从俯视方向观察位于等边三角形的顶点的例子。然而，也可以以呈正方向等其它形状的方式有规则地排列第2半导体区域20。第2半导体区域20的俯视时的相互间隔I？是固定的。
[0031]以第2半导体区域20的相互间隔I？满足以下的式⑴的方式来配置第2半导体区域20:
[0032]((1-/2+0.8 X ^) / (1^/2) |2 ? 0.5 ?..⑴。
[0033]本发明人通过重复实验和研究发现，通过将间隔I？设定为满足式(1)的关系的值以上，能够按照第2半导体区域20的曲率使其击穿。
[0034]另外，为了在第2半导体区域20和耐压构造物的边界部中确保耐压，耐压构造物的元件区域101侧的从俯视方向观察到的外缘形状优选与配置在元件区域101的最外缘的第2半导体区域20的外缘形状相匹配。也就是说，以第3半导体区域30的元件区域101侧的外缘与配置在元件区域101的最外缘的第2半导体区域20的外缘之间的间隔固定的方式，配置第3半导体区域30。例如在如图4所示的例子中，第3半导体区域30的元件区域101侧的外缘与连续地形成有六边形的单位单元200的元件区域101的外缘匹配地呈波形延伸。
[0035]第1半导体区域10例如通过外延生长等形成在II型的基体60上。第1半导体区域10的杂质浓度比基体60低，例如为1217/挪3以下。并且，第1半导体区域10的厚度是5 4 III?15 9 III。根据本发明人的调查，通过使第1半导体区域10的杂质浓度和厚度为上述值，得到了以下的良好结果:能够使380的击穿电压比耐压构造物低，不是由耐压构造物的击穿决定，而是由第2半导体区域20的击穿来确切地决定半导体装置1的耐压。
[0036]第2半导体区域20和第3半导体区域30例如通过使用了由光刻技术形成的掩模的向第1半导体区域10的选择性离子注入和扩散而形成。第2半导体区域20的杂质浓度是5217/。！！！3?1319/挪3。第2半导体区域的厚度是0.5 9 111?1 9 111。
[0037]并且，优选的是，第2半导体区域20的厚度X是第1半导体区域10的厚度0的20%?60%。通过实验得出，当脱离该范围时，耐压构造物可能被击穿。
[0038]另外，通过同时形成第2半导体区域20和第3半导体区域30，能够缩短半导体装置1的制造工序。在该情况下，第2半导体区域20和第3半导体区域30的厚度相同。
[0039]图5示出关于半导体装置1和比较例的耐压和电流之间的关系。比较例是这样的半导体装置:其耐压不是由基于第2半导体区域20的曲率的击穿所决定的，而是由耐压构造物的击穿决定的。在图5中，特性51是半导体装置1的特性，特性32是比较例的特性。
[0040]图5中所示的？1?？3表示在图6所示的半导体装置的位置？1?？3处发生了击穿的情况下的特性变化点。即，在比较例中，通过仿真得到了如下的新的见解:由于在作为保护环发挥作用的第3半导体区域30的外缘部的位置？2处的击穿而使电流开始流动。当电流增加时，由于作为第3半导体区域30的内缘部的位置？1处的击穿、以及在第3半导体区域30的中央部位置？3处的击穿而使电流的流动方式产生偏倚。结果成为特性32那样的紊乱的波形。可以容易预想到该偏倚不仅在纸面横向、而且在进深方向上也会产生。在仅耐压构造物的比较例中，产生了由电流集中引起的发热，由此损坏半导体元件。
[0041]另一方面，在具有元件区域101的半导体装置1中，在元件区域101中流过击穿电流，而且配置有多个点的第2半导体区域20。因此，在由于位置？1处的击穿而使电流开始流动之后，如作为特性31示出的那样，不会产生波形的紊乱。因此，即使在流过相同大小的电流的情况下，虽然比较例的半导体装置发生损坏，但半导体装置1不会发生损坏。也就是说，半导体装置1的雪崩耐量比比较例大。这样，在半导体装置1中，由于不会产生电流集中，因而抑制了半导体元件的损坏。
[0042]如以上说明的那样，根据本发明实施方式的半导体装置1，不是由配置在外周区域102内的保护环等耐压构造物的击穿来决定半导体装置1的耐压，而是由配置在元件区域101内的第2半导体区域20的击穿决定半导体装置1的耐压。因此，不会产生第3半导体区域30内的电流集中等，雪崩耐量提高。其结果，能够抑制配置在元件区域101内的半导体元件的损坏。也就是说，能够提供一种在外周区域内具有用于提高耐压的构造、且能够抑制半导体元件的损坏的半导体装置1。
[0043]?变形例?
[0044]在图1中示出了第2半导体区域20的上表面位置和第1半导体区域10的上表面位置一致的例子。然而，如图7所示，也可以使第2半导体区域20的上表面位置比第1半导体区域10的上表面位置低。
[0045]例如，针对配置第2半导体区域20的位置，预先选择性地蚀刻去除第1半导体区域10的上表面的一部分。然后，向通过蚀刻形成的第1半导体区域10的上表面的凹部内选择性地注入？型杂质，从而将第2半导体区域20形成为图7所示的形状。
[0046]通过使第2半导体区域20的上表面位置比第1半导体区域10的上表面位置低，能够在半导体装置1中将？型杂质注入得较深。例如，使得从第1半导体区域10的上表面位置到第2半导体区域20的上表面位置的距离七成为0.05 4 ！！！?1 4 ！！！左右。击穿除了第2半导体区域20的曲率以外，还取决于从第2半导体区域20的底部到基体60的第1半导体区域10的距离I。也就是说，通过将？型杂质注入得较深并使距离I变窄，能够使第2半导体区域20击穿而在元件区域101内流过击穿电流。
[0047](其它实施方式)
[0048]如上所述通过实施方式记载了本发明，然而应理解的是，形成该公开的一部分的论述和附图并不对本发明进行限定。本领域技术人员可以根据该公开内容得知各种替代实施方式、实施例和运用技术。
[0049]例如，在上述说明中示出了将保护环配置在外周区域102内的例子，然而也可以将电场缓和环$161(1 111111^1118虹叩配置在外周区域102内作为耐压构造物。
[0050]像这样，本发明当然包含未在此记载的各种实施方式等。因此，本发明的技术范围仅由根据上述说明合理得出的权利要求书涉及的发明特定事项来确定。
【权利要求】
1.一种半导体装置，其具有配置有半导体元件的元件区域和配置在所述元件区域的周围的外周区域，所述半导体装置的特征在于，具有: 第I导电型的第I半导体区域，其配置在所述元件区域和所述外周区域； 多个第2导电型的第2半导体区域，它们相互隔开间隔地呈点状配置在所述元件区域的所述第I半导体区域的上表面，所述第2半导体区域的内径是0.5 μ m?20 μ m ; 第2导电型的第3半导体区域，其围着所述元件区域而配置在所述外周区域的所述第I半导体区域的上表面；以及 第I电极，其与所述第2半导体区域和所述第3半导体区域的上表面接触地配置在所述第I半导体区域上，与所述第2半导体区域形成肖特基结。
2.根据权利要求1所述的半导体装置，其特征在于， 设所述第2半导体区域的内径为r、所述第2半导体区域的厚度为X，所述第2半导体区域的相互间隔R满足下式的关系:
{(r/2+0.8 X X) / (R/2)}2 < 0.5。
3.根据权利要求1所述的半导体装置，其特征在于， 所述第2半导体区域的杂质浓度是5E17/cm3?lE19/cm3。
4.根据权利要求3所述的半导体装置，其特征在于， 所述第2半导体区域的厚度是所述第I半导体区域的厚度的20%?60%。
5.根据权利要求1至4中的任意一项所述的半导体装置，其特征在于， 所述第3半导体区域的所述元件区域侧的从俯视方向观察到的外缘形状与配置在所述元件区域的最外缘的所述第2半导体区域的外缘形状相匹配。
6.根据权利要求5所述的半导体装置，其特征在于， 所述第2半导体区域的从俯视方向观察到的形状是圆形、四边形、六边形中的任意一个。
7.根据权利要求5所述的半导体装置，其特征在于， 多个所述第2半导体区域被配置成从俯视方向观察分别位于正方形或等边三角形的顶点。
8.根据权利要求1至4中的任意一项所述的半导体装置，其特征在于， 所述第2半导体区域的上表面位置比所述第I半导体区域的上表面位置低0.05 μ m?I μ m0
9.根据权利要求1至4中的任意一项所述的半导体装置，其特征在于， 所述第2半导体区域的厚度是0.5 μ m?I μ m。
10.根据权利要求1至4中的任意一项所述的半导体装置，其特征在于， 所述半导体装置还具有第2电极，所述第2电极配置在所述第I半导体区域的与配置有所述第I电极的上表面相对的背面上，所述半导体元件是分别将所述第I电极和所述第2电极作为阳电极和阴电极的肖特基势垒二极管。
【文档编号】H01L29/872GK104465794SQ201410415007
【公开日】2015年3月25日 申请日期:2014年8月21日 优先权日:2013年9月24日
【发明者】花冈正行, 近头孝至 申请人:三垦电气株式会社