嵌入式碳化硅的制备方法
【专利摘要】本发明公开了一种嵌入式碳化硅的制备方法，包括：对形成有半导体器件的衬底进行刻蚀，形成凹槽；清洗凹槽表面；原位腐蚀凹槽表面；原子层沉积法在凹槽表面沉积籽晶层；碳化硅沉积，以形成嵌入式碳化硅。通过原子层沉积得到低缺陷和粗糙度良好的硅衬底表面,有助于形成低位错缺陷的嵌入式SiC，可以在确保碳化硅薄膜低缺陷的前提下，提高NMOSFET的电子迁移率，从而提高它的电流驱动能力。
【专利说明】嵌入式碳化娃的制备方法
【技术领域】
[0001] 本发明涉及半导体领域，具体涉及一种嵌入式碳化硅的制备方法。
【背景技术】
[0002] 在45纳米及45纳米以下半导体制造流程中，嵌入式碳化娃（EmbeddedSiC)技 术通过在沟道中产生单轴压应力来提高NM0SFET的电子迁移率，从而提高它的电流驱动能 力。其具体原理是：通过在Si衬底上刻蚀凹槽，选择性地外延生长SiC层，由于SiC晶格常 数与Si不匹配，在垂直沟道方向Si晶格受到压缩产生压应力，而沿沟道方向Si晶格受到 拉伸产生张应力。
[0003]目前，SiC内的C含量对嵌入式碳化硅技术具有较大的影响。这是因为SiC薄膜 中的应变（应力）会随着层厚的增加而增加，当层厚超过某一临界值OO时，SiC将不能形 成很好的单晶结构，在生长过程中就会发生弛豫，薄膜中积累的应变会引起晶面滑移，使界 面原子排列错开，应变急剧释放，以失配位错或者表面起伏的形式释放出来，在薄膜中产生 大量缺陷。该临界值OO与薄膜生长条件相关，而薄膜中c浓度是对薄膜生长条件影响最 大的因素之一。C组分越大，SiC薄膜厚度的临界值越小。但由于C在Si中的固浓度的限 制，目前的业界SiC选择性外延的C的含量为1 %?2%。因此，如何改善嵌入式碳化硅技 术中碳化硅薄膜的缺陷，是本领域技术人员亟待解决的一个技术问题。
【发明内容】
[0004] 本发明提供一种嵌入式氮化硅的制备方法，以解决碳化硅薄膜缺陷较大的问题。
[0005] 为解决上述技术问题，本发明提供一种嵌入式碳化硅的制备方法，包括：对形成有 半导体器件的衬底进行刻蚀，形成凹槽；清洗凹槽表面；原位腐蚀凹槽表面；原子层沉积法 在凹槽表面沉积籽晶层；碳化硅沉积，以形成嵌入式碳化硅。通过原子层沉积得到低缺陷和 粗糙度良好的硅衬底表面，有助于形成低位错缺陷的嵌入式SiC，可以在确保碳化硅薄膜 低缺陷的如提下，提1?NM0SFET的电子迁移率，从而提1?它的电流驱动能力。
[0006] 作为优选，采用SiCoNi预清洗凹槽表面，其在没有电浆和粒子轰击的环境中去除 氧化膜，降低了对娃衬底的破坏。
[0007]作为优选，使用HCl、Cl2或HCl与Cl2的混合气体原位腐蚀凹槽表面，改善凹槽表 面的粗糙度，进而降低碳化硅的缺陷。
[0008] 作为优选，所述原子层沉积法在凹槽表面沉积籽晶层步骤包括：凹槽表面吸附形 成SiH4或Si2H6层；使用H2吹扫衬底表面，使SiH4或Si2H6分解成膜；使用HCl选择性刻蚀 去除非衬底区的非晶硅；重复上述步骤直至形成预定厚度的籽晶层。
[0009] 作为优选，所述原子层沉积的温度范围为500?660度。
[0010] 作为优选，所述籽晶层的厚度为20A?200A。
[0011] 作为优选，所述碳化硅沉积时温度为525?575摄氏度。
[0012] 作为优选，对形成有半导体器件的衬底进行刻蚀，形成凹槽步骤包括：在衬底的 PMOSFET上形成光阻；对NMOSFET进行干法刻蚀形成凹槽；使用酸槽将光阻去除。
[0013] 作为优选，去除光阻后，外延前清洗凹槽表面
[0014] 与现有技术相比，本发明具有以下优点：本发明通过在碳化硅沉积前使用原子层 沉积（ALD)方式在凹槽表面生长一层籽晶层（SeedLayer)，得到低缺陷和粗糙度良好的硅 衬底表面，从而形成低位错缺陷的嵌入式SiC，进而可以在确保碳化硅薄膜低缺陷的前提 下，提高NMOSFET的电子迁移率，从而提高它的电流驱动能力。
【专利附图】
【附图说明】
[0015] 图1为本发明一【具体实施方式】中干法刻蚀后凹槽结构示意图；
[0016] 图2为本发明一【具体实施方式】中光阻去除后凹槽结构示意图；
[0017] 图3为本发明一【具体实施方式】中籽晶层沉积后凹槽结构示意图；
[0018] 图4为本发明一【具体实施方式】中碳化硅沉积后凹槽结构示意图；
[0019] 图5为本发明一【具体实施方式】中籽晶层沉积原理图。
【具体实施方式】
[0020] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明 的【具体实施方式】做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精 准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0021] 请参照图1至图5,所述嵌入式碳化硅的制备方法，包括：
[0022] 首先，对形成有半导体器件的衬底进行刻蚀，形成凹槽2。具体地，如图1所示，在 PMOSFET10上形成光阻1;对另一侧的NMOSFET20进行干法刻蚀形成凹槽2;使用酸槽将 光阻1去除，形成如图2所示的器件。
[0023] 接着，外延前清洗凹槽2表面，去除酸槽清洗的残留物；
[0024] 接着，采用SiCoNi预清洗凹槽2表面，使用SiCoNi预清洗可以在没有电浆和粒子 轰击的环境中去除氧化膜，降低了对硅衬底的破坏。
[0025]接着，使用HCl、Cl2或HCl与Cl2的混合气体原位腐蚀凹槽2表面，改善凹槽2表 面的粗糙度。
[0026] 接着，如图3所示，使用原子层沉积法在凹槽2表面沉积籽晶层3,所述原子层沉积 的温度范围为500?660度。如图5所示，其步骤包括 ：
[0027] 凹槽2表面吸附形成SiH4或Si2H6301;
[0028] 使用H2吹扫凹槽2内的硅衬底表面，使SiH4或Si2H6分解成膜，即在硅衬底表面形 成硅原子膜；
[0029] 使用HCl选择性刻蚀去除非衬底区的非晶娃，保留单晶硅；
[0030] 重复上述步骤直至形成厚度为20A?200A的籽晶层。
[0031] 最后，进行碳化娃沉积，以形成嵌入式碳化娃4,沉积温度为525?575摄氏度。
[0032] 本发明通过原子层沉积得到低缺陷和粗糙度良好的硅衬底表面，有助于形成低 位错缺陷的嵌入式碳化硅4,可以在确保碳化硅薄膜低缺陷的前提下，提高NMOSFET20的 电子迁移率，从而提高它的电流驱动能力。
[0033] 请继续参照图1至图5所示，下面以在28LP的嵌入式碳化硅制备工艺为例，本发 明的具体实施方案如下：
[0034] 首先，导体器件的硅衬底在干法刻蚀后，在NM0SFET20上形成凹槽2 ;
[0035] 接着，使用酸槽将用作掩模的光阻1去除；
[0036] 接着，使用外延前清洗处理凹槽2表面，去除凹槽2表面残留；
[0037]接着，使用SiCoNi预清洗凹槽2表面；
[0038] 接着，使用HC1、Cl2或HCl与Cl2的混合气原位（in-situ)腐蚀凹槽表面；
[0039] 接着，SiH4或Si2H6在5slmH2气氛、590°C温度下，使用原子层沉积（ALD)，并使用 HCl气体选择性刻蚀，生长一层厚度为IOOA的籽晶层（SeedLayer);
[0040] 最后，SiC沉积，形成低位错缺陷的嵌入式碳化娃4。
[0041] 综上所述，本发明的嵌入式碳化硅的制备方法，包括：对形成有半导体器件的衬底 进行刻蚀，形成凹槽2 ;清洗凹槽2表面；原位腐蚀凹槽2表面；原子层沉积法在凹槽2表面 沉积籽晶层3 ;碳化硅沉积，以形成嵌入式碳化硅4。本发明通过在碳化硅沉积前使用原子 层沉积（ALD)方式在凹槽2表面生长一层籽晶层3(SeedLayer)，得到低缺陷和粗糙度良好 的硅衬底表面，从而形成低位错缺陷的嵌入式碳化硅4,进而可以在确保碳化硅薄膜低缺陷 的前提下，提高NM0SFET20的电子迁移率，从而提高它的电流驱动能力。
[0042] 显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神 和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之 内，则本发明也意图包括这些改动和变型在内。
【权利要求】
1. 一种嵌入式碳化娃的制备方法，其特征在于，包括： 对形成有半导体器件的衬底进行刻蚀，形成凹槽； 清洗凹槽表面； 原位腐蚀凹槽表面； 原子层沉积法在凹槽表面沉积籽晶层； 碳化硅沉积，以形成嵌入式碳化硅。
2. 如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，采用SiCoNi预清洗凹 槽表面。
3. 如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，使用HCl、C12或HCl与 Cl2的混合气体原位腐蚀凹槽表面。
4. 如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，所述原子层沉积法在 凹槽表面沉积籽晶层步骤包括： 凹槽表面吸附形成SiH4或Si2H6层； 使用H2吹扫衬底表面，使SiH4或Si2H6分解成膜； 使用HCl选择性刻蚀去除非衬底区的非晶硅； 重复上述步骤直至形成预定厚度的籽晶层。
5. 如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，所述原子层沉积的温 度范围为500?660度。
6. 如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，所述籽晶层的厚度为 20 A ?200A。
7. 如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，所述碳化硅沉积时温 度为525?575摄氏度。
8. 如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，对形成有半导体器件 的衬底进行刻蚀，形成凹槽步骤包括： 在衬底的PM0SFET上形成光阻； 对NM0SFET进行干法刻蚀形成凹槽； 使用酸槽将光阻去除。
9. 如权利要求8所述的嵌入式碳化硅的制备方法，其特征在于，去除光阻后，外延前清 洗凹槽表面。
【文档编号】H01L21/00GK104392922SQ201410697561
【公开日】2015年3月4日 申请日期:2014年11月26日 优先权日:2014年11月26日
【发明者】肖天金 申请人:上海华力微电子有限公司