改善sti边缘外延层的性能的方法及对应的半导体结构的制作方法
【专利摘要】本发明提供一种改善STI边缘外延层的性能的方法及其对应的半导体结构，该方法包括：在半导体衬底上依次形成衬垫氧化层和衬垫氮化层,所述衬垫氧化层的厚度大于100埃；对所述衬垫氧化层和衬垫氮化层进行刻蚀，形成开口；沿所述开口进行刻蚀工艺，形成沟槽；在所述沟槽中填充介质材料，形成STI结构，所述STI结构的上表面高于所述半导体衬底的表面100-200埃；在所述STI结构之间的半导体衬底上形成栅极结构；进行刻蚀工艺，去除STI结构与栅极结构之间的半导体衬底，形成外延开口，位于沟槽侧壁的半导体衬底被保留；以沟槽侧壁的半导体衬底和外延开口底部的半导体衬底为基础，进行外延工艺，形成外延层。本发明改善了STI边缘外延层的性能。
【专利说明】改善STI边缘外延层的性能的方法及对应的半导体结构
【技术领域】
[0001]本发明涉及半导体【技术领域】，尤其涉及一种改善STI边缘外延层的性能的方法及对应的半导体结构。
【背景技术】
[0002]随着超大规模集成电路技术的迅速发展，MOSFET器件的尺寸在不断减小，通常包括MOSFET器件沟道长度的减小，栅氧化层厚度的减薄等以获得更快的器件速度。但是随着超大规模集成电路技术发展至超深亚微米级时，特别是90纳米及以下技术节点时，减小沟道长度会带来一系列问题，为了控制短沟道效应，会在沟道中掺以较高浓度的杂质，这会降低载流子的迁移率，从而导致器件性能下降，单纯的器件尺寸减小很难满足大规模集成电路技术的发展。因此，应力工程的广泛研究用来提高载流子的迁移率，从而达到更快的器件速度，并满足摩尔定律的规律。
[0003]上世纪80年代到90年代，学术界就已经开始基于硅基衬底实现异质结构研究，直到本世纪初才实现商业应用。其中有两种代表性的应力应用，一种是由IBM提出的双轴应力技术(Biaxial Technique);另一种是由Intel提出的单轴应力技术(UniaxialTechnique),即 SMT (Stress Memorizat1n Technology)对 NMOSFET 的沟道施加张应力提高电子的迁移率，选择性(或嵌入)外延生长锗硅SiGe对PM0SFET沟道施加压应力提高空穴的迁移率，从而提高器件的性能。
[0004]目前，对于锗硅外延生长工艺的研究主要集中于如何提高锗硅(SiGe)中锗的浓度，锗的浓度越高，晶格失配越大，产生的应力越大，对载流子迁移率的提高越显著；另外，锗硅的形状，从U—型发展到Σ—型，Σ_型的锗硅更加接近多晶硅的边缘，即靠近器件沟道，应力越直接作用于器件沟道的载流子，对器件性能的提升明显。
[0005]以上所有的研究开发都是基于硅衬底，也就是说，硅衬底提供锗硅生长的种子，锗硅沿着硅的晶格进行外延生长，但是，半导体工艺中，器件之间通过浅沟槽隔离结构(STI结构)实现电学隔离，STI结构中使用二氧化硅进行填充，因此在STI结构与有源区边缘，SiGe外延工艺会受到STI结构的影响，STI结构不能够提供足够的硅“种子”，就会出现STI结构的边缘的外延SiGe生长低落甚至缺失。因此，需要改善STI边缘外延层的性能。
【发明内容】
[0006]本发明解决的问题提供一种改善STI边缘外延层的性能的方法及对应的半导体结构，改善了 STI边缘外延层的性能。
[0007]为解决上述问题，本发明提供一种改善STI边缘外延层的性能的方法，包括:
[0008]提供半导体衬底；
[0009]在所述半导体衬底上依次形成衬垫氧化层和衬垫氮化层，所述衬垫氧化层的厚度大于100埃；
[0010]对所述衬垫氧化层和衬垫氮化层进行刻蚀，形成开口 ；
[0011]沿所述开口对半导体衬底进行刻蚀工艺，形成沟槽，所述沟槽具有朝向栅极结构的一侧；
[0012]在所述沟槽中填充介质材料，形成STI结构，所述STI结构的上表面高于所述半导体衬底的表面100-200埃；
[0013]在所述STI结构之间的半导体衬底上形成栅极结构；
[0014]进行刻蚀工艺，去除STI结构与栅极结构之间的半导体衬底，形成外延开口，位于沟槽侧壁的半导体衬底被保留；
[0015]以沟槽侧壁的半导体衬底和外延开口底部的半导体衬底为基础，进行外延工艺，形成外延层。
[0016]可选地，所述衬垫氧化层厚度小于700埃。
[0017]可选地，所述沟槽刻蚀工艺利用干法刻蚀工艺进行。
[0018]可选地，所述沟槽刻蚀工艺为等离子体刻蚀工艺，所述等离子体刻蚀工艺的气体包括:HBr、02、He、Cl2和NF3，所述等离子体刻蚀的刻蚀时间范围为5-200秒。
[0019]可选地，所述半导体衬底的材质为硅，所述外延层的材质为锗硅。
[0020]可选地，所述衬垫氧化层的材质为氧化硅，所述衬垫氮化层的材质为氮化硅，所述介质材料为氧化硅。
[0021]可选地，所述衬垫氧化层的厚度为100-150埃，所述衬垫氮化层的厚度为100-200埃。
[0022]相应地，本发明还提供一种利用所述方法形成的半导体结构，包括:
[0023]半导体衬底，所述半导体衬底上形成有栅极结构；
[0024]沟槽，位于栅极结构两侧的半导体衬底中；
[0025]介质材料，填充于所述沟槽中，所述介质材料与沟槽构成STI结构，所述STI结构的上表面高于所述半导体衬底的表面100-200埃；
[0026]外延开口，位于STI结构与栅极结构之间的半导体衬底中，所述外延开口与位于沟槽侧壁之间具有半导体衬底；
[0027]外延层，设置于所述外延开口中。
[0028]可选地，所述STI结构的上表面高于所述半导体衬底的表面100-200埃。
[0029]可选地，所述半导体衬底的材质为硅，所述外延层的材质为锗硅。
[0030]与现有技术相比，本发明具有以下优点:
[0031]本发明增加在半导体衬底上形成的氧化层的厚度，该衬垫氧化层在后续沉积介质材料形成STI结构时，能够提高介质材料在沟槽中的高度，使得最终形成的STI结构的表面高于半导体衬底，该高于STI结构的部分能够在对沟槽两侧的半导体衬底进行保护，使得沟槽两侧的半导体衬底免于受到外延层开口刻蚀工艺的作用而保留下来，沟槽两侧的半导体衬底在后续可以作为外延工艺的“种子“，改善了外延层在STI两侧的生长能力，能够在STI两侧形成性能良好的外延层。
【专利附图】
【附图说明】
[0032]图1是现有技术的SiGe外延工艺的半导体器件的结构示意图。
[0033]图2-图3是本发明一个实施例的半导体结构的制作方法剖面结构示意图。
【具体实施方式】
[0034]现有技术在STI边缘外延层的性能需要改善。请参考图1所示的现有技术的SiGe外延工艺的半导体器件的结构示意图。半导体衬底10中形成有STI结构11，相邻的STI结构11之间的半导体衬底10的表面形成有栅氧化层13、位于栅氧化层13上方的多晶硅栅极14、位于多晶硅栅极14两侧的侧墙15、位于栅极结构与STI结构之间的外延层12，所述外延层12利用外延工艺制作。所述半导体衬底10的材质为娃,外延层12的材质为锗娃。以半导体衬底10为基础，进行外延工艺形成外延层12。
[0035]由于外延层12利用外延工艺实现，外延工艺需要以硅为基础，因此位于STI结构11中填充的是二氧化硅，因此STI结构11无法满足外延工艺需要，在STI结构边缘附近的区域，会造成STI结构11的边缘外延层生长低落甚至缺失，因此现有的STI边缘的外延层的性能也受到影响。
[0036]现有技术都的STI结构的上表面通常基本与半导体衬底表面齐平，但是发明人发现，提高STI结构的上表面(即STI结构中填充的介质材料的表面)的高度，使得STI结构的上表面超过半导体衬底的表面，能够在后续刻蚀工艺形成外延开口的过程中对半导体衬底进行保护，使得外延开口刻蚀工艺后SIT结构的沟槽两侧的半导体衬底得以保留，该保留的半导体衬底可以作为外延工艺的“种子”，从而在STI两侧形成具有良好性能的外延层。
[0037]为了解决上述问题，本发明提供一种改善STI边缘外延层的性能的方法，包括:
[0038]提供半导体衬底；
[0039]在所述半导体衬底上依次形成衬垫氧化层和衬垫氮化层，所述衬垫氧化层的厚度大于100埃；
[0040]对所述衬垫氧化层和衬垫氮化层进行刻蚀，形成开口 ；
[0041]沿所述开口对半导体衬底进行刻蚀工艺，形成沟槽，所述沟槽具有朝向栅极结构的一侧；
[0042]在所述沟槽中填充介质材料，形成STI结构，所述STI结构的上表面高于所述半导体衬底的表面100-200埃；
[0043]在所述STI结构之间的半导体衬底上形成栅极结构；
[0044]进行刻蚀工艺，去除STI结构与栅极结构之间的半导体衬底，形成外延开口，位于沟槽侧壁的半导体衬底被保留；
[0045]以沟槽侧壁的半导体衬底和外延开口底部的半导体衬底为基础，进行外延工艺，形成外延层。
[0046]下面结合附图对本发明的技术方案进行详细说明。请参考图2-图3所示的本发明一个实施例的半导体结构的制作方法剖面结构示意图。
[0047]首先，参考图2，提供半导体衬底100。所述半导体衬底100的材质为硅。
[0048]然后，在所述半导体衬底100上依次形成衬垫氧化层101和衬垫氮化层102，所述衬垫氧化层101的厚度大于100埃。通常现有技术的衬垫氧化层的厚度为50埃左右，而本发明将衬垫氧化层的厚度增大，目的就是在厚度，相应提高在STI沟槽中填充的介质材料的厚度，使得STI结构的上表面高于半导体衬底的表面。
[0049]然而，所述衬垫氧化层101的厚度也不宜过厚，以免影对其他工艺步骤造成影响，本发明所述衬垫氧化层的厚度小于700埃。作为优选的实施例，所述衬垫氧化层101的厚度为100-150埃。
[0050]本发明所述的衬垫氧化层101的材质为氧化硅，其可以利用炉管氧化工艺或RTO工艺制作。本实施例中，所述衬垫氧化层101的厚度为200埃，其利用炉管氧化工艺制作。
[0051]所述衬垫氮化层102的材质为氮化硅，所述衬垫氮化层的厚度为100-200埃。本实施例中，所述衬垫氮化层的厚度为200埃，其可以利用化学气相沉积工艺制作。
[0052]接着，仍然参考图2，对所述衬垫氧化层101和衬垫氮化层102进行刻蚀，形成开口，所述开口用于定义沟槽的位置和形状。
[0053]然后，继续参考图2，沿所述开口对开口下方的半导体衬底100进行刻蚀工艺，形成沟槽103，所述沟槽103具有朝向栅极140 (结合图3)的一侧。
[0054]所述沟槽刻蚀工艺可以利用干法刻蚀工艺进行。
[0055]作为一个实施例，所述沟槽刻蚀工艺为等离子体刻蚀工艺，所述等离子体刻蚀工艺的气体包括:HBr、02、He、Cl2和NF3，所述等离子体刻蚀的刻蚀时间范围为5-200秒。所述刻蚀工艺的时间需要根据沟槽的深度来确定。本实施例中，所述刻蚀工艺的时间为30秒。
[0056]接着，参考图3，在所述沟槽中填充介质材料，形成STI结构110，所述STI结构110的上表面高于所述半导体衬底100的表面100-200埃。所述介质层材料的材质为氧化娃。由于所述衬垫氧化层101的厚度相比现有技术大，因此衬垫氧化层101能够将STI结构110的上表面(即沟槽中填充的介质材料的上表面)的高度提高，使得STI结构110的上表面高于半导体衬底100的表面。所述STI结构110的高于半导体衬底100的表面的部分能够在后续工艺步骤中作为STI结构的沟槽两侧的半导体衬底的保护层，使得STI结构的沟槽两侧的半导体衬底能够保留。
[0057]然后，去除衬垫氧化层101和衬垫氮化层102，在所述STI结构110之间的半导体衬底100上形成栅氧化层130和位于栅氧化层130上方的栅极结构，所述栅极结构包括；栅极140，其材质为多晶硅；侧墙150，位于栅极140两侧，所述侧墙150的材质为氮化硅。作为一个实施例，在后续还可以在侧墙150的氮化硅层两侧形成氧化硅层-氮化硅层，形成NON结构侧墙结构。
[0058]接着，进行刻蚀工艺，去除STI结构110与栅极结构之间的半导体衬底，形成外延开口，由于STI结构10的高于半导体衬底100的部分的保护，位于STI结构的沟槽侧壁的半导体衬底被保留，保留的半导体衬底在后续能够作为外延工艺的基础。
[0059]最后，以沟槽侧壁的半导体衬底100和外延开口底部的半导体衬底为基础,进行外延工艺，形成外延层120。作为一个实施例,所述半导体衬底的材质为娃,所述外延层的材质为锗娃。
[0060]在后续，还需要按照现有的工艺流程在侧墙150两侧形成氧化硅层-氮化硅层，之后进行离子注入在外延层中形成轻掺杂源极/漏极，并形成源极/漏极。
[0061]相应地，本发明还提供一种利用所述方法形成的半导体结构，包括:
[0062]半导体衬底100，所述半导体衬底100上形成有栅极结构，所述栅极结构包括位于栅极氧化硅层130上的栅极140，位于栅极140两侧的侧墙150 ；
[0063]沟槽，位于栅极结构两侧的半导体衬底100中；
[0064]介质材料，填充于所述沟槽中，所述介质材料与沟槽构成STI结构110，所述STI结构110的上表面高于所述半导体衬底的表面100-200埃；
[0065]外延开口，位于STI结构与栅极结构之间的半导体衬底100中，所述外延开口与位于沟槽侧壁之间具有半导体衬底；
[0066]外延层120，设置于所述外延开口中。
[0067]作为一个实施例，所述STI结构的上表面高于所述半导体衬底的表面100-200埃，所述高出的部分能够保证在形成外延开口过程中在STI两侧保留一定的半导体衬底，该保留的半导体衬底能作为后续的外延工艺的“种子”，在沟槽两侧形成性能良好的外延层。所述半导体衬底的材质为娃，所述外延层的材质为锗娃。
[0068]综上，本发明增加在半导体衬底上形成的氧化层的厚度，该衬垫氧化层在后续沉积介质材料形成STI结构时，能够提高介质材料在沟槽中的高度，使得最终形成的STI结构的表面高于半导体衬底，该高于STI结构的部分能够在对沟槽两侧的半导体衬底进行保护，使得沟槽两侧的半导体衬底免于受到外延层开口刻蚀工艺的作用而保留下来，沟槽两侧的半导体衬底在后续可以作为外延工艺的“种子“，改善了外延层在STI两侧的生长能力，能够在STI两侧形成性能良好的外延层。
[0069]因此，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
【权利要求】
1.一种改善STI边缘外延层的性能的方法，其特征在于，包括: 提供半导体衬底； 在所述半导体衬底上依次形成衬垫氧化层和衬垫氮化层，所述衬垫氧化层的厚度大于100埃； 对所述衬垫氧化层和衬垫氮化层进行刻蚀，形成开口 ； 沿所述开口对半导体衬底进行刻蚀工艺，形成沟槽，所述沟槽具有朝向栅极结构的一侧； 在所述沟槽中填充介质材料，形成STI结构，所述STI结构的上表面高于所述半导体衬底的表面100-200埃； 在所述STI结构之间的半导体衬底上形成栅极结构； 进行刻蚀工艺，去除STI结构与栅极结构之间的半导体衬底，形成外延开口，位于沟槽侧壁的半导体衬底被保留； 以沟槽侧壁的半导体衬底和外延开口底部的半导体衬底为基础，进行外延工艺，形成外延层。
2.如权利要求1所述的改善STI边缘外延层的性能的方法,其特征在于，所述衬垫氧化层厚度小于700埃。
3.如权利要求1所述的改善STI边缘外延层的性能的方法，其特征在于，所述沟槽刻蚀工艺利用干法刻蚀工艺进行。
4.如权利要求3所述的改善STI边缘外延层的性能的方法，其特征在于，所述沟槽刻蚀工艺为等离子体刻蚀工艺，所述等离子体刻蚀工艺的气体包括:HBr、02、He、Cl2和NF3，所述等离子体刻蚀的刻蚀时间范围为5-200秒。
5.如权利要求1所述的改善STI边缘外延层的性能的方法，其特征在于，所述半导体衬底的材质为硅，所述外延层的材质为锗硅。
6.如权利要求1所述的改善STI边缘外延层的性能的方法,其特征在于，所述衬垫氧化层的材质为氧化娃，所述衬垫氮化层的材质为氮化娃，所述介质材料为氧化娃。
7.如权利要求1所述的改善STI边缘外延层的性能的方法,其特征在于，所述衬垫氧化层的厚度为100-150埃，所述衬垫氮化层的厚度为100-200埃。
8.利用权利要求1的方法形成的半导体结构，其特征在于，包括: 半导体衬底，所述半导体衬底上形成有栅极结构； 沟槽，位于栅极结构两侧的半导体衬底中； 介质材料，填充于所述沟槽中，所述介质材料与沟槽构成STI结构，所述STI结构的上表面高于所述半导体衬底的表面100-200埃； 外延开口，位于STI结构与栅极结构之间的半导体衬底中，所述外延开口与位于沟槽侧壁之间具有半导体衬底； 外延层，设置于所述外延开口中。
9.如权利要求8所述的半导体结构，其特征在于，所述STI结构的上表面高于所述半导体衬底的表面100-200埃。
10.如权利要求8所述的半导体结构，其特征在于，所述半导体衬底的材质为硅，所述外延层的材质为锗硅。
【文档编号】H01L21/336GK104393050SQ201410697455
【公开日】2015年3月4日 申请日期:2014年11月26日 优先权日:2014年11月26日
【发明者】周建华 申请人:上海华力微电子有限公司