高频ipd模块三维集成晶圆级封装结构及封装方法
【专利摘要】本发明涉及一种高频IPD模块三维集成晶圆级封装结构及封装方法，包括PCB系统板，其特征是：在所述PCB系统板上堆叠低频IPD封装体，在低频IPD封装体上堆叠射频IPD封装体；所述PCB系统板通过焊球与低频IPD封装体的正面连接，低频IPD封装体通过焊球实现与外界的电学连接；所述低频IPD封装体通过第一金属焊垫和第二金属焊垫与射频IPD封装体连接。本发明将射频IPD模块功能进行分割，将IPD芯片分割为低频电路和射频电路两部分，并采用基于高电阻硅材料的晶圆级平面加工、TSV三维集成晶圆工艺，实现三维结构的射频IPD模块封装，减少射频IPD模块对于PCB系统板上信号线路的干扰。同时，占用PCB系统板的面积也相应减小，有利于实现器件和系统小型化。
【专利说明】高频IPD模块三维集成晶圆级封装结构及封装方法
【技术领域】
[0001]本发明涉及一种高频iro模块三维集成晶圆级封装结构及封装方法，属于iro器件【技术领域】。
【背景技术】
[0002]经过近十年的发展，iro(集成无源器件)目前在市场上获得越来越普遍的认同。推动iro发展的动力主要来自移动通讯产品，以常用的双频手机为例，整机中约有近100~300个元器件，而无源器件在手机元器件中占95%的数量，及总体PCB面积的70% ;有鉴于此，制造商对于IPD (集成无源器件)的需求将继续增长，因为采用集成方案，仍是持续缩小尺寸、增加功能的屈指可数的方法之一。前几年大多数Iro类元件主要集中在基带应用中，近年来应用领域不断扩大，尤其在射频领域增长较快，目前许多应用都可以做成薄膜Iro类元件。
[0003]但传统应用的射频iro器件产生的辐射较容易被耦合到PCB系统板的信号路径上，产生射频噪声，对PCB系统板上的电路发生干扰，影响手机的音频、视频的通话质量。
[0004]为解决射频iro芯片和PCB系统板之间信号干扰问题的一个有效途径就是在PCB系统板内设置地线包围信号线(简称，包地)，然而，包地会导致布线量增加，使原本有限的PCB布线区域变得更加拥挤，制造工艺复杂，提高成本。另外，包地地线也会增大信号的分布电容，使传输线阻抗增大，信号沿变缓；包地产生的寄生电学效应也是该方案主要的负面影响。
【发明内容】
[0005]本发明的目的是克服现有技术中存在的不足，提供一种高频iro模块三维集成晶圆级封装结构及封装方法，减少射频iro模块对PCB系统板上信号线路的干扰，同时，能够减小PCB系统板的面积。
[0006]按照本发明提供的技术方案，所述高频iro模块三维集成晶圆级封装结构，包括PCB系统板，其特征是:在所述PCB系统板上堆叠低频iro封装体，在低频iro封装体上堆叠射频Iro封装体；所述低频iro封装体包括第一高阻硅晶圆，在第一高阻硅晶圆的正面设置低频iro电路，在第一高阻硅晶圆的正面和低频iro电路表面覆盖第一钝化层，在第一高阻硅晶圆的背面刻蚀形成第一 TSV孔，在第一 TSV孔中填充第一导电材料，在第一高阻硅晶圆的背面设置第一金属焊垫，第一金属焊垫连接第一导电材料；所述射频iro封装体包括第二高阻硅晶圆，在第二高阻硅晶圆的正面设置射频IPD电路，在第二高阻硅晶圆的正面和射频IPD电路表面覆盖起保护作用的第二钝化层，在第二高阻硅晶圆的背面刻蚀形成第二 TSV孔，在第二 TSV孔中填充第二导电材料，在第二高阻硅晶圆的背面设置第二金属焊垫，第二金属焊垫连接第二导电材料；所述PCB系统板通过焊球与低频iro封装体的正面连接，低频iro封装体通过第一金属焊垫和第二金属焊垫与射频iro封装体连接。
[0007]所述第一金属焊垫和第二金属焊垫之间通过互联介质材料连接。
[0008]所述高频iro模块三维集成晶圆级封装方法，其特征是，包括以下步骤:
(1)低频Iro封装体的制作:
在第一高阻硅晶圆的正面加工低频IPD电路，在第一高阻硅晶圆和低频IPD电路表面覆盖第一钝化层；对第一高阻硅晶圆的背面进行减薄，并从背面做硅刻蚀，刻蚀至低频IPD电路，形成第一 TSV孔；在第一 TSV孔中填充第一导电材料，在第一高阻硅晶圆背面制作第一金属焊垫；
(2)射频iro封装体的制作:
在第二高阻硅晶圆的正面加工射频IPD电路，在第二高阻硅晶圆和射频IPD电路表面覆盖第二钝化层；对第二高阻硅晶圆的背面进行减薄，并从背面做硅刻蚀，刻蚀至射频IPD电路，形成第二 TSV孔；在第二 TSV孔中填充第二导电材料，在第一高阻硅晶圆背面制作第二金属焊垫；
(3)射频iro封装体和低频iro封装体的晶圆级堆叠:
第一步，将射频iro封装体和低频iro封装体通过第一金属焊垫和第二金属焊垫实现互联；
第二步，在低频iro封装体的正面将电源、信号线导出，并通过焊球实现于外界的电学连接；
第三步，将低频iro封装体通过焊球焊接到PCB系统板上。
[0009]本发明将射频IPD模块功能进行分割，将IPD芯片分割为低频电路和射频电路两部分，并采用基于高电阻硅材料的晶圆级平面加工、TSV三维集成晶圆工艺，实现三维结构的射频Iro模块封装，减少射频iro模块对于PCB系统板上信号线路的干扰。除此之外，采用三维堆叠的器件结构，射频iro模块也面积也大幅缩小，占用PCB系统板的面积也相应减小，有利于实现器件和系统小型化。
【专利附图】
【附图说明】
[0010]图1?图13为所述高频iro模块三维集成晶圆级封装结构的制造过程的示意图。
[0011]图1为在第一高阻硅晶圆上加工低频IPD电路的示意图。
[0012]图2为得到第一钝化层的示意图。
[0013]图3为得到第一 TSV孔的示意图。
[0014]图4为得到第一导电材料的示意图。
[0015]图5为得到第一金属焊垫的示意图。
[0016]图6为在第二高阻硅晶圆上加工射频IPD电路的示意图。
[0017]图7为得到第二钝化层的示意图。
[0018]图8为得到第二 TSV孔的示意图。
[0019]图9为得到第二导电材料的示意图。
[0020]图10为得到第二金属焊垫的示意图。
[0021]图1i为低频iro封装体和射频iro封装体实现互联的示意图。
[0022]图12为得到焊球的示意图。
[0023]图13为本发明所述高频iro模块三维集成晶圆级封装结构的示意图。
[0024]图中序号:PCB系统板1、低频Iro封装体2、射频II3D封装体3、第一高阻硅晶圆4、第一 TSV孔5、第一导电材料6、低频IPD电路7、第一钝化层8、第一金属焊垫9、第二高阻硅晶圆10、射频IPD电路11、第二钝化层12、第二 TSV孔13、第二导电材料14、第二金属焊垫
15、焊球16、互联介质材料17。
【具体实施方式】
[0025]下面结合具体附图对本发明作进一步说明。
[0026]如图13所示:本发明所述高频Iro模块三维集成晶圆级封装结构包括PCB系统板1，PCB系统板I上堆叠低频iro封装体2，在低频iro封装体2上堆叠射频iro封装体3 ；
所述低频Iro封装体2包括第一高阻硅晶圆4，在第一高阻硅晶圆4的正面设置低频IPD电路7，在第一高阻硅晶圆4的正面和低频IPD电路7表面覆盖起保护作用的第一钝化层8，在第一高阻硅晶圆4的背面刻蚀形成第一 TSV孔5，在第一 TSV孔5中填充第一导电材料6，在第一高阻硅晶圆4的背面设置第一金属焊垫9，第一金属焊垫9连接第一导电材料6 ;
所述射频iro封装体3包括第二高阻硅晶圆10，在第二高阻硅晶圆10的正面设置射频IPD电路11，在第二高阻硅晶圆10的正面和射频IPD电路11表面覆盖起保护作用的第二钝化层12，在第二高阻硅晶圆10的背面刻蚀形成第二 TSV孔13，在第二 TSV孔13中填充第二导电材料14，在第二高阻硅晶圆10的背面设置第二金属焊垫15，第二金属焊垫15连接第二导电材料14 ；
所述PCB系统板I通过焊球16与低频IPD封装体2的正面连接，低频IH)封装体2通过焊球16实现与外界的电学连接；所述低频iro封装体2通过第一金属焊垫9和第二金属焊垫15与射频Iro封装体3连接，第一金属焊垫9和第二金属焊垫15之间通过互联介质材料17连接。
[0027]所述高频IPD模块三维集成晶圆级封装方法，包括以下步骤:
(1)低频iro封装体的制作:
第一步，如图1所示，在第一高阻硅晶圆4的正面利用平面工艺加工低频IPD电路7 ；第二步，如图2所示，在第一高阻硅晶圆4和低频IPD电路7的表面进行钝化层处理，得到覆盖于第一高阻硅晶圆4和低频IPD电路7表面的第一钝化层8，起保护作用；
第三步，如图3所示，对第一高阻硅晶圆4的背面进行减薄，并从背面做硅刻蚀，刻蚀至低频IPD电路7为止，形成第一 TSV孔5 ；
第四步，如图4所示，在第一 TSV孔5中填充第一导电材料6，可采用溅射、电镀等手段实现导电连接；
第五步，如图5所示，在第一高阻硅晶圆4背面制作第一金属焊垫9，为后续晶圆之间的堆叠做准备；
(2)射频iro封装体的制作:
第一步，如图6所示，在第二高阻硅晶圆10上利用平面工艺加工射频IPD电路11 ；第二步，如图7所示，在第二高阻硅晶圆10和射频IPD电路11表面进行钝化层处理，得到覆盖于第二高阻硅晶圆10和射频IPD电路11表面的第二钝化层12，起保护作用；第三步，如图8所示，对第二高阻硅晶圆10的背面进行减薄，并从背面做硅刻蚀，刻蚀至射频IPD电路11为止，形成第二 TSV孔13 ； 第四步，如图9所示，在第二 TSV孔13中填充第二导电材料14，可采用溅射、电镀等手段实现导电连接；
第五步，如图10所示，在第一高阻硅晶圆10背面制作第二金属焊垫15，为后续堆叠做准备；
(3)射频iro封装体和低频iro封装体的晶圆级堆叠:
第一步，如图1i所示，将射频iro封装体3和低频iro封装体2通过第一金属焊垫9和第二金属焊垫15实现互联，第一金属焊垫9和第二金属焊垫15之间由互联介质材料17连接，互联介质材料可以是金属焊料，银浆，各向同性导电胶，各向异性导电胶，导电胶膜等；
第二步，如图12所示，在低频iro封装体2的正面将电源、信号线导出，并通过焊球16实现于外界的电学连接；
第三步，如图13所示，将低频Iro封装体2通过焊球16焊接到PCB系统板I上，实现系统功能。
【权利要求】
1.一种高频Iro模块三维集成晶圆级封装结构，包括PCB系统板(1)，其特征是:在所述PCB系统板(I)上堆叠低频IPD封装体(2)，在低频Iro封装体(2)上堆叠射频IH)封装体(3);所述低频Iro封装体(2)包括第一高阻硅晶圆(4)，在第一高阻硅晶圆(4)的正面设置低频IPD电路(7)，在第一高阻硅晶圆(4)的正面和低频IPD电路(7)表面覆盖第一钝化层(8)，在第一高阻硅晶圆(4)的背面刻蚀形成第一 TSV孔(5)，在第一 TSV孔(5)中填充第一导电材料(6)，在第一高阻硅晶圆(4)的背面设置第一金属焊垫(9)，第一金属焊垫(9)连接第一导电材料(6);所述射频iro封装体(3)包括第二高阻硅晶圆(10)，在第二高阻硅晶圆(10)的正面设置射频IPD电路(11)，在第二高阻硅晶圆(10)的正面和射频IPD电路(11)表面覆盖起保护作用的第二钝化层(12)，在第二高阻硅晶圆(10)的背面刻蚀形成第二 TSV孔(13)，在第二 TSV孔(13)中填充第二导电材料(14)，在第二高阻硅晶圆(10)的背面设置第二金属焊垫(15)，第二金属焊垫(15)连接第二导电材料(14);所述PCB系统板(I)通过焊球(16)与低频Iro封装体(2)的正面连接，低频Iro封装体(2)通过第一金属焊垫(9)和第二金属焊垫(15)与射频Iro封装体(3)连接。
2.如权利要求1所述的高频iro模块三维集成晶圆级封装结构，其特征是:所述第一金属焊垫(9)和第二金属焊垫(15)之间通过互联介质材料(17)连接。
3.一种高频iro模块三维集成晶圆级封装方法，其特征是，包括以下步骤: (1)低频Iro封装体的制作: 在第一高阻硅晶圆(4)的正面加工低频IPD电路(7)，在第一高阻硅晶圆(4)和低频IPD电路(7)表面覆盖第一钝化层(8);对第一高阻硅晶圆(4)的背面进行减薄，并从背面做硅刻蚀，刻蚀至低频IPD电路(7)，形成第一 TSV孔(5);在第一 TSV孔(5)中填充第一导电材料(6)，在第一高阻硅晶圆(4)背面制作第一金属焊垫(9); (2)射频iro封装体的制作: 在第二高阻硅晶圆(10)的正面加工射频IPD电路(11)，在第二高阻硅晶圆(10)和射频IPD电路(11)表面覆盖第二钝化层(12);对第二高阻硅晶圆(10)的背面进行减薄，并从背面做硅刻蚀，刻蚀至射频IPD电路(11 )，形成第二 TSV孔(13);在第二 TSV孔(13)中填充第二导电材料(14)，在第一高阻硅晶圆(10)背面制作第二金属焊垫(15); (3)射频iro封装体和低频iro封装体的晶圆级堆叠: 第一步，将射频Iro封装体(3)和低频iro封装体(2)通过第一金属焊垫(9)和第二金属焊垫(15)实现互联； 第二步，在低频iro封装体(2)的正面将电源、信号线导出，并通过焊球(16)实现于外界的电学连接； 第三步，将低频iro封装体(2)通过焊球(16)焊接到PCB系统板(I)上。
【文档编号】H01L23/538GK104486907SQ201410751394
【公开日】2015年4月1日 申请日期:2014年12月10日 优先权日:2014年12月10日
【发明者】孙鹏, 何洪文, 徐健 申请人:华进半导体封装先导技术研发中心有限公司