技术领域本发明涉及半导体集成电路制造领域，更具体地，涉及一种形成纳米线阵列的方法。
背景技术：
随着集成电路器件根据摩尔定律的要求持续微缩，及消费市场对更先进器件的需求，当前先进的逻辑CMOS器件技术已经达到22nm节点，并有望准时进入14/16nm节点。这对许多工艺技术提出了挑战，特别是刻蚀技术，由于它形成了器件的图形特别是有源区线条，使得集成电路的制造成为可能。其中，刻蚀形成用作源漏区和沟道区的纳米线是CMOS超大规模集成电路的关键技术。此外，使用三维堆叠“栅全围绕”(gateallaround)纳米线沟道的纳米线晶体管，具有超低静态功耗和较高的驱动电流，是集成电路22纳米技术代以下极有潜力的器件结构。此外，刻蚀形成的精细纳米线不仅可以用于新技术集成电路，而且在生物医学等方面具有广阔的应用前景。例如，纳米线晶体管传感器可以用于无标签的分子检测，如蛋白质，核酸和病毒。它相比于传统的生物检测方法，具有灵敏度更高，速度更快等优点，广受研究者的追捧。在现有的纳米线晶体管制造中，intel等公司采用外延硅/锗硅叠层，干法刻蚀，之后再选择性腐蚀掉硅层或锗硅层从而形成纳米线阵列。这个方法可以通过多个重叠分层之间的刻蚀选择性而精确控制纳米线的宽度，但缺点主要是与传统的IC制程不兼容，因为需要沉积不同的多层材料并且采用额外不同的刻蚀工艺(例如引入不同于Si刻蚀的其他刻蚀机制)。另一方面，折衷通过刻蚀直接在图形化硅衬底上形成的纳米线阵列中每条纳米线的剖面形状通常为菱形，这是因为各向同性刻蚀工艺难以形成完美的圆弧性，特别是侧向侵蚀的速率难以控制。
技术实现要素：
有鉴于此，本发明的目的在于提供一种新的对纳米线进行圆化的方法：对纳米线进行H2退火，使纳米线圆化，再通过牺牲氧化去除纳米线表面重构的硅层，从而形成质量良好的圆柱型纳米线。实现本发明的上述目的，是通过提供一种形成纳米线阵列的方法，包括：步骤1、执行多个周期性刻蚀工艺，在衬底上形成多个纳米线构成的阵列；步骤2、退火，使得多个纳米线圆化；步骤3、在多个纳米线表面形成牺牲层；步骤4、去除牺牲层，留下圆柱形的多个纳米线。其中，步骤1中每个纳米线截面为菱形或椭圆形。其中，步骤1中每个周期性刻蚀工艺进一步包括：a1、去除衬底顶面的氧化物或保护层；a2、各向异性刻蚀形成具有垂直侧壁的沟槽；a3、各向同性刻蚀形成凹陷部和突出部，相邻刻蚀周期的突出部构成纳米线。其中，步骤a1采用碳氟基刻蚀气体进行等离子干法刻蚀，刻蚀气体为碳氟比小、不易引起侧壁CF基聚合物堆积，优选地包括CF4、CHF3等及其组合，并优选地采用选自He、Ar或其组合的气体进行稀释。其中，步骤a2采用氯基或溴基刻蚀气体进行等离子体干法刻蚀，刻蚀气体优选地包括HBr、Cl2、Br2、HCl、O2等及其组合。其中，步骤a3采用氟基刻蚀气体进行等离子体干法刻蚀，刻蚀气体例如NF3、SF6、F2、COF2等原子量较大和/或且含氟比较大的气体。其中，多个周期性刻蚀工艺的每两个相邻的周期性刻蚀工艺之间进一步包括，采用氧化性气体和/或氮化性进行等离子体氧化工艺和/或等离子体氮化工艺，在衬底和纳米线上形成保护层；其中优选地，氧化性气体和/或氮化性气体包括O2、O3、N2、NO2、NO、N2O等及其组合。其中，在还原性气体氛围下执行退火，还原性气体优选为H2、NH3、CO等及其组合；腔内压力例如10～500mtorr、优选20～100mtorr并最优选40～60mtorr，腔内温度450～950℃、优选500～900℃、最佳600～750℃。其中，形成牺牲层的步骤包括通入氧化性气体或氮化性气体，例如O2、O3、N2、NO2、NO、N2O等及其组合，形成了氮化硅、氧化硅或氮氧化硅材质的牺牲层。其中，采用湿法腐蚀去除牺牲层。依照本发明的形成纳米线阵列的方法，通过对纳米线退火圆化之后牺牲氧化而去除表面重构的硅层，形成质量良好的圆柱型纳米线，提高了纳米线阵列的均匀性，提高了器件性能和可靠性。附图说明以下参照附图来详细说明本发明的技术方案，其中：图1至图4为依照本发明的形成纳米线阵列的方法各步骤的剖面示意图；以及图5为依照本发明的形成纳米线阵列的方法的流程图。具体实施方式以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。参照图5以及图1，在衬底1上形成非圆柱形的纳米线阵列1N。具体地，在衬底1上形成硬掩模图形(未示出)。提供衬底1，其可以是体Si、SOI、体Ge、GeOI、SiGe、GeSb，也可以是III--V族或者II--VI族化合物半导体衬底，例如GaAs、GaN、InP、InSb等等。为了与现有的CMOS工艺兼容以应用于大规模数字集成电路制造，衬底优选地为体Si或者SOI。在衬底1上通过快速热氧化(RTO)、SACVD、LPCVD、PECVD、HDPCVD、旋涂、喷涂、丝网印刷、溅射、蒸发等等工艺形成硬掩膜层，其材质可以是氧化硅、氮化硅、氮氧化硅、类金刚石无定型碳(DLC)、及其组合(组合方式可以是堆叠也可以是混杂)。采用常规的旋涂、曝光、显影等方法，在硬掩模层之上形成了由光刻胶层构成的软掩模图形(未示出)。在本发明一个优选实施例中，采用适用于电子束光刻的精细光刻胶以便提高图形的精确度。此外，在本发明其他实施例中，也可以采用适用于沉浸式193nm光刻工艺、i线、g线光刻工艺的普通光刻胶在硬掩膜层上涂覆光刻胶。以软掩模图形为掩模，刻蚀硬掩模层形成硬掩模图形。如图1所示，硬掩膜图形为平行分布的多个纳米级线条，其宽度例如为10～500nm、优选为20～300nm、并最佳30～100nm、例如40nm。执行多个刻蚀周期，以硬掩膜图形为掩膜，刻蚀下方的衬底1，得到圆弧形的凹陷部1R和衬底上留下的突出部1P。每一个刻蚀周期使得衬底1剩余材料也即刻蚀留下的突出部1P构成了纳米线1N排列成的行，形成了纳米线1N构成的阵列。刻蚀设备例如采用电容耦合等离子体(CCP)或电感耦合等离子体(ICP、TCP)腔体，具有双射频。高频功率为主要用来产生高浓度的等离子体，用于调节等离子体密度；低频系统用于增强离子能量及轰击强度，提升刻蚀方向性。射频之间是相互独立的，以免相互影响。这使得可以根据刻蚀材料和结构的具体特点进行不同的优化。如通过调节调频射频电源获得更高密度的等离子体，增加刻蚀速度。亦可调节低频射频电源获得合适的轰击强度，控制刻蚀的形貌及损伤程度。具体地，在一个刻蚀周期内部，可以分为以下三步子刻蚀步骤：a1、任选地，采用碳氟基刻蚀气体等离子体干法刻蚀去除结构顶表面(也即水平方向上的)原生氧化层。碳氟基刻蚀气体例如CF4、CHF3等碳氟比较小、不易引起侧壁CF基聚合物堆积的刻蚀气体，最佳为CF4。刻蚀气体采用He、Ar等气体稀释。a2、用氯素或溴基刻蚀气体等离子体干法刻蚀，执行各向异性刻蚀。主要用于垂直向下刻蚀衬底1形成垂直侧壁(如虚线所示)的沟槽，刻蚀气体选择HBr、Cl2、Br2、HCl等及其组合，并可以任选地增加少量氧化性气体如O2以增加刻蚀衬底1速度。a3、用氟基刻蚀气体等离子干法刻蚀，执行各向同性刻蚀。主要用于在硬掩膜图形下方形成凹陷部1R以及凹陷部所夹持的衬底1剩余材料的突出部1P。刻蚀气体例如NF3、SF6、F2、COF2等原子量较大和/或且含氟比较大的气体，获得菱形或椭圆形的凹陷部1R侧壁。任选地，在每个周期的步骤a3之后以及在下一个周期的步骤a1之前，在同一个腔室中，停止通入刻蚀气体，而仅通入氧化性气体或氮化性气体，例如O2、O3、N2、NO2、NO、N2O等及其组合，形成氧化硅、氮化硅或氮氧化硅的临时性保护层(未示出)覆盖在结构露出表面上，例如在突出部1P的侧壁、凹陷部1R的侧壁、衬底1的顶部。该临时性保护层可以在后续多个周期刻蚀过程中保护已经形成的纳米线结构不受到过分侵蚀，从而提高了纳米线阵列之间上下多层的尺寸均匀性。自然，如果没有形成临时性保护层，则后续刻蚀周期中不必再额外执行上述子步骤a1。在此过程中，如果采用了临时性保护层，则可以由步骤a1先采用小碳氟比刻蚀气体去除了结构顶部的氧化物—临时保护层，因此可以继续向下刻蚀得到后续的凹陷部和突出部；但是同时由于上述氯基、溴基、氟基刻蚀气体对于氧化物刻蚀速率较小，因此临时保护层能够保证纳米线1N不受步骤a3中各向同性刻蚀的侧向侵蚀而缩窄，使得上下多层纳米线的宽度一致，提高了制造精度。值得注意的是，虽然本申请仅列举了3个交替周期也即上下3层纳米线1N，但是本申请也可以增加或者减小纳米线层数，例如执行2～20、优选3～15、更优选5～12、最佳8个刻蚀--氧化循环周期(每个周期内依次完成了a1～a3三个刻蚀子步骤以及一个氧化工艺步骤)以形成数目不等的纳米线阵列。随后，清洗并去除硬掩膜图形。采用惰性气体或氧气进行等离子体干法刻蚀去除结构表面的反应生成物，例如CF基聚合物。优选地，采用DHF、DBOE、HF湿法清洗。此后，采用湿法或者干法工艺去除硬掩膜图形2。例如采用稀释的HF、缓释刻蚀液(BOE)针对氧化硅材质，采用热磷酸针对氮化硅材质，采用氧等离子干法刻蚀针对DLC材质(优选地随后进一步采用dHF、dBOE等湿法工艺去除表面氧化硅薄层)。如此，得到了如图1所示的多层纳米线阵列，相邻两个刻蚀周期中衬底剩余材料连接构成了纳米线1N，纳米线1N的宽度小于突出部1P的宽度。例如通过控制刻蚀参数与氧化参数，使得纳米线1N宽度仅为硬掩膜图形宽度的0.4～0.7倍。值得注意的是，由于难以通过控制刻蚀参数使得侧向侵蚀速率完全等于垂直刻蚀速率，并且侵蚀是倾向于径向地向纳米线中心发展而不是周向地仅发生在纳米线周缘上，因此凹陷部1R和突出部1P的侧面曲线不可能为圆形，也即纳米线1N截面/剖面非圆形，纳米线1N非圆柱形。参照图5以及图2，退火圆化纳米线阵列1N。优选地，在与刻蚀相同的处理腔室、例如等离子体刻蚀腔室内，停止通入刻蚀性气体或者氧化性气体，而通入还原性气体，例如H2、NH3、CO等及其组合。腔内压力例如10～500mtorr、优选20～100mtorr并最优选40～60mtorr，腔内温度450～950℃、优选500～900℃、最佳600～750℃。如图所示，在退火过程中，构成纳米线1N的与衬底1相同的材料(例如硅)重构、部分熔融，在表面张力的作用下倾向于成为圆柱形而具有圆形截面。然而，普通的圆化工艺所形成的圆柱纳米线在表面分布了重构的半导体材料层，在退火圆化期间可能会发生晶格错位等缺陷，使得纳米线表面缺陷密度增大，由此在后续用作半导体器件沟道区、源漏区时造成器件接触电阻增大、寄生效应增多，使得器件性能退化并且稳定性降低。为此，本发明执行了参照图5以及图3所示的创新性工艺，通过氧化工艺或者氮化工艺，在纳米线阵列1N表面形成牺牲层2，通过消耗纳米线1N的表面材质而去除了重构层，仅留下了中心的圆柱形纳米线1n。在同一个腔室中，停止通入刻蚀气体，而仅通入氧化性气体或氮化性气体，例如O2、O3、N2、NO2、NO、N2O等及其组合，形成了氮化硅、氧化硅或氮氧化硅材质的牺牲层2。最后，参照图5以及图4，去除牺牲层2，露出圆柱形的纳米线1n的阵列。优选地，采用湿法腐蚀工艺，例如HF、BOE针对氧化硅，热磷酸针对氮化硅，强氧化剂+强酸混合物针对氮氧化硅等。依照本发明的形成纳米线阵列的方法，通过对纳米线退火圆化之后牺牲氧化而去除表面重构的硅层，形成质量良好的圆柱型纳米线，提高了纳米线阵列的均匀性，提高了器件性能和可靠性。尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对形成器件结构的方法做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。