一种具有抗pid性能的光伏组件的制作方法
【专利摘要】具有抗PID性能的光伏组件，包括基底晶体硅（1）、P-N结发射结（2），在P-N结上设有一层氧化硅薄膜（3），氧化硅薄膜上设有氮化硅减反射膜（4），氧化硅薄膜厚度控制在5-20纳米范围内，氮化硅减反射膜厚度在5-30纳米范围内；氧化硅薄膜PECVD沉积的薄膜。
【专利说明】—种具有抗PID性能的光伏组件
【技术领域】
[0001]本实用新型涉及晶体硅太阳电池，尤其是具有抗PID性能的光伏组件。
【背景技术】
[0002]PID (Potential Induce Degradat1n)潜在电势诱导衰减效应是在光伏组件使用过程中出现的一种现象，发生的原因可能为组件处于高温高湿环境，且系统电压造成部分组件处于高电压偏压状况下，引起光伏电池片性能衰减，从而使组件输出功率大幅降低；该现象在光伏使用初期并没有引起人们的重视，但随着光伏系统使用时间延长，系统偏压而引起组件功率大幅衰减越来越显著的显现，有的甚至超过50%以上，使系统输出功率大幅降低，不能达到预期设计要求。近年来PID现象逐渐被重视，各种PID-Free方法被应用。目前，PID-Free被许多组件厂和电池厂作为卖点之一，许多光伏组件用户也开始只接受PID-Free的组件。
[0003]关于PID形成机理至今还没有明确，对于晶硅组件猜测是由于钠离子迁移导致，低电势的电子传导，外界的活泼金属离子穿透SIN从而改变并联电阻，组件填充因子FF会明显降低。
[0004]为了减少PID的影响，目前国内外已经做了多种努力。系统方面，采用隔离逆变器，组件边框接地或采用特殊的PID抑制电路；在组件方面，使用抗PID能力较强的EVA、玻璃；在电池技术方面通过改变基极电阻率、发射极电阻率、减反膜SI/N比例、厚度及致密性；所有这些方法都存在功率下降、成本增加或抗PID性能不佳方面的缺陷；试验验证在电池PECVD镀膜前通过热氧化形成一层纳米级厚的Si02膜，可以得到良好的PID-Free电池，但是该工艺较为复杂，且工艺不稳定性和较低的产品成品率低又制约了其应用在大规模生产。
[0005]寻求一种节约成本，抗PID性能优良且不会造成电池功率下降的工艺方法是当前光伏生产面临的难题。
【发明内容】
[0006]本实用新型目的是，提出一种镀膜晶体硅，采用该方案的晶体硅电池片，其具有优良的抗PID性能，比现有技术的产品性能明显提高。
[0007]本实用新型的技术方案，具有抗PID性能的光伏组件，包括基底晶体硅、P-N结发射结，在P-N结上设有一层氧化硅薄膜，氧化硅薄膜上设有氮化硅减反射膜，氧化硅薄膜厚度控制在5-20纳米范围内，氮化硅减反射膜厚度在5-30纳米范围内；氧化硅薄膜PECVD沉积的薄膜。
[0008]晶体硅为单晶或多晶硅(P型或N型)。晶体硅太阳电池片生产过程中，在PECVD沉积氮化硅减反射膜前，使用PECVD技术沉积一层纳米级的氧化硅薄膜代替热氧化工艺，严格控制氧化硅沉积条件，可得到性能更优的抗PID电池片，且电池效率不会出现降低；该工艺可以和正常镀膜工艺设置在同一程序进行，总工艺时间不变，对产能无任何影响；虽然增加了笑气使用量，但NH3使用量相应降低，特气成本基本维持不变；对设备要求增加一路笑气管线，设备其他硬件结构和软件不需升级，因此设备成本增加很小。
[0009]本实用新型的有益效果:采用该生产的晶体硅电池片，其具有优良的抗PID性能。整体来说，只增加很小的成本就可达到很好抗PID的效果。
【专利附图】
【附图说明】
[0010]图1为本实用新型结构示意图。
【具体实施方式】
[0011]如图所示，具有抗PID性能的光伏组件，基底晶体硅UP-N结发射结2，P-N结上设有一层氧化硅薄膜，氧化硅薄膜上设有氮化硅减反射膜，氧化硅薄膜厚度控制在5-20纳米范围内，尤其是7-13纳米，氮化硅减反射膜厚度在5-30纳米范围内。
[0012]氧化硅薄膜采用PECVD技术沉积。
[0013]PECVD技术沉积的主要的工艺过程及参数控制如下:
[0014]1、石墨舟装入需要镀膜的硅片并送入镀膜炉管；
[0015]2、镀膜室真空获取(小于IPa)及石墨舟升温(400°C _450°C)，时间10?15min ；
[0016]3、真空预处理；氨气流量4?8SLM，真空度90?200Pa，射频功率3000W-6000W ；处理时间2-5分钟；
[0017]4、S1沉积步:笑气流量4-8SLM，硅烷流量0.5-1.2SLM，射频功率5000W-7000W ；处理时间1-3分钟；
[0018]5、氮化硅沉积步:氨气流量6-8SLM，硅烷流量.5-1.2SLM，射频功率5000W-7000W ；处理时间9-13分钟；
[0019]6、真空室及特气管道清洗，获取真空度小于IPa ；
[0020]7、工艺结束，通入氮气镀膜室恢复常压，取出石墨舟。
[0021]测试结果:PID测试条件(85°C /85%RH/-1000V/48h)
[0022]试验组件，PID测试数据(相对值)
[0023]测试条件:PID测试条件(85°C /85%RH/-1000V/48h)
Sample _——'!
__(Ω) (:Ω)(A) (￥) (A) (￥) (W) Degradat1n (%)
[0024]PID测试前 ~1--=--E--1--E--1--E--1--:--
riDfil^P 1 -20.698—0.019 ~?λ4?Γ -0.025— 0.24 =0.049 0.?Γ~ -0.7-0.27%
2 6.335 0.01 -0.17 -Q.012 0.27 -Q.024 0.2 0.90.35%
[0025]P型或N型硅片基底1、P-N结2、34氮化硅减反射膜前，使用PECVD技术沉积一层纳米级的氧化硅薄膜代替热氧化生成Si02。
[0026]常规组件:PID测试数据(相对值)
[0027]测试条件:PID测试条件(85°C /85%RH/-1000V/48h)
?I_________
__alllP 6 (Ω) (Ω)(\) (\) (\) (\) (ii) Degradat1n (%)
[0028]PlD测试前 ~^--=--1--:--1--:--=--:--:--
1-3ο1.22 1.05 ~37.11-0.3θΤ" -2.85~ -3.147 ~-8.25-54.85%
21-194.811 0.561 1-30.62 1-0.244 1-4.94 -2.618 -8.06 -126 -49.65°i
[0029]本实用新型实施例并不限定本实用新型，在本实用新型基础的简单改进并未超出在本实用新型的范围。
【权利要求】
1.具有抗PID性能的光伏组件，其特征是包括基底晶体硅(I)、P-N结发射结(2)，在P-N结上设有一层氧化硅薄膜(3)，氧化硅薄膜上设有氮化硅减反射膜(4)，氧化硅薄膜厚度控制在5-20纳米范围内，氮化硅减反射膜厚度在5-30纳米范围内；氧化硅薄膜PECVD沉积的薄膜。
2.根据权利要求1所述的具有抗PID性能的光伏组件，其特征是氧化硅薄膜厚度控制在7-13纳米。
【文档编号】H01L31/048GK203932083SQ201420084552
【公开日】2014年11月5日 申请日期:2014年2月26日 优先权日:2014年2月26日
【发明者】张永红, 王继磊, 肖晶妹, 董仲, 章回, 吕俊, 王艾华, 赵建华 申请人:中电电气（南京）光伏有限公司