硅通孔结构的制作方法
【专利摘要】一种硅通孔结构，包括：衬底；位于所述衬底内的通孔；位于所述衬底内的缓冲开口，所述缓冲开口位于所述通孔顶部，所述缓冲开口的侧壁相对于衬底表面倾斜，且所述缓冲开口的顶部尺寸大于底部尺寸；位于所述缓冲开口侧壁表面、以及所述通孔的侧壁和底部表面的第一绝缘层；位于所述第一绝缘层表面的导电层。所述硅通孔结构的性能改善、可靠性增强。
【专利说明】娃通孔结构
【技术领域】
[0001]本实用新型涉及半导体制造【技术领域】，尤其涉及一种硅通孔结构。
【背景技术】
[0002]随着半导体制造技术的不断发展，半导体器件的特征尺寸不断减小，而芯片的集成度越来越高。然而，目前的二维封装结构已难以满足日益增长的芯片集成度需求，因此三维封装技术成为跨越芯片集成瓶颈的关键技术。
[0003]基于硅通孔(Through Silicon Via，TSV)的三维堆叠技术是现有的三维封装技术中的一种，所述基于硅通孔的三维堆叠技术是提高芯片集成度的主要方法之一。
[0004]所述基于硅通孔的三维堆叠技术具有以下优点:高密度集成；大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片技术中的信号延迟等问题；可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS等)集成在一起，以实现封装芯片的多功能。
[0005]现有的硅通孔结构的形成过程如图1至图3所示。
[0006]请参考图1，提供衬底100，所述衬底100具有相对的第一表面110和第二表面120 ;在所述衬底100内形成通孔103，所述通孔103顶部位于所述衬底100的第一表面110。
[0007]请参考图2，在所述衬底100的第一表面110、以及通孔103 (如图1所示)的侧壁和底部表面形成绝缘膜104 ;在所述绝缘膜104表面形成导电膜105。
[0008]请参考图3，对所述导电膜105和绝缘膜104进行化学机械抛光，直至暴露出所述衬底100的第一表面110为止，在所述衬底100内形成导电结构105a。
[0009]之后，能够对所述衬底100的第二表面120进行减薄，直到暴露出导电插塞104为止，使所述导电插塞104贯穿所述衬底100。通过所述导电插塞能够使不同衬底表面的半导体器件之间实现电学连接，以实现芯片的集成。
[0010]然而，现有的硅通孔结构可靠性较差、电性能不稳定。
实用新型内容
[0011]本实用新型解决的问题是提供一种硅通孔结构，所述硅通孔结构的性能改善、可靠性增强。
[0012]为解决上述问题，本实用新型提供一种实用新型硅通孔结构，包括:衬底；位于所述衬底内的通孔；位于所述衬底内的缓冲开口，所述缓冲开口位于所述通孔顶部，所述缓冲开口的侧壁相对于衬底表面倾斜，且所述缓冲开口的顶部尺寸大于底部尺寸；位于所述缓冲开口侧壁表面、以及所述通孔的侧壁和底部表面的第一绝缘层；位于所述第一绝缘层表面的导电层。
[0013]可选的，所述衬底具有相对的第一表面和第二表面，所述缓冲开口的顶部位于所述衬底的第一表面。
[0014]可选的，所述衬底的第二表面暴露出所述导电层表面。
[0015]可选的，所述衬底包括半导体基底。
[0016]可选的，所述衬底还包括:位于半导体基底包括的器件层，所述衬底的第二表面为器件层表面，所述器件层内包括器件结构、导电结构、以及包围所述器件结构和导电结构的介质层。
[0017]可选的，所述缓冲开口的侧壁相对于衬底表面倾斜的角度为30°?70° ;所述缓冲开口的深度为5微米?50微米。
[0018]可选的，所述导电层填充或未填充满所述缓冲开口和通孔，所述导电层表面还具有防焊层。
[0019]与现有技术相比，本实用新型的技术方案具有以下优点:
[0020]本实用新型的结构中，所述衬底内具有通孔和缓冲开口，所述缓冲开口位于所述通孔顶部，且所述缓冲开口的侧壁相对于衬底表面倾斜，所述缓冲开口的顶部尺寸大于底部尺寸。所述缓冲开口侧壁表面、以及所述通孔的侧壁和底部表面具有第一绝缘层以及导电层，由于所述衬底表面到所述通孔侧壁之间具有所述缓冲开口的侧壁进行过度，而所述缓冲开口的侧壁相对于所述衬底表面倾斜，因此，所述缓冲开口侧壁表面使应力被分散，从而避免了应力在衬底表面和通孔侧壁之间发生累积，继而避免所述第一绝缘层因受到过大应力而断裂，使得所述导电层与衬底之间的电隔离效果稳定。所述硅通孔结构的性能稳定、可靠性提尚。
【专利附图】
【附图说明】
[0021]图1至图3是现有的硅通孔结构的形成过程的剖面结构示意图；
[0022]图4至图11是本实用新型实施例的硅通孔结构的形成过程的剖面结示意图。
【具体实施方式】
[0023]如【背景技术】所述，现有的硅通孔结构可靠性较差、电性能不稳定。
[0024]经过研宄发现，请继续参考图2，所述绝缘膜104和导电膜105形成于所述衬底100的第一表面110、以及通孔103(请参考图1)的侧壁和底部表面。由于所形成的通孔103侧壁垂直于所述衬底100的第一表面110，即所述通孔103的侧壁与衬底100第一表面110能够构成所述通孔103顶部的顶角，且所述顶角呈直角，而在工艺制程中的应力容易在所述通孔的103顶角处发生累积。而所述绝缘膜104和导电膜105覆盖于所述顶角的表面，因此，所述位于通孔103顶部的顶角表面的绝缘膜104容易受到应力影响而发生断裂(crack)，继而容易导致后续形成于所述绝缘膜104表面的导电膜105直接与衬底100相接触，使所形成的导电膜105与衬底100之间发生短路，即所形成的导电结构105a容易与衬底100之间发生短路。
[0025]为了解决上述问题，本实用新型提出一种硅通孔结构。其中，所述衬底内具有通孔和缓冲开口，所述缓冲开口位于所述通孔顶部，且所述缓冲开口的侧壁相对于衬底表面倾斜，所述缓冲开口的顶部尺寸大于底部尺寸。所述缓冲开口侧壁表面、以及所述通孔的侧壁和底部表面具有第一绝缘层以及导电层，由于所述衬底表面到所述通孔侧壁之间具有所述缓冲开口的侧壁进行过度，而所述缓冲开口的侧壁相对于所述衬底表面倾斜，因此，所述缓冲开口侧壁表面使应力被分散，从而避免了应力在衬底表面和通孔侧壁之间发生累积，继而避免所述第一绝缘层因受到过大应力而断裂，使得所述导电层与衬底之间的电隔离效果稳定。所述娃通孔结构的性能稳定、可靠性提高。
[0026]为使本实用新型的上述目的、特征和优点能够更为明显易懂，下面结合附图对本实用新型的具体实施例做详细的说明。
[0027]图4至图11是本实用新型实施例的硅通孔结构的形成过程的剖面结构示意图。
[0028]请参考图4，提供衬底200。
[0029]所述衬底200具有相对的第一表面210和第二表面220，后续所形成的用于形成导电层的开口顶部位于所述衬底200的第一表面210。
[0030]所述衬底200包括半导体基底。在本实施例中，所述衬底200还包括位于半导体基底包括的器件层，所述器件层的表面为衬底200的第二表面220 ;所述器件层内包括器件结构、导电结构、以及包围所述器件结构和导电结构的介质层。在其它实施例中，所述衬底200还能够仅为所述半导体基底。
[0031]所述半导体基底包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或II1-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。
[0032]所述器件结构包括晶体管的栅极结构、熔丝结构、电阻结构、电容结构、电感结构中的一种或多种。所述介质层位于所述半导体基底表面，且所述介质层覆盖所述器件结构，用于使所述器件结构和导电结构之间相互电隔离；所述介质层的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料、超低K介质材料中的一种或多种。所述导电结构用于使器件结构之间实现电互连，所述导电结构的材料包括金属或金属化合物，例如铜、钨、铝、钛、镍、氮化钛和氮化钽中的一种或多种组合。所述导电结构包括:形成于半导体基底表面或器件结构表面的导电插塞、以及形成于导电插塞顶部的电互连线，所述电互连线用于使导电插塞之间实现电连接。而后续形成于通孔和缓冲开口内的导电层需要与所述导电结构相连接。
[0033]在一实施例中，在所述衬底的第二表面和焊垫之间形成第二绝缘层，所述第二绝缘层的材料为绝缘材料，所述第二绝缘层用于使所述焊垫与衬底之间电隔离；而且，所述第二绝缘层还能够在后续刻蚀衬底以形成预设通孔的过程中，作为刻蚀停止层，用于保护所述焊垫表面免受损伤；为了使后续形成的导电层与所述焊垫相接触，需要在后续形成缓冲开口和通孔之后，去除通孔底部所暴露出的第二绝缘层，并暴露出所述焊垫表面。
[0034]在另一实施例中，在后续形成缓冲开口和通孔，并在所述缓冲开口和通孔内形成所述导电层之后，再对所述衬底的第二表面进行减薄，直至暴露出所述导电层表面为止。在对所述衬底的第二表面进行减薄之后，还能够在所述衬底第二表面暴露出的导电层表面形成焊垫；在所述衬底和焊垫表面形成钝化层。
[0035]在本实施例中，在形成后续的预设通孔之前，对所述衬底200的第一表面210进行减薄；所述减薄工艺为化学机械抛光工艺，对所述衬底200进行减薄之后，所述衬底200的厚度即后续所形成的预设通孔的深度，即后续形成的缓冲开口和通孔能够贯穿所述衬底200，以便形成硅通孔结构。
[0036]在一实施例中，在对所述衬底200的第一表面210进行减薄之后，还在所述衬底200的第二表面220形成焊垫221 ;所述焊垫221的材料包括铜、钨、铝、钛、镍、氮化钛和氮化钽中的一种或多种组合；所述焊垫221的形成工艺包括:在衬底200的第二表面220形成焊垫膜；对所述焊垫膜进行刻蚀，并暴露出衬底200的第二表面220，以形成所述焊垫221 ;所形成的焊垫221的位置与后续形成的预设通孔的位置相对应，使得后续形成的预设通孔底部能够暴露出所述焊垫221，所述焊垫221用于与后续形成于缓冲开口和通孔内的导电层电连接，用于在后续工艺中作为所述导电层的电接触位置。
[0037]在形成所述焊垫221之后，还能够在所述衬底200的第二表面220和焊垫221表面形成钝化层222，所述钝化层222用于在后续工艺中保护所述衬底200的第二表面220和所述焊垫221 ;所述钝化层222的材料为无机绝缘材料或聚合物绝缘材料；所述无机绝缘材料包括氧化硅、氮化硅、氮氧化硅中的一种或多种。
[0038]请参考图5，在所述衬底200内形成预设通孔201，且在所述衬底200表面形成掩膜层202，所述预设通孔201的侧壁垂直于所述衬底200表面，所述掩膜层202内具有暴露出所述预设通孔201的掩膜开口 203，所述掩膜开口 203的侧壁与所述预设通孔201的侧壁齐平。
[0039]在本实施例中，所述衬底200的第一表面210为非器件层表面，所述预设通孔201的顶部位于所述衬底200的第一表面210，所述掩膜层202位于所述衬底200的第一表面210，后续扩大所述掩膜开口 203的尺寸之后，所述掩膜层202作为刻蚀形成缓冲开口的掩膜。
[0040]在本实施例中，在形成预设通孔201之前，在所述衬底200表面形成掩膜层202，所述掩膜层202还用于作为刻蚀形成预设通孔201的掩膜，所述掩膜层202内的掩膜开口203投影于衬底200表面的图形与所述预设通孔201顶部的形状和位置一致；以所述掩膜层202为掩膜，刻蚀所述衬底200，形成所述预设通孔201。其中，掩膜层202包括光刻胶层，所述光刻胶层通过光刻工艺进行图形化。
[0041]所形成的预设通孔201的侧壁垂直于所述衬底200表面，形成所述预设通孔201工艺为各向异性的干法刻蚀工艺；所述各向异性的干法刻蚀工艺的刻蚀方向垂直于衬底200表面，从而能够形成侧壁垂直于衬底200表面的预设通孔201 ;而所述预设通孔201的底部部分后续用于形成通孔，而所述预设通孔的顶部部分后续用于形成缓冲开口。
[0042]在本实施例中，由于所述预设通孔201的顶部位于衬底200的第一表面210，而所述衬底200的第一表面210为非器件层表面，则所述各向异性的干法刻蚀工艺除了需要刻蚀半导体基底之外，还需要对所述器件层进行刻蚀。
[0043]在本实施例中，所述半导体基底为硅衬底，所述各向异性的干法刻蚀工艺的参数包括:刻蚀气体包括Cl2、HBr或(:12和HBr的混合气体，所述Cl 2、HBr用于对硅衬底进行刻蚀，HBr的流量为200标准晕升每分钟?800标准晕升每分钟，012的流量为20sccm?10sccm ;偏置功率大于100W，偏置电压大于10V，压力为2毫托?200毫托，温度为40°C?100。。。
[0044]本实施例中，刻蚀气体还包括碳氟气体，所述碳氟气体包括CF4、CHF3.CH2F2, CH3F中的一种或多种，所述碳氟气体用于刻蚀所述器件层和半导体基底，所述碳氟气体的流量为50sccm?lOOsccm。所述刻蚀气体还能够包括O2，氧气的流量为50sccm?lOOsccm，O2用于消耗碳氟气体所形成的聚合物，所述聚合物层会附着于刻蚀过程中的刻蚀通孔侧壁表面，对刻蚀形成的预设通孔侧壁与衬底200表面的角度进行调控。所述刻蚀气体还能够包括载气，在本实施例中，所述载气为惰性气体，所述载气的流量为50sccm?lOOOsccm。
[0045]本实施例中，由于在形成所述预设通孔201之前，对衬底200的第一表面210进行减薄，并且在所述第二表面220形成焊垫221，则刻蚀形成的预设通孔201底部暴露出所述焊垫221，使得后续形成于缓冲开口和通孔内的导电层能够与所述焊垫221相接触。
[0046]请参考图6，去除所述预设通孔201周围的部分掩膜层202，暴露出所述预设通孔201周围的部分衬底200表面，使所述掩膜开口 203投影于衬底200表面的图形尺寸增大。
[0047]在本实施例中，通过增大所述掩膜开口 203的尺寸，使所述掩膜层202能够作为后续刻蚀形成缓冲开口的掩膜，由于增大掩膜开口 203尺寸工艺能够对所增大的尺寸进行精确的调控，从而能够使后续所形成的缓冲开口的顶部尺寸精确。而若直接在形成预设通孔201之后，形成用于刻蚀缓冲开口的掩膜，则受限于光刻工艺对准精度的限制，所述掩膜容易与所述预设通孔201的位置发生偏差，继而影响后续所形成的缓冲开口与通孔的形貌，对所述缓冲开口分散后续形成的导电层应力的效果造成不良影响。因此，本实施例中通过直接扩大掩膜开口 203的尺寸，以使所述掩膜层202能够作为刻蚀后续缓冲开口的掩膜。
[0048]所述去除所述预设通孔201周围的部分掩膜层202的工艺为各向同性的干法刻蚀工艺或各向同性的湿法刻蚀工艺。由于各向同性的刻蚀工艺在各方向上的刻蚀速率相同，为了避免在扩大所述掩膜开口 203之后，所述掩膜层202也同时被去除，所述掩膜层202的厚度需要大于所述掩膜开口 203扩大的尺寸。在本实施例中，所述掩膜开口 203的侧壁到所述预设通孔201侧壁的距离为I微米?20微米，即后续形成的缓冲开口侧壁顶部到通孔侧壁的距离为5微米?20微米。而所述各向同性的刻蚀工艺能够精确控制刻蚀厚度，从而能够对所述掩膜开口 203扩大的尺寸进行调控，从而控制后续形成的缓冲开口的顶部尺寸。
[0049]在本实施例中，所述掩膜层202为光刻胶层；所述各向同性的干法刻蚀工艺的刻蚀气体包括含氧气体，所述含氧气体包括02或O 3，所述含氧气体的流量为1sccm?lOOsccm，偏置功率小于100W，偏置电压小于1V ;所述湿法刻蚀工艺能够为光刻胶的湿法去胶工艺。
[0050]请参考图7，在去除所述预设通孔201 (如图6所示)周围的部分掩膜层202之后，以所述掩膜层202为掩膜，刻蚀所述衬底200，在所述衬底200内形成缓冲开口 204，位于所述缓冲开口 204底部的预设通孔201形成所述通孔201a，所述缓冲开口 204的侧壁相对于衬底200表面倾斜，且所述缓冲开口 204的顶部尺寸大于底部尺寸。
[0051]所述缓冲开口 204以及底部的通孔201a用于形成硅通孔结构。当后续在所述衬底200表面、缓冲开口 204的侧壁表面和所述通孔201a的侧壁和底部表面形成导电层之后，由于所述缓冲开口 204的侧壁相对于衬底200表面倾斜，且所述缓冲开口 204的顶部尺寸大于底部尺寸，能够避免所述衬底200表面与通孔201a的侧壁之间构成顶角，使得容易累积与顶角处的应力被分散，从而避免在所构成的顶角处累积应力。若所述顶角处累积应力，当后续于所述衬底200的第一表面210以及预设通孔201的侧壁底部表面形成第一绝缘层之后，由于形成于所述顶角处的第一绝缘层厚度较薄，而且所述顶角处累积的应力会释放，从而容易导致覆盖于所述顶角处的第一绝缘层发生断裂(crack)。而一旦所述第一绝缘层发生断裂，后续在所述第一绝缘层表面形成导电层之后，所述导电层的材料会直接与所述衬底发生接触，从而导致导电层与衬底200之间发生短路。因此，由于在形成所述缓冲开口204之后，能够分散累积于顶角处的应力，从而能够避免第一次绝缘层发生断裂，避免后续形成的导电层与衬底200之间发生短路。
[0052]由于所述缓冲开口 204的侧壁方向与衬底200表面以及通孔201a的侧壁均不相同，使得形成于所述缓冲开口 204侧壁表面的应力，与衬底200表面以及通孔201a侧壁的应力方向均不相同，从而使得应力不集中在所述顶角处。
[0053]在本实施例中，所述缓冲开口 204的侧壁表面为平面；在另一实施例中，所述缓冲开口的侧壁表面为突出的圆弧面。形成所述缓冲开口 204有利于应力的分散，避免了所述第一绝缘层因受到过大的应力而发生断裂，从而保证了导电层与衬底200之间的电隔离性能稳定，避免导电层与衬底200之间发生短接，从而保证了所形成的硅通孔结构的性能稳定、可靠性提尚。
[0054]形成所述缓冲开口 204的工艺为各向异性的干法刻蚀工艺。由于所述掩膜层202内的掩膜开口 203尺寸被扩大，暴露出所述预设通孔201的部分衬底200表面，沿所述掩膜层202对所述衬底200进行刻蚀，能够使所形成的缓冲开口 204侧壁沿所述掩膜开口 203的侧壁向所述预设通孔201的侧壁延伸，从而形成侧壁倾斜的缓冲开口 204。
[0055]所述缓冲开口 204的侧壁相对于衬底200表面倾斜的角度为30°?70° ;所述缓冲开口 204的深度为5微米?50微米。较佳的，所述缓冲开口 204的侧壁相对于衬底200表面倾斜的角度为60°?70° ;所述缓冲开口 204的深度为5微米?20微米。
[0056]所述缓冲开口 204的侧壁倾斜角度决定了分散应力的能力；若所述缓冲开口 204的侧壁相对于衬底200表面倾斜度较小，则所述缓冲开口 204侧壁到通孔201a侧壁之间的顶角容易发生应力累积；若所述缓冲开口 204的侧壁相对于衬底200表面倾斜度较大，则所述缓冲开口 204侧壁到衬底200表面的顶角任容易发生应力累积。因此，需要对所述缓冲开口 204侧壁相对于衬底200表面的倾斜角度进行调整，以使所述缓冲开口 204具有良好的应力分散效果。
[0057]所述各向异性的干法刻蚀工艺包括:偏置功率大于100W，偏置电压大于10V，压力为2毫托?200毫托；刻蚀气体包括碳氟气体，所述碳氟气体能够在对衬底200进行刻蚀的同时，在刻蚀形成的侧壁表面形成聚合物层，所述碳氟气体包括CF4、CHF3, CH2F2, CH3F中的一种或多种，所述碳氟气体的流量为50sccm?10sccm ;所述刻蚀气体还能够包括02，02的流量为50sccm?lOOsccm，所述O2用于消耗碳氟气体所形成的聚合物；所述刻蚀气体还能够包括载气，所述载气为惰性气体，所述载气的流量为50sccm?lOOOsccm。通过调节所述碳氟气体与02气体之间的比例，能够对刻蚀形成的缓冲开口 204侧壁表面相对于衬底200表面的倾斜角度进行调控。
[0058]请参考图8，在所述衬底200表面、缓冲开口 204侧壁表面、以及所述通孔201a的侧壁表面形成第一绝缘层205。
[0059]在本实施例中，在形成所述第一绝缘层205之前，去除所述掩膜层202 (请参考图7);去除所述掩膜层202的工艺能够为湿法刻蚀工艺或干法刻蚀工艺。
[0060]所述第一绝缘层205用于在后续形成的导电层和衬底200之间进行电隔离。所述第一绝缘层205材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合；所述第一绝缘层205的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
[0061]在本实施例中，为了使后续形成的导电层与所述焊垫221相接触，需要刻蚀去除所述通孔201a底部的部分第一绝缘层205材料，并暴露出所述焊垫221表面，在进行所述刻蚀工艺之前，能够形成暴露出焊垫221表面的第一绝缘层205的图形化光刻胶层，以所述图形化光刻胶层为掩膜刻蚀所述第一绝缘层205，并在暴露出焊垫221之后，去除所述图形化光刻胶层。
[0062]请参考图9，在所述第一绝缘层205表面和通孔201a的底部表面形成导电层206。
[0063]在本实施例中，所述导电层206未填充满所述缓冲开口 204和通孔201a。在另一实施例中，所述导电层填充满所述缓冲开口 204和通孔201a。
[0064]所述导电层206贯穿所述衬底200，用于将与焊垫221连接的导电线路引出到衬底200第一表面210上，以便后续在衬底200的第一表面210进行植球、并进行后制程中的封测。
[0065]本实施例中，所述导电层206的形成工艺包括:在所述第一绝缘层205表面和通孔201a的底部表面形成导电膜；对所述导电膜进行图形化工艺，直至暴露出位于衬底200第一表面210的第一绝缘层205表面，形成所述导电层206，且所述导电层206形成电路布线。
[0066]所述导电层206的材料为铜、钨、铝、钛、钽、氮化钛、氮化钽中的一种或多种组合；所述导电膜的形成工艺包括化学气相沉积工艺、物理气相沉积工艺、电镀工艺或化学镀工艺。在本实施例中，所述导电膜的材料为铜，所述导电膜的形成工艺为电镀工艺，所述电镀工艺包括:采用沉积工艺在第一绝缘层205表面和通孔201a的底部表面形成种子层；采用电镀工艺在种子层表面生长导电材料，形成导电膜。
[0067]由于所述缓冲开口 204的侧壁相对于衬底200表面倾斜，使得所述缓冲开口 204的侧壁能够分散应力，从而避免了所述第一绝缘层205受到的应力发生积累，从而保证了所述第一绝缘层205不会因过大的应力而发生断裂，则由所述第一绝缘层205的电隔离效果稳定，所述导电层206不会与衬底200发生接触，则所述导电层206与衬底200之间不会发生短接。
[0068]对所述导电膜进行图形化工艺包括:采用光刻工艺在所述导电膜表面形成图形化光刻胶层；以所述图形化光刻胶层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述导电膜，直至暴露出衬底200第一表面210为止。
[0069]请参考图10，在所述导电层206表面形成填充满所述缓冲开口 204和通孔201a的防焊层207，所述防焊层207暴露出部分导电层206表面。
[0070]在本实施例中，所述导电层206表面还形成有填充满所述缓冲开口 204和通孔201a的防焊层207。所述防焊层207的材料为聚合物材料或无机绝缘材料，所述聚合物材料能够为绝缘树脂，所述无机绝缘材料能够为氧化硅、氮化硅或氮氧化硅。
[0071]所述防焊层207用于保护由所述导电层206和第一绝缘层205 ;而所述防焊层207暴露出的导电层206表面后续用于进行焊接锡球的工艺。此外，所述防焊层207还有利于固定并保护所述导电层206和第一绝缘层205。
[0072]请参考图11，在所暴露出的导电层206表面形成焊球208。
[0073]所述导电层206经过图形化工艺并形成电路布线，而所述焊球208位于第一表面210的导电层206表面，所述焊球208能够用于后续的封装以及测试。所述刻蚀防焊层207的工艺为各向异性的干法刻蚀工艺；形成所述焊球208的工艺为植球工艺。
[0074]综上，本实施例中，在衬底内形成通孔和缓冲开口，所述缓冲开口位于所述通孔顶部，且所述缓冲开口的侧壁相对于衬底表面倾斜，所述缓冲开口的顶部尺寸大于底部尺寸。当后续在所述缓冲开口侧壁表面、以及所述通孔的侧壁和底部表面形成第一绝缘层，并在所述第一绝缘层表面形成导电层之后，由于所述衬底表面到所述通孔侧壁之间具有所述缓冲开口的侧壁进行过度，而所述缓冲开口的侧壁相对于所述衬底表面倾斜，因此，所述缓冲开口侧壁表面的应力被分散，从而避免了应力在衬底表面和通孔侧壁之间发生累积，继而避免所述第一绝缘层因受到过大应力而断裂，使得所述导电层与衬底之间的电隔离效果稳定。所形成的娃通孔结构的性能稳定、可靠性提高。
[0075]相应的，本实用新型实施例还提供一种采用上述方法所形成的硅通孔结构，请继续参考图11，包括:衬底200 ;位于所述衬底200内的通孔(未示出)；位于所述衬底200内的缓冲开口(未示出)，所述缓冲开口位于所述通孔顶部，所述缓冲开口的侧壁相对于衬底200表面倾斜，且所述缓冲开口的顶部尺寸大于底部尺寸；位于所述缓冲开口侧壁表面、以及所述通孔的侧壁和底部表面的第一绝缘层205 ;位于所述第一绝缘层205表面的导电层206。
[0076]以下将结合附图进行详细说明。
[0077]所述衬底200具有相对的第一表面210和第二表面220，所述缓冲开口顶部位于所述衬底200的第一表面210。
[0078]所述衬底200包括半导体基底。在本实施例中，所述衬底200还包括位于半导体基底包括的器件层，所述衬底200的第一表面210为非器件层表面；所述器件层内包括器件结构、导电结构、以及包围所述器件结构和导电结构的介质层。在其它实施例中，所述衬底200还能够仅为所述半导体基底。
[0079]所述半导体基底包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或II1-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。
[0080]所述器件结构包括晶体管的栅极结构、熔丝结构、电阻结构、电容结构、电感结构中的一种或多种。所述介质层位于所述半导体基底表面，且所述介质层覆盖所述器件结构，用于使所述器件结构和导电结构之间相互电隔离；所述介质层的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料、超低K介质材料中的一种或多种。所述导电结构用于使器件结构之间实现电互连，所述导电结构的材料包括金属或金属化合物，例如铜、钨、铝、钛、镍、氮化钛和氮化钽中的一种或多种组合。所述导电结构包括:位于半导体基底表面或器件结构表面的导电插塞、以及位于导电插塞顶部的电互连线，所述电互连线用于使导电插塞之间实现电连接，所述导电层206需要与所述导电结构相连接。
[0081]所述衬底200的第二表面220暴露出所述导电层206表面。本实施例中，所述衬底200第二表面220还具有位于导电层206表面的焊垫221 ;所述衬底200和焊垫221表面具有钝化层222。所述焊垫221的材料包括铜、钨、铝、钛、镍、氮化钛和氮化钽中的一种或多种组合；所述钝化层222的材料为无机绝缘材料或聚合物绝缘材料；所述无机绝缘材料包括氧化硅、氮化硅、氮氧化硅中的一种或多种。
[0082]在一实施例中，在所述衬底的第二表面和焊垫之间具有第二绝缘层，所述第二绝缘层的材料为绝缘材料，所述第二绝缘层用于使所述焊垫与衬底之间电隔离
[0083]所述缓冲开口以及底部的通孔内具有硅通孔结构，由于所述缓冲开口的侧壁相对于衬底200表面倾斜，且所述缓冲开口的顶部尺寸大于底部尺寸，能够避免所述衬底200表面与通孔的侧壁之间构成顶角，从而避免应力在所述衬底200表面和通孔侧壁所构成的顶角处堆积；而由于所述缓冲开口的侧壁方向与衬底200表面以及通孔的侧壁均不相同，使得应力被分散，避免了所述第一绝缘层205因受到过大的应力累积而发生断裂，从而保证了导电层206与衬底200之间的电隔离性能稳定，避免导电层206与衬底200之间发生短接，从而保证了所形成的硅通孔结构的性能稳定、可靠性提高。
[0084]所述缓冲开口的侧壁相对于衬底200表面倾斜的角度为30°?70° ;所述缓冲开口的深度为5微米?50微米。较佳的，所述缓冲开口的侧壁相对于衬底200表面倾斜的角度为60°?70° ;所述缓冲开口的深度为5微米?20微米。所述缓冲开口的侧壁倾斜角度决定了应力的分散能力；若所述缓冲开口的侧壁相对于衬底200表面倾斜度较小，则所述缓冲开口侧壁到通孔侧壁之间的顶角容易发生应力累积；若所述缓冲开口的侧壁相对于衬底200表面倾斜度较大，则所述缓冲开口侧壁到衬底200表面的顶角仍容易发生应力累积。因此，需要对所述缓冲开口侧壁相对于衬底200表面的倾斜角度进行调整，以使所述缓冲开口具有良好的应力分散效果。
[0085]所述第一绝缘层205材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合；所述导电层206的材料为铜、钨、铝、钛、钽、氮化钛、氮化钽中的一种或多种组合。
[0086]在本实施例中，所述导电层206未填充满所述缓冲开口和通孔，所述导电层206表面还具有填充满所述缓冲开口和通孔的防焊层207，所述防焊层207暴露出部分导电层206表面；所述防焊层207暴露出的导电层206表面具有焊球208。在另一实施例中，所述导电层填充满所述缓冲开口和通孔。
[0087]综上，本实施例中，所述衬底内具有通孔和缓冲开口，所述缓冲开口位于所述通孔顶部，且所述缓冲开口的侧壁相对于衬底表面倾斜，所述缓冲开口的顶部尺寸大于底部尺寸。所述缓冲开口侧壁表面、以及所述通孔的侧壁和底部表面具有第一绝缘层以及导电层，由于所述衬底表面到所述通孔侧壁之间具有所述缓冲开口的侧壁进行过度，而所述缓冲开口的侧壁相对于所述衬底表面倾斜，因此，所述缓冲开口侧壁表面的应力被分散，从而避免了所述应力在衬底表面和通孔侧壁之间发生累积，继而避免所述第一绝缘层因受到过大应力而断裂，使得所述导电层与衬底之间的电隔离效果稳定。所述硅通孔结构的性能稳定、可靠性提尚。
[0088]虽然本实用新型披露如上，但本实用新型并非限定于此。任何本领域技术人员，在不脱离本实用新型的精神和范围内，均可作各种更动与修改，因此本实用新型的保护范围应当以权利要求所限定的范围为准。
【权利要求】
1.一种硅通孔结构，其特征在于，包括: 衬底； 位于所述衬底内的通孔； 位于所述衬底内的缓冲开口，所述缓冲开口位于所述通孔顶部，所述缓冲开口的侧壁相对于衬底表面倾斜，且所述缓冲开口的顶部尺寸大于底部尺寸； 位于所述缓冲开口侧壁表面、以及所述通孔的侧壁和底部表面的第一绝缘层； 位于所述第一绝缘层表面的导电层。
2.如权利要求1所述的硅通孔结构，其特征在于，所述衬底具有相对的第一表面和第二表面，所述缓冲开口的顶部位于所述衬底的第一表面。
3.如权利要求2所述的硅通孔结构，其特征在于，所述衬底的第二表面暴露出所述导电层表面。
4.如权利要求1所述的硅通孔结构，其特征在于，所述衬底包括半导体基底。
5.如权利要求4所述的硅通孔结构，其特征在于，所述衬底还包括:位于半导体基底包括的器件层，所述衬底的第二表面为器件层表面，所述器件层内包括器件结构、导电结构、以及包围所述器件结构和导电结构的介质层。
6.如权利要求1所述的硅通孔结构，其特征在于，所述缓冲开口的侧壁相对于衬底表面倾斜的角度为30°?70° ;所述缓冲开口的深度为5微米?50微米。
7.如权利要求1所述的硅通孔结构，其特征在于，所述导电层填充或未填充满所述缓冲开口和通孔，所述导电层表面还具有防焊层。
【文档编号】H01L21/768GK204243029SQ201420713449
【公开日】2015年4月1日 申请日期:2014年11月24日 优先权日:2014年11月24日
【发明者】王之奇, 喻琼, 杨莹, 王蔚 申请人:苏州晶方半导体科技股份有限公司