发明领域本发明总体上涉及半导体器件，并且特别是涉及晶体管器件。发明背景现代电子系统通常需要电学和光学活性材料的多个图案化的层，有时在相对大的基底上方。电子设备，例如射频识别(RFID)标签、光伏设备，以及光学和化学传感器，要求在其电子电路中的某种程度的图案化。平板显示器，例如液晶显示器或电致发光显示器，依靠准确图案化的顺序层来形成背板的薄膜组件。这些电子组件包括电容器、晶体管和电源总线。光刻图案化方法和选择性蚀刻工艺的常见组合具有若干缺点，包括高成本、用大基底的困难和选择性蚀刻工艺的复杂性。使用传统加工方法可获得的特征尺寸受到光刻工具的分辨率的限制。目前用于大面积显示器背板的最小特征尺寸为约0.5微米，并且要求昂贵的高端装置。用较不昂贵的装置的大面积基底的最小特征尺寸可大得多。高速电路操作需要具有高驱动电流的TFT，并且许多应用额外地要求以低电压操作获得驱动电流。众所周知的是，TFT性能通过减小沟道长度而改善。为超越特征尺寸的曝光限制，目前正在研究各种构造的垂直晶体管。在垂直TFT构造中，沟道垂直于基底形成，并且因此沟道长度(L)可通过晶体管中的层的高度来控制。制造VTFT中的当前工作在产生短沟道长度的器件的同时，已另外使用包含复杂半导体工艺的标准光刻技术。例如，由于目前不可能将图案直接置于相对于基底表面垂直的壁上，所以已使用合适的临时填充材料部分填入沟槽来实现垂直壁的图案化。临时填充材料充当位于下方的那部分壁的掩模，同时允许加工在临时填充材料上方的壁。例如，当氧化物仅在临时填充材料下方的垂直壁上沉积时，该氧化物首先在浮雕(relief)的整个表面上沉积或产生。浮雕或沟槽起初完全填充有合适的临时填充材料。随后使所述临时填充材料凹回至正好覆盖期望氧化物的深度。在除去未覆盖部分的氧化物之后，除去剩余临时填充材料。当必要的是氧化物仅在垂直壁的上部区域中沉积或产生时，首先在整个浮雕图案的整个表面上方提供蚀刻停止层，例如，氮化物层。易受定向蚀刻影响的不同的材料，例如多晶硅，用于填充浮雕，并被蚀刻回远至最终垂直氧化物的所需覆盖深度。在将蚀刻停止层从壁的未填充部分去除后，使用热技术使氧化物在未覆盖区域中沉积或产生。接着，将氧化物各向异性蚀刻，这从水平(方向)除去沉积的氧化物。在这之后除去填充材料，并随后除去蚀刻停止层。考虑到复杂的现有工艺，持续有需要提供半导体器件构造，其包括图案化的垂直或倾斜的器件表面。还持续有需要提供简单的制造技术，其能够加工半导体器件的小器件特征，而不要求垂直TFT的高分辨率对齐和小间隙印刷。还持续有需要通过改善该器件的串联电阻来提供更高电流的半导体器件。为维持缩小沟道尺寸时的可接受的器件性能，典型的是使层厚度与器件尺寸成比例(scale)。例如，在常规生产中，具有90nm和更短的沟道长度的CMOS通常利用小于10nm的介电层厚度。虽然存在许多用于沉积介电材料的工艺，但极少工艺在这些厚度下产生高品质的膜。原子层沉积(ALD)是当伴随优化的工艺条件使用时，既保形又已知为产生高品质薄层的工艺。在ALD工艺中，通常在单独的阶段中将两种分子前体引入ALD反应器内。美国专利申请公开2005/0084610(Selitser)描述了大气压原子层化学气相沉积方法，其包括用于该方法各阶段的单独的室，并且一系列分开的注射器围绕旋转的环形基底支架轨道隔开。空间依赖性ALD方法可使用一种或更多种更详细描述于以下文献中的系统或方法来完成：WO2008/082472(Cok)、美国专利申请公开2008/0166880(Levy)、2009/0130858(Levy)、2009/0078204(Kerr等人)、2009/0051749(Baker)、2009/0081366(Kerr等人)和美国专利7,413,982(Levy)、7,456,429(Levy)和7,789,961(Nelson等人)、7,572,686(Levy等人)，其公开内容通过引用以其整体由此并入。对ALD结合被称作选择性区域沉积(SAD)的技术有越来越大的兴趣。正如名称所暗示的，选择性区域沉积涉及处理基底的部分以使得材料仅沉积在所需的或所选的那些区域中。Sinha等人(J.Vac.Sci.Technol.B2462523-2532(2006))已评论，选择性区域ALD要求掩蔽或“保护”表面的指定区域，以防止在那些选定区域内的ALD反应，从而确保ALD膜仅在所需的未掩蔽区域上成核和生长。还可能具有SAD工艺，其中表面区域的选定区域以膜仅在活化区域上沉积的此种方式被“活化”或表面改性。选择性区域沉积技术存在许多潜在优点，例如消除用于膜图案化的蚀刻工艺，减少所需的净化步骤的数目，或图案化难以蚀刻的材料。将图案化和沉积半导体结合的一种方法示出在Conley等人的题为“METHODTOPERFORMSELECTIVEATOMICLAYERDEPOSTIONOFZINCOXIDE”的美国专利号7,160,819中。Conley等人讨论了用于在硅晶片上图案化氧化锌的材料。然而没有提供关于使用其它基底或针对其它金属氧化物的结果的信息。SAD工作迄今集中于沉积期间图案化单一材料的问题上。仍然存在结合多个SAD步骤来形成工作器件的问题。用于构建完整器件的工艺需要能够控制关键界面的性质，特别是在场效应器件如TFT中。因此，仍然需要用于简化垂直TFT的制造的新颖的工艺。还需要新颖的工艺，其使用SAD和数字图案化工艺以图案化器件，例如，具有关键垂直特征的VTFT。
技术实现要素：
根据本发明的一方面，薄膜晶体管结构包括基底和在基底上的聚合物材料柱(post)。该柱具有从基底延伸离开至顶部的高度尺寸和沿所述高度尺寸的边。在柱的顶部为无机材料盖(cap)，该盖覆盖所述柱的顶部，并且延伸超出该柱的边以限定凹形轮廓(reentrantprofile)。保形传导材料栅极层在凹形轮廓中的柱的边上方。保形绝缘材料层在凹形轮廓中的栅极层上。保形半导体材料层在凹形轮廓中的绝缘材料层上。第一电极位于与盖上方的半导体层的第一部分接触，且第二电极位于与在基底上方并且不在柱上方的半导体层的第二部分接触，且与凹形轮廓中的柱相邻。当与基底表面正交测量时，第一电极和第二电极之间的距离大于零，并且第一电极和第二电极限定具有在介于第一电极和第二电极之间的半导体层中的沟道的晶体管。附图简述在下文所呈现的本发明的示例性实施方案的详述中，参考以下附图，其中：图1a和1b分别为本发明的垂直晶体管的示例性实施方案的横截面和平面示意图；图2a和2b分别为本发明的垂直晶体管的柱、盖和栅极层的示例性实施方案的横截面和平面示意图；图3为使用视距沉积方法形成的本发明的垂直晶体管的另一示例性实施方案的横截面示意图；图4为包括较长沟道的本发明的垂直晶体管的另一示例性实施方案的横截面示意图；图5a和5b分别为包括额外的介电层的本发明的垂直晶体管的另一示例性实施方案的横截面和平面示意图；图6至11为本发明的垂直晶体管的柱、盖、栅极和其它材料层的示例性实施方案的横截面示意图；图12为描述形成根据本发明的具有聚合物柱的垂直薄膜晶体管的方法的示例性实施方案的流程图；图13为描述用于本发明的选择性区域沉积的示例性实施方案的流程图；图14a和14b至图20a和20b为表示使用在图12中描述的工艺流程的垂直晶体管形成的示意图，其中图14a、15a、16a、17a、18a、19a和20a为横截面图且图14b、15b、16b、17b、18b、19b和20b为平面图；图21a和21b至图25a和25b为表示使用在图13中描述的选择性区域沉积的源电极和漏电极形成的示意图，其中图21a、22a、23a、24a和25a为横截面图且图21b、22b、23b、24b和25b为平面图；图26a和26b至图29a和29b为盖形成的一个示例性实施方案的示意图，其中图26a、27a、28a和29a为横截面图且图26b、27b、28b和29b为平面图；图30a和30b至图33a和33b为盖形成的另一示例性实施方案的示意图，其中盖与在柱下面的导电层对齐，其中图30a、31a、32a和33a为横截面图且图30b、31b、32b和33b为平面图；图34为描述包括抑制剂印刷的形成具有聚合物柱的垂直薄膜晶体管的方法的示例性实施方案的流程图；图35a和35b至图51a和51b为表示使用在图34中描述的工艺流程的垂直晶体管形成的示意图，其中图35a、36a、37a、38a、39a、40a、41a、42a、43a、44a、45a、45c、46a、47c、49a、49b、49c、50a和51a为横截面图且图35b、36b、37b、38b、39b、40b、41b、42b、43b、44b、45b、46b、47a、47b、48a、48b、48c、50b和51b为平面图；图52a和52b分别为本发明的单一垂直晶体管的示例性实施方案的横截面和平面示意图；图53a和53b分别为本发明的单一垂直晶体管的另一示例性实施方案的横截面和平面示意图；图54a和54b分别为包括填充材料的本发明的单一垂直晶体管的另一示例性实施方案的横截面和平面示意图；图55为描述形成用于本发明的多层填充材料的方法的示例性实施方案的流程图；图56a和56b至图62a和62b为表示使用在图55中描述的工艺流程的垂直晶体管形成的示意图，其中图56a、57a、58a、59a、60a、61a和62a为横截面图且图56b、57b、58b、59b、60b、61b和62b为平面图；图63a和63b分别为本发明的垂直晶体管的示例性实施方案的横截面和平面示意图，所述垂直晶体管包括在单一柱和盖上方形成的两个独立可操作的晶体管；图63c为突出图63a和63b中所示的垂直晶体管的电极之间的关系的横截面示意图;图64为描述形成用于本发明的垂直分隔的电极的方法的示例性实施方案的流程图；图65为包括在结构聚合物柱和无机盖上方形成的垂直分隔电极的本发明的垂直晶体管的示例性实施方案的横截面示意图；图66为用于示例性工艺中的沉积器件的示意图，其示出提供至基底经受本文所述的实施例的薄膜沉积工艺的气态材料的布置；图67为与图66的沉积器件一起使用的输送头的横截面示意图，其示出提供至基底经受本文所述的实施例的薄膜沉积工艺的气态材料的布置；图68a至68c为如关于本发明实施例I2所述的本发明的垂直晶体管的图像，其中图68a为光学显微照片，图68b为垂直晶体管一侧的SEM图像，且图68c为垂直晶体管的凹形轮廓的放大图；图69a为显示本发明实施例I1至I4的晶体管的性能Ids-Vg曲线特征的图；图69b示意性示出用于形成本发明实施例I1至I4的垂直晶体管的图案的示例性实施方案；图70为显示如用Vd=8伏特测量的本发明实施例I5-I7的晶体管的性能Ids-Vg曲线特征的图；和图71为显示本发明的示例性实施方案的垂直晶体管的沟道长度和沟道宽度的关系的图。发明详述本说明书将特别针对形成根据本发明的垂直晶体管的部分或与根据本发明的垂直晶体管直接协作的元件。要理解的是，没有具体显示或描述的元件可采取本领域的那些技术人员熟知的各种形式。在下面的描述和图中，在可能的情况下，已使用相同的参考数字来指定相同的元件。针对下文的描述，术语“气体”或“气态材料”在广义上用来包括一系列汽化或气态的元素、化合物或材料中的任何种。本文使用的其它术语，包括“反应物”、“前体”、“真空”或“惰性气体”具有它们的通常意义，如在材料沉积领域中的那些技术人员将很好地理解的。术语“在……上方”是指一个元件与另一个元件的相对位置，并且不受方向影响，以使得如果一个元件在另一个元件上方，若整个堆(stack)被翻转，则它在功能上仍然是上方。因此，术语“在……上方”、“在……下方”或“在……上”功能上是等同的，且不需要元件是接触的，并且没有禁止插入层在结构内的存在。术语“相邻”在本文中在广义上用来表示一个元件与另一个元件邻接或毗连。所提供的图不是按照比例绘制，而是旨在显示整体功能和本发明的一些实施方案的结构布置。本发明的实施方案均涉及短沟道垂直薄膜晶体管(TFT)，其包括具有无机盖的图案化的结构聚合物，以定义沟道的垂直部分。如本文所用的术语“垂直晶体管”是指其中限定单一沟道的源极和漏极在离基底表面的两不同的距离处(如与基底正交测量)的晶体管。这种布置产生以下垂直晶体管：其中至少一部分的沟道相对基底垂直定位，这是说不平行于基底的顶表面。本发明的垂直晶体管包括它们沟道中的部分处于与基底表面平行布置的那些，只要它们还具有不与基底表面平行的部分。如本文所使用的短语“结构聚合物”是指用于形成聚合物柱的聚合物材料，并且另外可用于区分结构聚合物材料和可用于所述方法的其它聚合物材料或聚合物层。结构聚合物是在最终应用中稳定的聚合物，并且可使用各种各样的结构聚合物。结构聚合物的实例包括聚酯、聚醚酯、聚酰胺、聚酯酰胺、聚氨酯、聚酰亚胺、聚醚酰亚胺、聚脲、聚酰胺酰亚胺、聚苯醚、苯氧基树脂、环氧树脂、聚烯烃、聚丙烯酸酯、聚乙烯-共-乙烯醇(EVOH)等，或它们的组合物或共混物。优选的结构聚合物为环氧树脂和聚酰亚胺。结构聚合物可以是热塑性聚合物。该聚合物可以是可固化组合物，其包括热或者辐射可固化的组合物。该聚合物不需要是辐射可固化的或光敏性的，但光敏性制剂可用于本发明中，只要最终固化的聚合物层具有最终应用中所需的结构性能和机械性能。聚酰亚胺是优选的结构聚合物，归因于针对微电子应用的膜性能如低应力、低CTE、低吸湿性、高模量或良好延性的结合。例如，可从HitachiDuPontMicroSystems获得的CuredPI-2600产品的刚性棒状聚酰亚胺结构非常适合用作半导体应用的介电层。环氧树脂也由于它们的热和化学性质而被优选。包含高度支化的多官能环氧双酚A-酚醛清漆树脂的辐射可固化的组合物，例如来自MomentiveSpecialtyChemicalsInc.的EponSU-8是有用的环氧树脂的一个实例，虽然非辐射可固化的组合物是更优选的。制备本发明的垂直薄膜晶体管的方法可以在约300°C的支持温度以下，更优选在250°C以下，或甚至在约室温的温度(约25°C至70ºC)下进行。这些温度远低于传统的集成电路和半导体加工温度，其使得能够使用任何各种相对廉价的支持体，如柔性聚合物支持体。因此，本发明的实施方案使得能够在柔性基底上生产相对廉价的器件，而无需光刻法，并且由于印刷图案使得能够快速改变图案。本发明中使用的基底可以是用作后续涂布层的机械支持体的任何材料。该基底可以包括刚性材料，如玻璃、硅或金属。特别有用的金属是不锈钢、钢、铝、镍或钼。该基底还可以包括诸如聚合物膜或纸之类的柔性材料。有用的基底材料包括有机或无机材料。例如，所述基底可以包括无机玻璃、陶瓷箔、聚合物材料、填充的聚合物材料、涂布的金属箔、丙烯酸类树脂、环氧树脂、聚酰胺、聚碳酸酯、聚酰亚胺、聚酮、聚(氧基-1,4-亚苯基氧基-1,4-亚苯基羰基-1,4-亚苯基)(有时称为聚(醚醚酮)或PEEK)、聚降冰片烯、聚苯醚、聚(萘二羧酸乙二酯)(PEN)、聚(对苯二甲酸乙二酯)(PET)、聚(醚砜)(PES)、聚(亚苯基硫醚)(PPS)，或纤维增强的塑料(FRP)。基底110的厚度可以变化，通常从约100μm至约1cm。可在本发明中使用柔性支持体或基底。使用柔性基底允许辊加工(其可以是连续的)，提供在平面或刚性支持体上的规模经济和制造经济。所选的柔性支持体优选能够使用低力(如通过未受协助的手)来包绕直径小于约50cm、更优选直径为25cm、且最优选直径为10cm的圆柱体圆周，而没有变形或者开裂。优选的柔性支持体可以卷起来。柔性基底的额外实例包括薄金属箔，例如，不锈钢，前提是所述箔涂布有电绝缘材料层以电隔离任何电气组件，如薄膜晶体管。也可以使用名义上的刚性材料(归因于它们的薄度而为柔性的)。这些包括厚度在200μm以下的玻璃和厚度在500μm以下的金属。在一些示例性实施方案中，所述基底可以包括临时支持体或支持体材料层，例如，在出于临时目的例如制造、运输、测试或存储需要额外的结构支持体时。在这些示例性实施方案中，所述基底可以可拆卸地附着于或机械地固定于临时支持体。例如，柔性聚合物支持体可以临时地附着于刚性的玻璃支持体，以在晶体管制造过程期间提供额外的结构刚度。在制造过程完成后，可从柔性聚合物支持体移除玻璃支持体。所述基底可为无遮蔽的，表明它在其表面上除了组成其的材料外不含有实质性材料。所述基底可以在表面上包括各种层。这些层包括底层、粘合层、释放层(releaselayer)、润湿层、亲水层和疏水层。可以处理基底表面以促进各种性能。这些处理包括等离子体处理、电晕放电处理或化学处理。所述基底在其表面上还可包括图案化的材料。这些图案可包括调节在基底内或基底上的光透射或导电性的图案。所述图案可包括存在于基底上的完整的器件、电路或活性元件。所述图案可包括部分的器件、电路或活性元件，其等待后续的加工步骤来完成。在本发明中，使用图案化的薄膜无机材料来完成图案化的结构聚合物层的形成。可使用标准光刻技术或通过使用选择性区域沉积(SAD)结合原子层沉积(ALD)来进行薄膜无机材料在结构聚合物层的顶部的图案化，以在结构聚合物层的顶部形成图案化的薄膜无机材料层。SAD采用被称作“沉积抑制剂材料”、“沉积抑制材料”或简单地“抑制剂”的图案化材料，其在基底经受原子层沉积时抑制薄膜材料在基底上的生长。通过抑制存在沉积抑制剂材料的地方的生长，ALD方法仅在抑制剂不存在的基底区域(选择性区域)内沉积材料。短语“沉积抑制剂材料”、“抑制剂材料”和它们的等同物在本文中指的是在基底上的任何材料，其抑制原子层沉积(ALD)期间的材料的沉积。“沉积抑制剂材料”包括施加在基底上的材料以及由任何任选的后续改性材料的交联或其它反应产生的材料，所述交联或其它反应可发生在通过原子层沉积在基底上沉积无机薄膜之前。聚合物沉积抑制剂材料可在施加所述聚合物到基底上之后，在图案化步骤之前或期间交联。本发明的垂直薄膜晶体管由介电材料、半导体材料和导体材料组成。在本发明的优选实施方案中，所述介电材料、半导体材料和导体材料为无机薄膜。介电材料为差的电导体的任何材料。这类材料通常展示大于1010Ω-cm的体电阻率。电介质的实例为SiO2、HfO、ZrO、SixNy或Al2O3。半导体为以下材料：在其中电荷可移动，但在其中的电荷浓度可主要由外部因素例如电场、温度或来自邻近材料的电荷的注入来调节。半导体的实例包括硅、锗或砷化镓。特别优选的半导体为氧化锌、氧化铟锌，或氧化镓铟锌。可以掺杂半导体以使它们成n-型或p-型，或调节存在的载荷子的数目。本发明的导体包括金属，如Al、Ag、Au、Cr、Mo或In以及无机传导氧化物，如掺铟的氧化锡(ITO)或掺铝的氧化锌(AZO)。介电和半导体无机材料层为保形的，并优选使用原子层沉积(ALD)方法沉积。ALD是用于生产具有可被认为一致的、均匀的或甚至精确的厚度的涂层的方法。ALD生产可被认为是保形或甚至高度保形的材料层的涂层。一般而言，ALD方法通过两种或更多种反应性材料(通常被称为前体)之间的交替在真空室内完成基底涂布。施加第一前体以与基底反应。将过量的第一前体从真空室中除去。然后施加第二前体以与基底上的第一前体反应。从真空室中除去过量的第二前体，并重复该过程。最近，已开发一种新的ALD方法，其取消对真空室的需要。通常被称作S-ALD的该方法描述在US7,413,982、US7,456,429、US7,789,961和US2009/0130858中的至少一个中，其公开内容通过引用并入本文中。S-ALD产生具有可被认为一致的、均匀的或甚至精确的厚度的涂层。S-ALD生产可被认为保形或甚至高度保形的材料层的涂层。S-ALD也与低温涂布环境兼容。此外，S-ALD与网涂(webcoating)兼容，这使得它对于大规模生产操作具有吸引力。虽然一些网涂操作可能经历对齐问题，例如，网跟踪(webtracking)或拉伸问题，本发明的构造降低了在制造过程期间对高分辨率或非常精细的对齐特征的依赖性。因此，S-ALD很适合用于制造本发明。本发明的优选工艺包括S-ALD、连续的空间依赖性ALD(与脉冲或时间依赖性ALD相反)。本发明的方法允许在大气压或接近大气压下的操作，并且能够在未密封的或露天的环境下操作。调整本发明的方法以使得材料仅在基底的选定区域内沉积。原子层沉积可用于本发明的实施方案中，用以沉积各种为金属或包括含金属化合物的无机薄膜。这样的含金属化合物包括，例如(相对于周期表)第V族或第VI族阴离子。这种含金属的化合物可例如包括锌、铝、钛、铪、锆或铟的氧化物、氮化物、硫化物或磷化物，或其组合。可使用本发明的方法制备的氧化物包括，但不限于氧化锌(ZnO)、氧化铝(Al2O3)、氧化铪、氧化锆、氧化铟、氧化锡等。可使用本发明的方法制备的混合的结构氧化物可以包括例如InZnO。可使用本发明的方法制备的掺杂的材料可以包括例如ZnO:Al、MgxZn1-xO或LiZnO。可以使用本发明的方法制备的金属包括，但不限于铜、钨、铝、镍、钌或铑。对于本领域技术人员将明显的是，可以沉积两种、三种或更多种金属的合金，可与两种、三种或更多种组分一起沉积化合物，并且还可生产诸如分级膜和纳米层压板的物体。这些变型仅为使用本发明的特定实施方案的变体。在本发明的范围内存在许多其它变型，因此本发明仅通过下列的权利要求来限定。选择用于无机薄膜层的材料将依赖于所需器件的应用和功能。上文详述的所有材料将用作用于图案化底层的结构聚合物层的硬掩模并且可用作无机盖。用于无机薄膜盖的优选材料包括Al2O3、SiO2、HfO、ZrO、TiO2、Ta2O5、SixNy、ZnO或掺杂的ZnO材料。无机材料层的厚度还将取决于应用；然而介于5nm和100nm之间的厚度是优选的。因此，使用原子层沉积方法沉积无机薄膜优选沉积小于100nm。大于100nm的无机薄膜层也是有用的，但可能花费长时间来沉积。这些仅在应用指示时使用。为了用于其中部分无机薄膜为未支持的无机聚合物(inorganic-with-polymer)结构，如在具有凹形轮廓的结构的情况下，优选的是无机薄膜具有足够的厚度而为自支持的，优选厚度大于10nm。根据本发明的一个实施方案，薄膜晶体管结构包括基底和在基底上的聚合物材料柱。该柱具有从基底延伸离开至顶部的高度尺寸和沿所述高度尺寸的边。在柱的顶部为无机材料盖，该盖覆盖所述柱的顶部，并且延伸超出该柱的边以限定凹形轮廓。保形传导材料栅极层在凹形轮廓中的柱的边上方。保形绝缘材料层在凹形轮廓中的栅极层上。保形半导体材料层在凹形轮廓中的绝缘材料层上。第一电极位于与盖上方的半导体层的第一部分接触，且第二电极位于与基底上方的并且不在柱上方的半导体层的第二部分接触，且与凹形轮廓相邻。当与基底表面正交测量时，第一电极和第二电极之间的距离大于零，并且第一电极和第二电极限定具有在介于第一电极和第二电极之间的半导体层中的沟道的晶体管。现转向图，本发明的垂直晶体管100和200的沿图1b中所示的平面图的线A-A’获取的横截面示意图在图1a中示出。如图1a中所示的，TFT100和200各为垂直晶体管结构，其中垂直部分通过具有无机盖30的聚合物柱20限定。栅极层125至少与柱20的边40接触，绝缘层130与栅极125接触，并且半导体层150与第一电极180接触。聚合物柱20、无机盖30和栅极层125形成导电栅极结构120，其具有第一凹形轮廓140和第二凹形轮廓145。垂直晶体管100和200串联连接并且在单个柱结构上方形成。为简单起见，下面的描述将重点放在垂直晶体管100上，并且理解该描述同样适用于垂直晶体管200。垂直晶体管100包括基底110。基底110，通常被称为支持体，可以是刚性的或柔性的，并且应从前面的描述中理解。聚合物材料柱20在基底110上。柱20具有从基底110延伸离开至顶部的高度尺寸45，所述顶部通过在基底110上方的长度尺寸和宽度尺寸25限定。柱20沿高度尺寸具有边40。无机材料盖30在柱20的顶部。盖30在柱的长度尺寸和宽度尺寸25上覆盖柱20的顶部。盖30至少在宽度尺寸25上延伸超出柱边。保形传导材料包括在柱20的边40上且在至少一部分的基底110上方的栅极层125内。如图1a中所示的，栅极层125保形地覆盖盖30、柱20的边40，并且还与基底110接触。延伸超出柱20的边40的那部分盖30形成第一凹形轮廓140和第二凹形轮廓145。简要地转向图2a和2b，包括柱20、盖30和栅极层125的导电栅极结构120的沿图2b中所示的平面图的线A-A’获取的横截面示意图在图2a中示出。如在图2b中所示地，柱20具有长度尺寸35和宽度尺寸25。如在图2a和2b中所示地，盖30在长度和宽度尺寸上延伸超出柱20。栅极层125保形地覆盖柱20和盖30，并且延伸超出柱20的基底以接触基底110。在本发明的其它示例性实施方案中，栅极层125仅覆盖第一凹形轮廓140和任选地第二凹形轮廓145的区域内的柱20的边40。聚合物材料柱20具有从基底110延伸离开的高度尺寸45。柱的高度限定了垂直晶体管100或200的最短可获得的沟道长度。本发明的一个优点为，使用柱20和盖30结构可容易地获得沟道长度，而使用标准光刻法是不易获得的。优选的是，柱20的高度小于或等于10微米。在一些示例性实施方案中，柱20小于或等于2微米。在还有其它的示例性实施方案中，柱20小于或等于1微米，并且可短至0.3微米以最小化垂直晶体管沟道长度。盖30延伸超出柱20的边并因此应具有结构完整性。优选的是盖30延伸超出柱20的边40的距离小于柱20的高度45。现转向图1a和1b，绝缘层130与晶体管100和200的凹形轮廓140和145相适应。绝缘层130与栅极层125相接触。因为绝缘层130为保形的绝缘材料层，其据说可用以涂布和维持凹形轮廓140和145。绝缘层130通常被称作介电材料层，或简单地介电层，并且可由单个材料层或多个介电材料层形成。优选地绝缘层130为薄膜无机介电材料层。半导体材料层150与绝缘体层130相接触并且还与晶体管100和200的第一凹形轮廓140和第二凹形轮廓145的形状相适应并维持它们的形状。因此，半导体材料层150为保形半导体材料层。优选半导体层150为薄膜无机半导体材料层。晶体管100、200的源极和漏极具有通常接受的含义，并且如应用或电路所要求的，可指定第一电极180或者第二电极170为源极(或漏极)。第一电极180、第二电极170和第三电极175可为单个传导材料，如在图1a中所示的，或可包括任何数目的传导材料层(通常称作传导层堆)。第一电极180位于与盖上方的半导体层的第一部分接触。第二电极170电极位于与基底上方而不在柱上方的半导体层的第二部分接触，如图1a中所示。第一电极180和第二电极170电极限定在介于第一电极180和第二电极170之间的半导体层中的第一沟道。第一电极180具有沿由点C1限定的线进入图1a的平面内的边。如图1a中所示，点C1在基底表面上方。类似地，第二电极170具有沿由点C1’限定的线进入图1a的平面内的边。如图1a中所示，第一电极180和第二电极170电极离基底表面的距离不同(见点C1和C1’)。换种方式说，当与基底表面正交测量时，第一电极180和第二电极170之间的距离大于零。与栅极结构、绝缘层和半导体层一起，这形成了第一晶体管100，其包括相对基底表面垂直的那部分沟道。如图1a中所示，垂直TFT100与垂直TFT200串联形成。在该配置中存在三个电极，用于TFT100不在柱20上方的第二电极170、在盖30和柱20上方的共用的第一电极180和用于TFT200不在柱20上方的第三电极175(在与TFT100的第二电极170电极的柱20相对侧)。如所示，柱20具有沿高度尺寸的另一边40和延伸超出柱的另一边40的盖30来限定第二凹形轮廓145。第三电极175位于与基底110上方而不在柱20上方的半导体层的第三部分接触，并且与第二凹形轮廓145相邻。当与基底表面正交测量时，第一电极180和第三电极175之间的距离大于零。第一电极180和第三电极175限定第二晶体管200，其具有在第一电极180和第三电极175之间的半导体层内的沟道。相应地，第一电极180和第二电极170限定第一TFT100的沟道，并且第三电极175和第一电极180限定第二TFT200的沟道。在图1a和图1b中示出的配置允许与垂直晶体管100和200的接触在基底水平上进行，从而使晶体管串联操作，而不是在导电栅极结构120的顶部处制造连接。应理解的是本发明包括单个垂直晶体管，其中如图1a中的170和180来布置电极。如所示地，导电栅极结构120用作晶体管100和200的栅极。在晶体管100的一些示例性实施方案中，电极170用作晶体管100的漏极且电极180用作晶体管100的源极。在晶体管100的其它示例性实施方案中，电极170用作源极且电极180用作漏极。半导体器件以以下方式驱动。在提供晶体管100之后，在电极170和电极180之间施加电压。还向导电栅极结构120施加电压以电连接电极170和电极180。仍然参考图1a和1b，在形成垂直晶体管100的同时形成垂直晶体管200。晶体管可以下列方式驱动。在电极175和电极180之间施加电压，该电压与垂直晶体管100共用。向栅极层堆120施加电压，其与垂直晶体管100共用，以电连接电极175和180。或者，通过在电极170和电极175之间施加电压可串联驱动晶体管100和晶体管200。向栅极层堆120施加电压，其同时使电极180与电极170电连接并且使电极180与电极175连接。这对于电路应用可以是有利的，因为不需要制造与升高的第三电极180的外部电连接。在本发明的其它示例性实施方案中，导电栅极结构120可独立地栅控(gate)晶体管100和200。在这些实施方案中，可如图9至11中所示形成导电栅极结构120。晶体管100的凹形轮廓140允许晶体管的半导体材料沟道的尺寸与导电栅极结构120的厚度相关联，该厚度由晶体管100的柱20的高度限定。有利地，本发明的该构造降低了在包括短沟道的晶体管的制造期间对高分辨率或非常精细的对齐特征的依赖性。此外，第一电极180和第二电极170的隔开主要由在栅极层堆中的凹形轮廓140决定。此外，同时形成第一电极180、第二电极170和第三电极175，并且它们具有相同的材料组成和层厚度。如所示的，第二电极170和第三电极175分别位于与第一凹形轮廓140和第二凹形轮廓145相邻。由于导电栅极结构120的高度，第二电极170和第三电极175与第一电极180垂直隔开。第二电极170和第一电极180限定具有第一晶体管100的末端的第一沟道且第三电极175和第一电极180限定具有第二晶体管200的末端的第二沟道。在图1a和1b中示出的结构可形成自许多不同材料。第一电极180、第二电极170和第三电极175可为任何传导性材料，且在一些实施方案中为透明传导性氧化物。本发明的一个优点是，垂直晶体管可为完全透明的。还有的优点的是，所有材料均可为沉积自一件普通设备的金属氧化物。为清楚起见，无机材料盖、保形传导性材料栅极层、保形绝缘材料层、保形半导体材料层、第一电极、第二电极和第三电极可各自包括金属氧化物。柱20包括聚酯、聚醚酯、聚酰胺、聚酯酰胺、聚氨酯、聚酰亚胺、聚醚酰亚胺、聚脲、聚酰胺酰亚胺、聚苯醚、苯氧基树脂、环氧树脂、聚烯烃、聚丙烯酸酯、聚乙烯-共-乙烯醇、或其共聚物，或它们的混合物。优选地，柱20包含环氧树脂或聚酰亚胺。聚合物柱20和盖30允许多个垂直晶体管几何形状，这取决于可用的加工工具。参考图3，示出本发明的另一示例性实施方案的垂直晶体管103和203的横截面示意图。垂直晶体管103和203在组件和操作上与图1a中所示的垂直晶体管100和200相同。图3中示出的实施方案是由第一电极280、第二电极270和第三电极275的视距沉积过程形成的垂直晶体管103和203的代表。视距沉积过程包括蒸发和溅射。如所示的，第一电极280和第二电极270接近垂直对齐。第一电极280具有末端(C2)且第二电极270具有末端(C2’)，第一电极280的末端(C2)和第二电极270的末端(C2’)垂直对齐。本发明的另一示例性实施方案显示在图4的垂直晶体管104和204的横截面示意图中。垂直晶体管104和204在组件和操作上与在图1a中所示的垂直晶体管100和102相同。图4中所示的实施方案是由选择性区域沉积(SAD)过程形成的垂直晶体管104和204的代表，其中第一凹形轮廓140和第二凹形轮廓145通过毛细作用填充有沉积抑制剂，并且使用ALD沉积第一电极380、第二电极370和第三电极375。如所示的，第一电极380和第二电极370的进一步间隔开导致第一晶体管104的比之前图1a(晶体管100)中和图3(晶体管103)中示出的实施方案中所见更长的沟道长度。正如所示，SAD过程产生垂直晶体管，其中沟道的一部分相对于基底垂直取向，这就是说不与基底的顶表面平行。除了不与基底表面平行的部分外，本发明的垂直晶体管104和204具有其与基底表面平行布置的沟道的部分。用于形成图4的垂直晶体管104的芯吸过程(wickingprocess)通常导致抑制剂润湿出凹形轮廓外至基底上。由第一电极380和第二电极370限定的沟道优选具有比柱20的高度45小10倍的长度尺寸。芯吸沉积抑制剂的使用还产生沟道，其具有沿柱20的长度35尺寸(进入页面)改变的长度，如图4中所示。C1和C1’之间的距离将沿晶体管104的沟道宽度改变。由第一电极380和第二电极375限定的沟道具有宽度尺寸和长度尺寸，并且长度尺寸沿晶体管104的宽度尺寸改变。转向图5a和5b，在图5a中示出本发明的另一示例性实施方案沿图5b中所示的平面图的线A-A’获取的横截面示意图。如在图5a和5b中所示的，在盖30、柱20的边40和至少一部分的基底110上存在保形介电材料层115。保形介电层位于至少栅极层125和柱20之间。如在图5a中所示地，TFT105和205为垂直晶体管结构，其中垂直部分由具有无机盖30的聚合物柱20限定，所述具有无机盖30的聚合物柱20由保形介电材料层115覆盖。保形导电材料栅极层125至少在柱的边上方并且与介电材料层115接触。绝缘层130与栅极以及介电材料层115接触，且半导体层150与第二电极175接触。除了保形介电材料层115以外，在图5a和5b中示出的垂直薄膜晶体管105和205的元件与垂直薄膜晶体管100和200的那些相同，并且应从图1a和1b的描述中理解。在该实施方案中的介电材料层115用于包封聚合物柱，并且提供单个材料表面用于构建本发明的垂直晶体管。在该实施方案中，导电栅极结构120包括柱20、盖30、介电材料层115和传导性材料栅极层125。介电材料层115的添加可用于避免栅极层125在柱20和基底表面110上非均匀成核或薄膜生长的问题。优选地，介电材料层115为无机薄膜介电材料层。介电材料层115为保形层，其归因于ALD方法的保形性质优选使用ALD进行沉积。如所示的，介电材料层115维持第一和第二凹形轮廓140和145。图2a、2b和7至12用于例示导电栅极结构120的各种配置。应理解相对于图1a和1b的描述，这些导电栅极结构120如何被结合进入本发明的垂直晶体管中。在栅极结构120的所有示例性实施方案中，盖30至少在宽度尺寸25上延伸超出柱，并且优选地在长度尺寸35和宽度尺寸25两者上延伸超出柱，如在图2a和2b中所示的。在图2a中，栅极层125保形地覆盖柱20和盖30，并且延伸超出柱20的基底以接触基底110。在栅极层125接触基底的实施方案中，接触面积仅受制造工艺限制，并且可为例如在柱20的壁40处的小面积或可沿基底110延伸。现转向图6，示出另一示例性实施例，其中柱20、盖30和基底110被保形介电层115覆盖。在包括保形介电层115的本发明的实施方案中，栅极层125不需要，并且可不与基底110或柱壁40直接接触。相反，栅极层125与在壁40和基底110上方的介电层115接触。导电栅极结构120的该实施方案应从图6以及图5a和5b中理解。图7显示了本发明的示例性实施方案，其中栅极层125与传导层122接触。在图7中，传导层122与基底701接触，并在柱20的下方。在本发明的该实施方案中，导电栅极结构120包括柱20、盖30、栅极层125和在柱20下方的传导层122，如图7中所示。在形成具有这些组件的导电栅极结构120时，传导层122在形成结构聚合物柱20之前提供在基底701上。因此，在该实施方案中，基底710包括支持体701和图案化的传导层122两者。如图7中所示，传导材料层122和无机材料盖30是垂直对齐的，并在晶体管的区域内具有相同的图案。图8是本发明的另一实施方案，其具有传导层122和减小的电容。如图7中所示，导电栅极结构120具有另一传导材料层122，其至少位于聚合物材料柱20的一部分的下方并且与保形传导材料栅极层125电接触。然而，如图8中所示，栅极层125由两个部分500和550组成，这两部分与传导层122接触，并在柱20的侧壁40上，但不覆盖盖30。当用于关于图1a和1b描述的垂直晶体管构造中时，栅极层125的这种布置减小垂直晶体管的电容。在该实施方案中，传导层122起到物理连接和电连接栅极层125的两部分500和550的作用。图8的具有栅极层125的垂直晶体管(具有两部分500和550)以与图1a和1b的垂直晶体管100和200相同的方式起作用。图9是本发明的另一示例性实施方案，其具有与盖30、柱20和基底110接触的介电层115。如图9中所示，栅极层125不完全覆盖盖30。栅极层125的两部分920和925之间的空间940减小了在用于关于图1a和1b描述的垂直晶体管构造中时的垂直晶体管的电容。这允许使用这些方法制造更快的电路。栅极层125的这种图案化可以通过标准的光刻方法或通过使用选择性区域沉积结合ALD完成。图10是本发明的另一实施方案，其具有减小的电容。如图所示，栅极层125由与柱20的侧壁40接触但不覆盖盖30的两个部分500和550组成。在该实施方案中，所述两部分500和550各局限于第一和第二凹形轮廓140和145的尺寸内，且不延伸超出基底上的盖30的尺寸。因此，保形传导材料栅极层125仅位于在沟道区域内的第一凹形轮廓140和第二凹形轮廓145中。栅极层125的该两个部分可以连接到分隔传导层122，其用于物理连接和电连接栅极层125的两个部分500和550，形成串联的两个晶体管，作为在图8中显示的实施方案的变型。图10的具有栅极层125的垂直晶体管(具有两部分500和550)以与图1a和1b的垂直晶体管100和200相同的方式起作用。图11是柱20、盖30和栅极层125的本发明的另一示例性实施方案，所述柱20、盖30和栅极层125在代替图1中的元件使用时，产生在柱20的相对侧上的两个分隔的垂直晶体管，其被柱20的宽度25分隔开。在该实施方案中，传导层122被图案化为不连续的，以使得在柱20的下方没有连接。当用于本发明的垂直晶体管中时，第二电极170和第三电极175可以分别位于与第一凹形轮廓140和第二凹形轮廓145相邻，在柱20的任一侧上但不在盖30的上方，并且第一电极180可以共用，在盖30的上方，并且用作两垂直晶体管的源电极。或者，两晶体管可以通过将在盖30上方的第一电极180分成两分离电极而完全分离；以使得使用单个柱20和盖30形成两分离的垂直晶体管(参照图63a)。应理解，可使用图7至11的所有结构来代替在图1a和1b中所示的导电栅极结构120，并且被认为是本发明的示例性实施方案。因此，应理解本发明的垂直晶体管的示例性实施方案对满足如本文所定义的要求的任何导电栅极结构120有效(workwith)，并且不限于例示的那些。根据定义，导电栅极结构120具有由聚合物柱20和延伸超出柱20的边的无机盖30形成的第一凹形轮廓140，和保形传导性栅极层125。本发明的垂直晶体管的示例性实施方案包括聚合物柱20和无机盖30，其限定凹形轮廓140和器件沟道的垂直部分。这些示例性实施方案表明本发明构造优于平面器件和由类似材料组成的其它垂直晶体管构造的好处。将简单地描述本发明的一种用于形成垂直晶体管的方法。该方法包括提供基底。在基底上提供结构聚合物层。在结构聚合物层上形成图案化的无机薄膜，使得结构聚合物层的暴露部分不在无机薄膜的下方。将结构聚合物层的暴露部分和在图案化无机薄膜和基底之间的结构聚合物层的部分除去以形成具有无机盖的结构聚合物柱，所述无机盖延伸超出结构聚合物柱的边以限定凹形轮廓。保形导电栅极层在凹形轮廓中形成。保形介电层在凹形轮廓中的栅极层上形成。保形半导体层在介电层上形成。形成第一电极与位于盖上方的半导体层的第一部分接触和第二电极位于与在基底上方而不在柱上方的半导体层的第二部分接触。描述本发明的示例性垂直晶体管的制造方法的步骤图在图12中示出。在步骤810中，向该系统内提供基底。基底可以是如所讨论的适合与本发明的垂直晶体管一起使用的任何基底。所提供的基底可以具有图案化的层。提供基底可以包括在基底上提供图案化的传导层，在此之后在步骤820中提供结构聚合物层。在步骤820中，在基底表面上提供结构聚合物层。所述结构聚合物可以是在最终垂直晶体管结构中稳定的任何聚合物，并应从之前的描述中理解。在该步骤中，在一些示例性实施方案中结构聚合物层可仅覆盖一部分的基底。在一些实施方案中，结构聚合物以具有厚度在0.2和2微米之间的聚合物层沉积。在步骤830中，在结构聚合物层上形成图案化的无机薄膜层。该步骤优选使用ALD，更优选使用空间ALD来进行。优选的是，无机薄膜是介电材料。在步骤830中沉积无机薄膜之前，可任选地处理结构聚合物层的表面(未显示)。可以进行处理以活化结构聚合物层的表面，以促进无机薄膜在结构聚合物层的表面上的生长。所述处理应从之前讨论中理解，并可以包括使用UV-臭氧或等离子体方法。无机薄膜层可以通过使用选择性区域沉积和ALD的组合如在步骤830中的沉积来图案化。或者，无机薄膜层可以均匀沉积并且使用本领域已知的任何方法(包括使用光刻工艺)图案化。图案化的无机薄膜层至少包括无机薄膜盖的图案。在步骤840中，通过蚀刻结构聚合物层形成具有无机材料盖的聚合物柱。具体地，步骤840除去不被图案化的无机薄膜覆盖的结构聚合物层的部分，和在无机薄膜下方的结构聚合物层的部分，以产生具有延伸超出柱的边的无机盖30的柱20。柱和无机盖的这种布置限定了凹形轮廓。该步骤可以使用两种不同的工艺，或优选在单个工艺中进行。在使用选择性区域沉积的一些实施方案中，在通过使用溶剂或洗涤剂的液体过程或通过蒸气过程除去结构聚合物层的部分之前，可以去除图案化的抑制剂层。在使用SAD的一些实施方案中，图案化的抑制剂层可以通过除去部分的结构聚合物层的相同的蚀刻工艺来去除。蚀刻结构聚合物层的方法包括使基底暴露于导致结构聚合物去除的蒸气反应物。在与蒸汽发生反应后，所述去除可以自发地发生，导致抑制剂转化成挥发性种类。或者，蒸汽暴露可以与结构聚合物反应，将其转化为另一种类或形态，其然后可更容易地用另一过程(例如液体过程)除去。蒸汽暴露可以包括能量形式以促进该过程。这些包括曝光、电弧或等离子体。特别期望的曝光包括UV暴露，特别是在氧的存在下，以产生臭氧。等离子体包括各种种类包括氧、氯和氟的等离子体。用这些材料或用产生这些材料的前体生成的等离子体被包括在本发明中。结构聚合物层的部分的去除可以由单次暴露于高活性氧过程包括UV-臭氧过程(UVO)或O2等离子体来实现。高活性氧过程可以是使用基于腔室的工具的分批法，或使用网加工工具的连续方法。高活性氧过程可以在低于大气的(真空)压力或大气压力下。在已形成柱和盖结构后，基底、柱和盖可以任选地涂布有介电材料(未显示)。在这些实施方案中，在形成保形传导性栅极层之前，在盖和柱的边上沉积另一保形介电层。保形介电层优选在柱和盖结构的区域内未图案化，并且提供均匀的材料表面，在其上沉积器件的其余层。在已形成柱和盖结构后，在步骤850中形成保形传导栅极层。栅极层为保形传导层，其优选使用ALD方法，并且更优选地通过空间ALD方法沉积。栅极层可以是均匀的层或图案化的层。图案化的栅极层可以在使用选择性区域沉积方法沉积的时候图案化或可均匀沉积并且使用标准光刻技术图案化。栅极层至少覆盖在步骤840中形成的凹形轮廓内的柱的边的某部分。保形介电层在步骤860中在栅极层上方形成并与栅极层接触。保形介电层为保形绝缘层，其优选使用ALD方法，并且更优选通过空间ALD方法沉积。优选地，绝缘层为无机薄膜介电层。保形介电层与在凹形轮廓中的栅极层接触。绝缘层可以在使用选择性区域沉积方法沉积的时候图案化或可以均匀沉积并且使用标准光刻技术图案化，在这一步骤后或者在后续处理步骤后。通常，保形绝缘层包括通向栅极层的通孔(vias)或孔用于在进一步的加工步骤中制造接触。保形介电层可以是单层，或可以是多层堆。在步骤870中形成保形半导体层。半导体优选是薄膜无机材料层，例如，ZnO或掺杂的ZnO。图案化的半导体层可以在使用选择性区域沉积方法沉积的时候图案化或可以均匀沉积并且使用标准光刻技术图案化。优选地，半导体层使用ALD方法或，更优选地，通过空间ALD方法沉积。半导体层与至少在凹形轮廓(其由图案化的栅极层材料覆盖)内的柱的边的部分上方的绝缘层接触。为完善垂直晶体管，在步骤880中同时形成第一和第二电极。在该步骤中，在柱和盖的上方形成第一电极，并且形成不在柱上方的第二电极。这可以通过使用视距沉积过程，如金属蒸发过程来实现。在该实施方案中，突出柱盖的壁的那部分盖防止金属沉积在凹形轮廓内的柱的壁上。金属可以在沉积后使用标准光刻技术进一步图案化。备选的视距沉积技术包括溅射和反应性溅射，以沉积金属、合金或传导性金属氧化物的膜。在其它示例性实施方案中，步骤880包括使用选择性区域沉积组合ALD以同时形成第一和第二电极。在这些实施方案中，使用抑制剂来图案化传导性薄膜层。抑制剂存在于至少一部分的由盖和柱结构限定的凹形轮廓中，防止传导性薄膜沉积在凹形轮廓内的柱的壁上方。在一些实施方案中，其中抑制剂仅存在于凹形轮廓内，传导材料使用标准光刻技术进一步图案化。当使用选择性区域沉积来限定第一和第二电极时，优选使用ALD，并且最优选使用空间ALD。当使用选择性区域沉积方法来限定第一和第二电极时，优选使用聚合物抑制剂作为沉积抑制剂材料。第一和第二电极的形成限定了垂直晶体管的沟道，该沟道包括在柱的壁上方的半导体的部分。在这些示例性实施方案中，第一和第二电极的同时形成产生以下结构：在其中第一电极位于与盖上方的半导体层的第一部分接触，并且第二电极位于与在基底上方且不在柱上方的半导体层的第二部分接触。因此，第一和第二电极与基底表面距离不同并且当与基底表面正交测量时，第一和第二电极之间的距离大于零。如在图12中所示，可将步骤820至850并成单个步骤800，其中形成具有聚合物柱、无机盖和保形传导栅极层的导电栅极结构。在图13中示出与选择性区域沉积(SAD)相关联的处理步骤。首先在步骤801中，在具有不存在沉积抑制剂的区域的表面上提供图案化的沉积抑制剂层。该步骤可以使用印刷技术来完成，或者通过均匀地涂布沉积抑制剂并然后图案化来完成。接着，在步骤802中使用原子层沉积来沉积无机薄膜。在该步骤中，至少将基底的具有图案化的沉积抑制剂的区域暴露于ALD过程。无机材料仅在其中不存在沉积抑制剂的基底区域上沉积。具有沉积抑制剂的基底区域受到沉积抑制剂的保护，并且不涂布有无机薄膜材料。沉积无机材料后，可以任选地去除沉积抑制剂，如步骤803中所示的，只留下图案化的无机薄膜。在图12中描述的工艺流程可通过在图14a和14b至20a和20b中所示的描述性工艺构建(processbuild)来进一步理解。在图14a和14b(分别为横截面图和平面图)中，如在图12的步骤820中的，在基底110上提供结构聚合物层50。结构聚合物层50可以是在最终垂直晶体管结构中稳定的任何聚合物并且应从前面的描述中理解。在该步骤中，结构聚合物层50可仅覆盖基底的一部分。在步骤830中，在结构聚合物层上形成图案化的无机薄膜57。如在图15a和15b中所示，图案化的无机薄膜57包括无机盖30的图案。这可以使用本领域已知的任何方法来完成，并应关于步骤830的描述来理解。在图16a和16b中，具有无机材料盖30的聚合物柱20通过如图12的步骤840中的蚀刻结构聚合物层50来形成。除去未由图案化的无机薄膜57覆盖的结构聚合物层50的部分，和在无机薄膜57下方的结构聚合物层50的部分产生在图16a和16b中所示的聚合物柱20和无机盖30。该结构具有第一凹形轮廓140，其由突出聚合物柱20的壁40的无机薄膜盖30的部分限定。所得的柱20具有与结构聚合物层50的厚度相同的高度45，和小于无机盖30的宽度的宽度25。图17a和17b例示了图12中的步骤850的结果，在柱20和无机盖30的上方形成图案化的保形栅极层125。可使用选择性区域沉积方法来形成图案化的保形栅极层125，或在步骤850的其它实施方案中，栅极材料可以均匀地沉积并使用标准光刻技术图案化，产生图17a和17b中的导电栅极结构120。图18a和18b例示了图12中的步骤860的结果，形成图案化的绝缘层130。图案化的绝缘层130可使用选择性区域沉积方法来形成，或在步骤860的其它实施方案中，绝缘材料可以均匀沉积并使用标准光刻技术图案化，产生保形的图案化的绝缘层130，其涂布导电栅极结构120并维持凹形轮廓140，如图18a和18b中所示。如所示，任选的通孔70存在于保形绝缘层130中下至保形栅极层125的部分。图19a和19b示出了图12的步骤870的结果，在保形绝缘层130上形成保形半导体层150。保形半导体层150至少存在于导电栅极结构120的第一凹形轮廓140中，并且据说可以维持该轮廓。形成保形半导体层150优选使用ALD过程，更优选使用空间ALD过程完成。如在图19a和19b中所示，保形半导体层150可以被图案化。图案化该保形半导体层150可以使用本领域已知的任何方法来完成，包括光刻法或选择性区域沉积。如所示，半导体图案在栅极结构上方但不在通孔70的区域上方形成保形半导体层150的矩形。图20a和20b示出了图12的步骤880的结果，同时形成在柱20和盖30上方的第一电极180和不在柱上方的第二电极170。如所示，第二电极170与第一凹形轮廓140相邻，且第二电极170和第一电极180形成第一晶体管100的沟道。由于第一电极180和第二电极170同时形成，它们具有同样的材料组成。在优选的实施方案中，第一电极180和第二电极170也具有相同的材料厚度。第一电极180和第二电极170的同时形成可以使用视距沉积过程或选择性区域沉积过程来完成，如关于图12的步骤880所描述的。在图20a和20b中示出的完整的垂直晶体管100和200与图1a和1b的垂直晶体管等同(且相同)。使用选择性区域沉积来完成图12的步骤880的一个示例性实施方案可通过在图21a和21b至25a和25b中所示的描述性工艺构建更好地理解。如在图21a和21b中所示，沉积抑制材料41沉积在基底的一部分上和导电栅极结构120上，包括填充所述凹形轮廓140。沉积方法可以包括但不限于喷涂、旋涂、喷墨涂布或者槽模涂布(slot-diecoating)。沉积抑制材料41的层厚度的均匀性不是关键的。接着，除去一部分的沉积抑制材料41，而不从凹形轮廓除去所有的沉积抑制材料41。如在图22a和22b中所示，沉积抑制材料41为可光致图案化的，并且图案化使用任选的低分辨率光学掩模60。光学掩模60具有允许光通过的开放区域62，和阻挡光的暗区域(通常为铬)64。使沉积抑制材料41暴露于通过掩模的光，如图22a中所示。通过使沉积抑制材料的顶表面暴露于用于正性抗蚀剂(沉积抑制材料41)的适当波长的光，使在掩模60的开放区域62下方的沉积抑制材料41的部分曝光，而在凹形轮廓内的沉积抑制材料41的其它部分被盖30的顶部屏蔽。曝光后，使沉积抑制材料41显影，并且所得的结构的图示在图23a和23b中示出。如在图23a中所示，将沉积抑制材料41从不在凹形轮廓140内的位置除去，且沉积抑制材料41保持在凹形轮廓140的至少一部分中。如图23b中所示，还将通孔70上方的沉积抑制剂41除去以接触栅极层125的部分。用于该示例性实施方案的一种优选的沉积抑制材料为PMMA，聚(甲基丙烯酸甲酯)。在该类型的示例性实施方案中，可选择盖30来阻挡UV光，如当盖材料是AZO或金属时的情况一样。该保形传导性栅极层也可以用作在凹形轮廓中的沉积抑制剂的UV-阻挡材料。在其它示例性实施方案中，沉积抑制材料可以是可光致图案化的或者不是可光致图案化的，但是通过高能含氧过程选择性除去，以使得凹形轮廓140保留一些沉积抑制剂。接着，沉积图案化的导电材料层，以使得导电材料层不在沉积抑制剂上沉积，如图24a和24b中所示。这通过选择性区域沉积来完成，其中如在图23a和23b中所示，使具有沉积抑制剂的基底经受均匀沉积的条件且传导性材料仅沉积在沉积抑制剂41不存在的地方。导电材料优选使用ALD过程沉积，并且更优选使用空间ALD过程沉积。如所示，第一电极180、第二电极170和第三电极175同时形成。另外，第一电极180、第二电极170和第三电极175与半导体层150保形接触。任选除去沉积抑制剂，并且在图25a和25b中示出所得的结构。如所示，该结构等同于在图1a至图1c中所示的结构，并且应当从前面的描述中理解。存在众多包括在本发明中的方法，用于在结构聚合物层上提供图案化的无机薄膜，如关于图12的步骤830所讨论的。在一个示例性实施方案中，使用光刻法提供图案化的无机薄膜。该实施方案可以从图26a和26b至29a和29b中更好地理解。如在图26a和26b中所示，在结构聚合物层上提供均匀的无机薄膜55。无机薄膜55可以是任何无机材料，包括金属和氧化物。可以使用任何方法，包括蒸发、溅射、涂布、蒸气方法，包括化学气相沉积和原子层沉积来沉积无机薄膜55。无机薄膜55使用优选原子层沉积进行沉积，并且更优选使用空间原子层沉积进行沉积。接着，在无机薄膜层55上形成图案化的抗蚀剂层56。图案抗蚀剂层可以使用光刻法，或使用添加剂印刷方法，例如喷墨印刷或柔性版印刷来形成。接着，蚀刻无机薄膜层55以形成导电栅极结构120的无机盖30，如图28a和28b中所示。在蚀刻无机薄膜层55后，可以任选除去抗蚀剂56，如图29a和29b中所示。在替代的示例性实施方案中，可在聚合物柱20的形成期间除去抗蚀剂56。图29a和29b中所示的结构等同于图15a中所示的结构。如前所述，本发明可包括在柱20和基底110之间的传导层122，如图7中所示。在本发明的一个示例性实施方案中，图案化的传导层122可以用于形成导电栅极结构120的无机盖30。使用传导层122图案化无机盖30产生如图7中所示的结构，其中盖30和传导层122具有相同的图案并且对齐。在该示例性实施方案中，基底和结构聚合物层对于用于曝光可光致图案化的抗蚀剂的波长的光透明。无机薄膜也是透明的，并沉积在结构聚合物层上。可光致图案化的抗蚀剂沉积在透明无机薄膜层上方，并且通过基底、结构聚合物层和透明无机薄膜层曝光以将(不透明的)图案化的传导层的图案转移至可光致图案化的抗蚀剂。然后蚀刻透明无机薄膜层以形成图案化的无机盖30。通过在图30a和30b至33a和33b中所示的描述性构建来更好地理解该过程。如图30a和30b中所示，在基底110表面上、在结构聚合物层50下方存在图案化的传导层122，并且均匀的无机膜55涂布有可光致图案化的抗蚀剂层57。抗蚀剂57通过基底110曝光，并且图案化的传导层122用作光掩模，以使得抗蚀剂57仅在图案传导层122不阻挡光的地方曝光。在该实施方案中，基底110和结构聚合物层50不阻挡用于曝光抗蚀剂57的波长的光，并且优选是透明的。在图31a和31b中示出的结构为曝光的可光致图案化的抗蚀剂57的显影结果，其产生与传导层122对齐的抗蚀剂图案56。如先前所描述的，蚀刻均匀的无机薄膜层以形成无机盖30，如图32a和32b中所示。在该实施方案中，盖30与传导层122对齐。如图33a和33b中所示，在形成柱之前除去抗蚀剂图案56。在替代的实施方案中，可在聚合物柱20的形成期间除去抗蚀剂56。图33a中所示的结构等同于图15a中所示的结构，但具有附加元件传导层122。本发明的优点之一是，所有的功能层可以任选地使用选择性区域沉积来图案化。在优选的示例性实施方案中，所有的功能层通过印刷沉积抑制剂来图案化。通过印刷制造垂直薄膜晶体管的方法可以通过按序完成以下步骤来实现。首先，提供基底。在基底上提供结构聚合物层，并然后在结构聚合物层上以盖图案印刷聚合物抑制剂。使用原子层沉积(ALD)方法将无机薄膜沉积在其中不存在聚合物抑制剂的区域内的结构聚合物层上，以形成具有盖图案的图案化的无机层。接着，除去聚合物抑制剂、介于聚合物抑制剂和基底之间的结构聚合物层的部分、和介于图案化的无机层和基底之间的结构聚合物层的部分，以形成具有无机盖的结构聚合物柱，所述无机盖延伸超出结构聚合物柱的边，从而限定凹形轮廓。以栅极图案在基底上印刷聚合物抑制剂，并使用原子层沉积(ALD)方法将第一传导薄膜沉积在其中不存在聚合物抑制剂的区域内的基底上，以形成包括在凹形轮廓内的具有栅极图案的图案化的保形传导栅极层，并然后除去聚合物抑制剂。接着，在基底上以介电图案印刷聚合物抑制剂，使用原子层沉积(ALD)方法在其中不存在聚合物抑制剂的区域内的基底上沉积介电薄膜，以在栅极层上形成具有介电图案的图案化的保形介电层，并然后除去聚合物抑制剂。接着，在图案化的保形介电层上以半导体图案印刷聚合物抑制剂，使用原子层沉积(ALD)方法在其中不存在聚合物抑制剂的区域内的基底上沉积半导体薄膜，以形成图案化的保形半导体层，其具有在图案化的保形介电层上的半导体图案，并然后除去聚合物抑制剂。然后以电极图案印刷聚合物抑制剂，所述电极图案具有在部分凹形轮廓上方的开放区域，其允许聚合物抑制剂沿凹形轮廓芯吸入开放区域中。使用原子层沉积(ALD)方法在不存在印刷和芯吸的聚合物抑制剂的区域内沉积第二传导薄膜，以形成与位于盖上方的第一部分的半导体层接触的第一电极和与相邻于凹形轮廓中的结构聚合物柱的边的基底的上方且不在柱的上方的第二部分的半导体层接触的第二电极。该方法优选使用空间原子层沉积过程、并且优选使用大气压原子层沉积过程来实现。通过使用大气压原子层沉积过程来沉积所述层、使用印刷过程来限定图案和使用涂布过程来提供结构聚合物，可在不使用真空加工步骤的情况下形成本发明的垂直晶体管。在图34中示出使用印刷的沉积抑制剂来形成本发明的垂直晶体管的方法的步骤图。如图34中所示，步骤810和步骤820与图12中示出的相同。即，在步骤810中向系统中提供基底，随后在步骤820中在基底表面上提供结构聚合物层。所提供的基底可具有图案化的层。提供基底可包括在步骤820中提供结构聚合物层之前在基底上提供图案化的传导层。在一个示例性实施方案中，图案化的传导层可以使用与用于形成垂直晶体管的其它层相同的印刷和ALD过程来形成。这可以通过以下步骤进行：在图案中印刷聚合物抑制剂，所述图案与基底上的栅极图案重叠、使用原子层沉积(ALD)过程在其中不存在该聚合物抑制剂的区域内的基底上沉积第三传导薄膜，以在基底上形成图案化的传导层、并在沉积结构聚合物层之前除去聚合物抑制剂。接着，在步骤832中在结构聚合物层上以盖图案印刷图案化的聚合物抑制剂层。印刷方法包括但不限于喷墨、凹版印刷、微接触，或柔性版印刷。聚合物抑制剂层优选作为油墨印刷，其经干燥以形成聚合物抑制剂层。优选的聚合物抑制剂是聚乙烯吡咯烷酮。图案化的聚合物抑制剂层含有开放区域，在该区域中不存在抑制剂；盖图案由不具有聚合物抑制剂的开放区域限定。在步骤834中，使用原子层沉积(ALD)过程在其中不存在聚合物抑制剂的区域内沉积无机薄膜。在该步骤中，限定盖图案的开放区域涂布有无机薄膜，而由聚合物抑制剂覆盖的区域鲜少接收或不接收沉积。该步骤优选使用空间ALD完成。优选的是该无机薄膜是介电材料。在步骤834中沉积无机薄膜之前，可以任选地处理结构聚合物层的表面(未示出)。该处理用于活化聚合物的表面，以促进使用原子层沉积方法的无机薄膜生长，并且优选地在印刷聚合物抑制剂之前完成。处理过程应从前面的讨论中理解，并且可以包括使用UV-臭氧或等离子体过程。聚合物抑制剂的存在导致无机薄膜层以图案化的方式沉积，在沉积步骤834期间形成具有盖图案的图案化的无机层。在步骤842中，形成具有无机材料盖的聚合物柱。具体地，步骤842通过以下步骤形成具有无机材料盖的聚合物材料柱：除去聚合物抑制剂、聚合物抑制剂和基底之间的结构聚合物层的部分、和图案化的无机层和基底之间的结构聚合物层的部分以形成具有无机盖的结构聚合物柱，所述无机盖延伸超出结构聚合物柱的边以限定凹形轮廓。在一些实施方案中，盖延伸超出柱的另一边，形成与所述凹形轮廓相对的另一凹形轮廓。除去结构聚合物的步骤优选使用单个过程除去聚合物抑制剂和结构聚合物。由于这两种材料是聚合物(材料)，所以可使用共同的蚀刻工艺，包括使基底暴露于导致除去聚合物层的蒸气反应物。该去除可以在与蒸气反应时自发地发生，导致抑制剂转化成挥发性种类。或者，蒸汽暴露可与聚合物反应，转化成另一种类或形态，其然后使用另一过程(诸如液体过程)可更容易地除去。蒸气暴露可以包括能量形式，以促进该进程。这些包括曝光，或电弧，或等离子体。等离子体包括各种种类包括氧、氯或氟的等离子体。用这些材料或用生产这些材料的前体生成的等离子体包括在本发明中。聚合物抑制剂和结构聚合物层的部分的除去可以通过单次暴露于高活性氧过程，包括UV-臭氧过程(UVO)或O2等离子体来完成。高活性氧过程可以是使用基于腔室的工具的分批法或者是使用网加工工具的连续方法。高活性氧过程可以在低于大气压的(真空)压力或大气压力下。在已形成柱和盖结构后，在步骤852、853和855中形成图案化的栅极层。在步骤852中，以栅极图案印刷聚合物抑制剂。栅极图案包括其中将沉积栅极层的开放区域。栅极图案的开放区域至少在部分的柱和盖的上方。接下来，在步骤853中使用ALD沉积第一传导薄膜。栅极图案的开放区域涂布有第一传导薄膜，而被聚合物抑制剂覆盖的区域鲜少接收或不接收沉积。聚合物抑制剂的存在引起第一传导薄膜层以图案化的方式沉积，并且在沉积步骤853期间形成包括在凹形轮廓内的具有栅极图案的图案化的保形传导栅极层。由于栅极图案的开放区域在柱和盖的上方，凹形轮廓不含聚合物抑制剂并且在ALD过程期间保形地涂布有传导薄膜。如所图案化的，栅极层覆盖至少某部分的在步骤842中形成的柱的边。在形成栅极层之前，柱和盖结构，以及部分的基底可任选地覆盖有另一保形介电层(未示出)。在形成图案化的保形传导栅极层前，使保形介电层至少沉积在盖上和柱的边上，并且优选均匀沉积。在形成保形传导栅极层后，在步骤855中除去聚合物抑制剂。具体地，步骤855除去在步骤852期间印刷在栅极图案内的聚合物抑制剂。在步骤862和863中使图案化的保形介电层形成在栅极层上方并且与栅极层接触。在步骤862中，以介电图案印刷聚合物抑制剂。介电图案包括其中将沉积介电层的开放区域。介电图案的开放区域至少在部分的柱和盖上方，在栅极层上方。接着，在步骤863中使用ALD沉积介电薄膜。介电图案的开放区域涂布有介电薄膜，而由聚合物抑制剂覆盖的区域鲜少接收或不接收沉积。聚合物抑制剂的存在导致介电薄膜以图案化的方式沉积，并且形成在栅极层上具有介电图案的图案化的保形介电层。由于介电图案的开放区域在柱和盖上方，在凹形轮廓内的栅极层不含聚合物抑制剂并且在ALD过程期间保形地涂布有介电薄膜。优选介电层为无机薄膜介电层。通常，介电图案另外含有在不在凹形轮廓内的栅极层上方具有聚合物抑制剂的区域，以提供至栅极层的通孔用于在进一步的加工步骤中制造接触。在形成保形的图案化的介电层后，在步骤865中除去聚合物抑制剂。具体地，步骤865除去在步骤862期间印刷在栅极图案内的聚合物抑制剂。图案化的保形介电层可为单层，或为多层堆。在其中图案化的保形介电层为多层堆的实施方案中，可使用单个印刷的聚合物材料层来沉积多层堆的层，或备选地可重复步骤862、863和865以建立具有多个介电薄膜层的图案化的保形介电层。接着，在步骤872和873中形成图案化的半导体层。在步骤872中，以半导体图案印刷聚合物抑制剂。半导体图案包括其中将沉积半导体层的开放区域。半导体图案的开放区域至少在部分的柱和盖上方，在栅极层的上方且在介电层的上方。接着，在步骤873中使用ALD沉积半导体薄膜。半导体图案的开放区域涂布有半导体薄膜，而由聚合物抑制剂覆盖的区域鲜少接收或不接收沉积。聚合物抑制剂的存在导致半导体薄膜以图案化的方式沉积，并且在栅极层上方的介电层上形成具有半导体图案的图案化的保形半导体层。由于半导体图案的开放区域在柱、盖、栅极层和在凹形轮廓内的介电层上方，所述区域不含聚合物抑制剂并且在ALD过程期间保形地涂布有半导体薄膜。优选地，半导体层为无机半导体薄膜层，例如ZnO或掺杂的ZnO。半导体层与介电层至少在一部分的在具有图案化的栅极层的凹形轮廓内的柱的边上方接触。若有需要，在沉积半导体薄膜后，可除去聚合物抑制剂，如在步骤875中示出。为完成垂直晶体管，同时沉积源电极和漏电极。为经由印刷工艺来实现该同时沉积，将沉积抑制材料配制成用于印刷的抑制剂油墨，该油墨将由于毛细作用芯吸进入凹形轮廓中。本发明的垂直晶体管的第一和第二电极如步骤882和884中所述形成。在步骤882中，聚合物抑制剂呈电极图案印刷。电极图案包括其中将沉积传导薄膜层的开放区域。电极图案的开放区域在一部分凹形轮廓的上方，允许聚合物抑制剂沿凹形轮廓芯吸入开放区域内。电极图案的开放区域在一部分柱、盖、栅极和介电层的上方。印刷图案化的聚合物抑制剂以使得抑制剂沿凹形轮廓芯吸，如步骤882中所示。抑制剂油墨具有表面张力和与其相关的粘度。抑制剂油墨以图案化的方式与导电栅极结构的凹形轮廓相邻沉积，以使得抑制剂油墨通过毛细作用吸入凹形轮廓内，这也被称作芯吸。印刷方法包括但不限于喷墨、凹版印刷、微接触或柔性版印刷。抑制剂层的厚度的均匀性不是关键的。液体通过毛细作用移动的距离依赖于多种因素，包括基底表面的化学性质和润湿性质、移动液体的表面张力和粘度以及液体的干燥速率。在步骤882中选择条件和图案，以使得抑制剂油墨填充导电栅极结构的凹形轮廓超过一定距离，该距离足以将第二电极与第一电极分隔开并且限定垂直晶体管的沟道宽度。电极图案优选具有其中聚合物抑制剂印刷在柱和盖上方的部分。在优选的示例性实施方案中，所选的电极图案由大小调整为沟道的期望宽度的开放区域构成，其可集中在导电栅极结构(柱、盖和栅极层)的上方。来自电极的开放区域的边的聚合物抑制剂油墨从各侧芯吸进入凹形轮廓并且在中心区域汇合以填充处于图案的开放区域内的凹形轮廓。随后干燥油墨以使沉积抑制剂留在凹形轮廓内。接着，在步骤884中使用ALD沉积第二传导薄膜。芯吸进入在电极图案的开放区域内的凹形轮廓中的聚合物抑制剂防止在凹形轮廓内的沉积，但允许在不含聚合物抑制剂的其它部分的开放区域内的沉积。电极图案的不含聚合物抑制剂的开放区域涂布有传导薄膜(其中不存在印刷和芯吸的聚合物抑制剂的区域)，而被聚合物抑制剂覆盖的区域鲜少接收或不接收沉积。聚合物抑制剂的存在导致传导薄膜以图案化的方式沉积，并且形成与位于盖上方的第一部分的半导体层接触的第一电极，和与相邻于凹形轮廓内的结构聚合物柱的边的基底的上方且不在柱上方的第二部分的半导体层接触的第二电极。在图34中所述的工艺流程可通过在图35a和35b至51a和51b中示出的描述性工艺构建更好地理解。步骤810和820应从其中在基底110上提供结构聚合物50的前面的描述中理解。如在图35a和35b中所示，随后在结构聚合物层50的表面上以盖图案印刷图案化的抑制剂层70，如图34的步骤832中所述。如上所讨论的，在印刷图案化的抑制剂层70之前可处理结构聚合物层50的表面。图案化的抑制剂层70含有其中不存在抑制剂材料的区域72。接着，图36a和36b显示步骤834的结果，其中无机薄膜通过原子层沉积(ALD)方法已沉积在具有其中不存在聚合物抑制剂的盖图案的聚合物抑制剂层的区域72内。如所示的，这导致无机薄膜的图案化沉积以形成具有盖(盖30)的图案化无机层并且无机薄膜鲜少至没有沉积在被印刷的聚合物抑制剂71覆盖的区域内。在图34的步骤842中，形成具有无机材料盖30的聚合物柱20。如上所述的，通过除去聚合物抑制剂、聚合物抑制剂和基底之间的结构聚合物层的部分，和图案化的无机层和基底之间的结构聚合物层的部分进行具有无机材料盖的聚合物材料柱的形成，以形成具有无机盖的结构聚合物柱，所述无机盖延伸超出结构聚合物柱的边以限定凹形轮廓。图37a和37b显示步骤842的结果。当形成所述柱时，通常使用蚀刻工艺除去不在无机薄膜材料盖30下方的结构聚合物层50的部分。当由图37a和37b中示出的结构形成柱20时，优选的是，在与沉积抑制剂71的去除相同的工艺中发生结构聚合物层50的去除。另外从无机盖30的边下面除去结构聚合物50，形成凹形轮廓140。所得的柱具有与结构聚合物层50的厚度相同的高度45，以及比无机盖30的宽度小的宽度25。图38a和38b至图40a和40b例示图34的步骤852、853和855的一个示例性实施方案，用于使用印刷的沉积抑制剂至少在柱的边上和在基底上方且不在柱上方的部分上形成图案化的保形传导栅极层。在图38a和38b中，将印刷的聚合物抑制剂层73印刷在基底上方。印刷的聚合物抑制剂在栅极图案层73内，其含有其中不存在聚合物抑制剂的区域74。布置栅极图案的区域74，以使得至少一部分的柱和盖在开放区域74内。图39a和39b显示步骤853的结果，在第一传导无机薄膜栅极通过原子层沉积(ALD)方法沉积在基底上之后，其导致图案化的栅极层125的图案化沉积，并且在由印刷的聚合物抑制剂73覆盖的区域内鲜少沉积至不沉积无机薄膜。图40a和40b中示出的结构描绘了在除去印刷的聚合物抑制剂73之后的步骤855的结果。在一些示例性实施方案中，期望在VTFT结构中添加另外的保形介电层。这可在沉积第一传导薄膜之后并在除去具有栅极图案的聚合物抑制剂之前，通过使用ALD在其中不存在印刷的聚合物抑制剂的区域内的图案化的保形栅极层上沉积另一介电薄膜来实现。在该任选的步骤中，在具有栅极图案的图案化的保形栅极层上形成另一图案化的保形介电层(未示出)。图41a和41b至图43a和43b例示在图34中所描述的步骤862、863和865的一个示例性实施方案，用于形成图案化的绝缘层。如本文所使用的，图案化的绝缘层130为备选的等效短语，用以表明图案化的保形介电层。在图41a和41b中，印刷的聚合物抑制剂层75印刷有介电图案。印刷的聚合物抑制剂层75含有其中不存在抑制剂材料的区域76。布置介电图案的区域76，以使得柱和盖在开放区域76内。图42a和42b显示在无机薄膜绝缘层130通过原子层沉积(ALD)方法沉积在基底上之后的步骤863的结构，导致图案化的绝缘层130的图案化沉积，以及无机薄膜鲜少沉积至不沉积在被沉积抑制剂75覆盖的区域内。图43a和43b中所示的结构描绘了在除去聚合物抑制剂层75之后的步骤863的结果。可重复多次图41a和41b至43a和43b中示出的工艺以产生多层介电堆，用于如上所述形成图案化的绝缘层130。如所示地，通过印刷的聚合物抑制剂层75的介电图案的区域70留下通孔通过介电(层)向下至传导栅极材料层。图44a和44b至图46a和46b例示图34中的步骤872、873和875的一个实施方案，在绝缘层上形成图案化的保形半导体材料层。在图44a和44b中，聚合物抑制剂印刷呈半导体图案以形成示出的印刷的图案化的抑制剂层77。印刷的聚合物抑制剂层77含有其中不存在抑制剂材料的区域78。布置半导体图案的区域78，以使得至少一部分的柱和盖在开放区域78内。图45a和45b显示在半导体薄膜层通过原子层沉积(ALD)方法沉积在基底上之后的步骤873的结果，导致图案化的保形半导体层150的图案化沉积，以及无机薄膜鲜少沉积至不沉积在被沉积抑制剂77覆盖的区域内。图46a和46b中示出的结构描绘了在除去印刷的聚合物抑制剂层77之后的步骤875的结果。在一些示例性实施方案中，期望通过使用缓冲剂层155控制介电层130和半导体层150之间的界面。缓冲剂层155为任选的介电层，其具有与半导体层相同的图案，并且位于介电层和半导体层之间。在以半导体图案印刷聚合物抑制剂之后并在沉积半导体薄膜之前，可形成缓冲剂层155，其通过使用原子层沉积(ALD)方法在其中不存在聚合物抑制剂的区域内的图案化的保形介电层上沉积另一介电薄膜，以在图案化的保形介电层上形成另一图案化的保形介电层并且具有半导体图案。在沉积半导体薄膜之前形成任选的缓冲剂层155的结果在图45c中示出。图47a至47c例示使用印刷的聚合物抑制剂来形成晶体管100的源极和漏极。在此以电极图案印刷聚合物抑制剂，以使得抑制剂如图34的步骤882中所述沿凹形轮廓芯吸。图47a显示经图案化用以印刷的电极，其具有两开放区域80和60。通常，区域60用于添加进入传导栅极层125的通道并且对应图42b的任选通孔70，并且是任选的。开放区域80跨越导电栅极结构120图案，其包括柱20和盖30。如所设计的，开放区域80不含印刷的抑制剂区域。图47b和47c显示在具有凹形轮廓140的结构上方的电极图案中印刷聚合物抑制剂的结果。图47c为沿线A-A’获取的图47b的横截面图。虽然开放区域80为均匀的并且不含直接印刷的抑制剂，液体抑制剂油墨通过毛细作用力芯吸或移动进入凹形轮廓140。显示开放区域80同等地横跨柱和盖结构的两侧，以使得油墨芯吸进入两个凹形轮廓内。或者可设计电极图案的开放区域80，以使得油墨将芯吸进入仅一侧的凹形轮廓，并且可设计其以使得第一电极延伸超出另一凹形轮廓而形成。沉积抑制剂油墨的流体性质将决定可制造的晶体管沟道的宽度。另外，这些性质结合底层的表面性质将决定沟道长度，因为液体也将铺展开在基底表面上。本发明的方法具有形成以下沟道的益处：其长度比可能通过简单地将抑制剂油墨印刷到平面栅极结构上以限定沟道的短。换种方式说，通过芯吸印刷油墨进入凹形轮廓形成的垂直晶体管将具有比电极图案的印刷的特征尺寸短的沟道长度。沟道长度还优选比用于以电极图案印刷聚合物抑制剂的印刷技术的最小可获得的特征尺寸短。图48a、48b、48c和49a、49b、49c进一步用来解释如何由具有单个开放区域的图案形成电极。图48a示出简单的两线图案144。图48b示意性示出用喷墨印刷机使用图48a的图案放置各液滴145。图48c例示使用喷墨印刷机印刷的图48a的图案，其中印刷的抑制剂与基底相互作用。当例如基底110的表面和导电栅极结构121为亲水性，并且油墨为水基的时，可获得示出的结果。所述结构和油墨界面的相对表面能导致油墨沿由导电栅极结构121形成的三面毛细管移动。图49a至49c分别为沿图48c的线A-A’、B-B’和C-C’获取的横截面图。图50a和50b示出步骤884的一个示例性实施方案的结果，其中使用原子层沉积方法在不存在图案化的聚合物抑制剂的地方沉积第二传导无机薄膜。通过原子层沉积(ALD)方法在基底上沉积无机薄膜传导层(图47b和47c中所示)，导致第一电极180、第二电极170和第三电极175的图案化沉积。图51a和51b中示出的结构描绘了在已任选除去沉积抑制剂材料后的步骤884的结果。所得的垂直晶体管100和200在结构和操作上与图1a和1b中的那些等同。如所述的，可通过用喷墨印刷方法或柔性版印刷方法印刷来完成印刷聚合物抑制剂的任何步骤。在优选实施方案中，使用相同的印刷方法来完成印刷聚合物抑制剂的所有步骤。在一些示例性实施方案中，印刷的聚合物抑制剂可为水溶性聚合物。优选的水溶性抑制剂为聚乙烯吡咯烷酮。在优选的示例性实施方案中，使用相同的聚合物抑制剂作为用于本方法的所有印刷步骤的油墨。还优选的是ALD方法为空间ALD方法。可使用本发明的方法在导电栅极结构上方形成两垂直晶体管，或在导电栅极结构上方形成单个垂直晶体管。本发明的单个垂直晶体管包括基底和在基底上的聚合物材料柱。该柱具有自基底延伸离开至顶部的高度尺寸和沿所述高度尺寸的第一边和第二边。无机材料盖在柱的顶部，该盖覆盖柱的顶部并且延伸超出柱的第一边和第二边以分别限定第一凹形轮廓和第二凹形轮廓。保形传导材料栅极层在第一凹形轮廓内的柱的边上方。保形绝缘材料层在第一凹形轮廓内的栅极层上。保形半导体材料层在第一凹形轮廓内的绝缘材料层上。第一电极位于与盖上方的半导体层的第一部分接触，第一电极连续延伸至与第二凹形轮廓相邻的位置。第二电极位于在基底上方且不在柱上方的半导体层的第二部分接触，并且与第一凹形轮廓相邻，以使得当与基底表面正交测量时，第一电极的边和第二电极的最近的边之间的距离大于零。第一电极和第二电极限定具有在第一电极和第二电极之间的半导体层内的沟道的晶体管。为了清楚起见并且参考图52a和52b，示出在聚合物柱20和无机盖30上方形成的单个垂直晶体管106的示例性实施方案。在图52a中示出的垂直薄膜晶体管106的元件与用于垂直薄膜晶体管100和200的那些相同，并且应从图1a和1b的描述中理解。在图52a中示出的垂直薄膜晶体管106为在柱20上方形成的单个晶体管，以使得第一电极182在盖30、柱20上方并且与来自第二电极170的柱20相对侧上的基底上的那部分半导体层接触。如由第一电极182和第二电极170限定的半导体沟道含有包括凹形轮廓140内的部分的一部分半导体层，并且当与基底表面正交测量时，限定晶体管106的沟道的第一电极182和第二电极170的部分之间的距离大于零。如所示的，第一电极182位于与在盖30上方的半导体层150的第一部分接触并且延伸以保形地覆盖第二凹形轮廓145。第一电极182延伸超出第二凹形轮廓145的距离仅受实践可用的限制。在一些实施方案中，保形介电材料层位于盖30、柱20的边40和至少一部分的基底110上，其中保形介电层至少位于栅极层125和柱20之间。该实施方案应从上文所讨论的垂直晶体管描述中理解。单个垂直晶体管实施方案，例如包括图52a和52b中示出的那个，可使用任何前面讨论的聚合物材料柱20和无机盖30结构来形成，并且如所讨论的，优选的是柱20的高度小于或等于10微米。第一电极182和第二电极170同时形成并且具有相同的材料组成且主要具有相同的层厚度。在一些实施方案中，第一电极182和第二电极170为透明的传导性氧化物。在其它实施方案中，通过视距沉积形成第一电极182和第二电极170，产生其中第一电极182和第二电极170垂直对齐的结构。可使用芯吸的沉积抑制剂形成第一电极182和第二电极，并且晶体管106的沟道的长度沿沟道的宽度变化。在单个垂直晶体管的一些示例性实施方案中，优选的是，仅在靠近第一凹形轮廓的区域内形成传导性栅极层125，以减少或避免栅极层125和第一电极182之间的寄生电容问题。如在图53a和53b中所示的，传导性栅极层125可经图案化以为第一凹形轮廓140而不是第二凹形轮廓提供栅极。类似地，半导体层可经图案化，以使得其仅存在于第一凹形轮廓140内，且不在第二凹形轮廓内。形成图52a和52b的垂直晶体管106，以及图53a和53b的垂直晶体管107的方法与前面所讨论的那些方法相同。适当选择各层的图案以形成所需的结构。在单个垂直晶体管的一些实施方案中，存在另一传导性材料层，其至少位于第一凹形轮廓140的区域内的聚合物材料柱20的一部分下方，并且与保形传导材料栅极层125电接触。在单个垂直晶体管的其它示例性实施方案中，优选的是填充在由柱20和盖30形成的第二凹形轮廓145内，以更容易地形成垂直晶体管107。如在图54a和54b中所示，可在垂直晶体管108的第二凹形轮廓中添加填充材料65，以增加第一电极182将持续地从盖上方的区域连接至与凹形轮廓相邻且不在盖上方的区域的可能性。在一些实施方案中，填充材料65为结构聚合物。在其它示例性实施方案中，填充材料65可包括多种材料诸如，例如聚合物和无机材料。填充材料可为无机材料，或无机-有机复合材料。在一些实施方案中，填充材料由存在于聚合物材料和无机材料的不同层中的多种材料形成。该结构的一个实例包括使用无机硬掩模图案化的结构聚合物的填充材料65，其产生具有在无机层下面的聚合物层的填充材料。在其它示例性实施方案中，填充材料65和柱20以及盖30覆盖有保形介电材料层。在这些实施方案中，所述保形介电材料层在盖30上、在柱20的边40上和在填充材料65上；所述保形介电层位于至少栅极层125和柱20之间以及填充材料65和第一电极182之间。形成单个垂直晶体管，例如图52a和52b的VTFT106，或如图53a和53b中所示的VTFT107，可使用图12或图34中描述的工艺流程通过为各层-栅极层、介电层、半导体层和电极层选择适当图案来进行，其中电极层图案延伸超出第二凹形轮廓。将填充剂沉积进入第二凹形轮廓可使用众多工艺来进行，包括均匀涂布和随后图案化并且印刷以允许填充材料芯吸进入凹形轮廓内。图55描述本发明的一个实施方案的步骤，其使用结构聚合物材料填充剂，该结构聚合物材料填充剂使用无机薄膜层作为硬掩模来图案化以形成单个垂直晶体管，其中填充材料包括多种材料。所述多种材料包括作为垂直晶体管的填充材料的聚合物材料和无机材料的不同层。如图55中所示的，在步骤950中，在已形成具有无机盖的结构聚合物柱后，用填充材料涂布所述基底。该步骤可发生在形成传导性栅极层之前或之后。接着，在步骤960中，将聚合物抑制剂以填充剂图案印刷在填充材料上，该图案具有在另一凹形轮廓上方的开放区域。在步骤970中，使用原子层沉积方法使无机薄膜沉积在其中不存在聚合物抑制剂的填充材料上，以形成具有填充剂图案的图案化的无机填充剂层。在步骤980中，除去聚合物抑制剂和不在图案化的无机填充剂层下面的填充材料的部分。聚合物抑制剂和部分的填充材料的去除优选同时发生。用于使用图55的工艺流程形成的单个垂直晶体管的图案化的填充材料的形成可通过图56a和56b至62a和62b中所示的部分描述性工艺构建来理解。在图56a和56b中，提供具有柱20、盖30的基底，和在柱的至少一边上并且在一部分基底上方的图案化的保形传导材料栅极层125。在一个实施方案中，使用图34的步骤810至855来形成该结构。在图57a和57b中，如步骤950中所述涂布填充材料65。沉积方法可包括但不限于喷涂、旋涂、喷墨涂布或槽模涂布。层厚度的均匀性并不是关键的。填充材料65填充与具有保形传导栅极层125的凹形轮廓140相对的凹形轮廓145。在图58a和58b中示出步骤960的结果，其中将聚合物抑制剂以填充剂图案印刷。将聚合物抑制剂层61以填充剂图案印刷，并且含有其中不存在抑制剂材料的区域62。如所示的，布置填充剂图案，以使得至少一部分的第二凹形轮廓在开放区域62内并且优选使得第一凹形轮廓140覆盖有印刷的图案化的抑制剂。图59a和59b示出在通过原子层沉积(ALD)方法沉积无机薄膜层151以形成具有填充剂图案的图案化的无机填充剂层151之后的步骤970的结果。在由沉积抑制剂61覆盖的区域内鲜少至不存在无机薄膜的沉积。图案化的无机填充剂层151优选为介电薄膜。接着，除去不被无机填充剂层151保护的聚合物抑制剂61和填充材料65。可用于除去聚合物抑制剂和填充剂层的方法与上文所述的用于形成柱和盖的那些相同。在图60a和60b中示出的结构描绘了在除去聚合物抑制剂层61和未受保护的填充材料65两者之后的步骤980的结果。为了进一步帮助理解填充材料可如何整合进入完整的垂直晶体管内，示出用于形成绝缘层150的步骤。在图61a和61b中，如图34的步骤862中所述在介电图案中印刷抑制剂层75。介电图案包括其中将沉积介电层的开放区域。介电图案的开放区域至少在部分柱和盖上方，在栅极层上方。接着，如在步骤863中所述使用ALD沉积介电薄膜。介电图案的开放区域涂布有介电薄膜，而由聚合物抑制剂覆盖的区域鲜少接收或不接收沉积。聚合物抑制剂的存在导致介电薄膜以图案化的方式沉积，并且在栅极层上形成具有介电图案的图案化的保形介电层。如在图62a和62b中所示的，介电层150还用于包封填充材料，覆盖第二凹形轮廓，以使得当在后面的步骤中形成第一电极时，更容易确保第一电极可延伸超出第二凹形轮廓145而不断裂。使用图55的工艺形成垂直晶体管的剩余步骤可由图34的工艺的前面描述理解。在一些实施方案中，形成第一电极182以延伸超出第二凹形轮廓。第一电极的延伸允许在基底水平上制造与晶体管的源极和漏极两者的接触。本发明的备选实施方案包括在沉积保形传导栅极材料层125之前在第一凹形轮廓中沉积填充材料65。在其中在形成栅极层125之前沉积填充剂65的一个实施方案中，将介电层151保形地涂布在柱20、盖30和填充材料65上方。使用填充材料65以形成具有聚合物柱20和盖30的单个垂直晶体管防止沉积抑制剂芯吸进入填充的凹形轮廓内，以允许横跨盖并且向下连接至基底水平的电极的形成。柱和盖结构还可用于在普通的柱和盖上方形成两独立的晶体管。在柱和盖上方形成的各晶体管将具有其自身的栅极、源极、漏极和半导体部分。使用柱和盖结构来形成两独立的晶体管在电路设计和布置上具有优势。一般描述地，包括两独立可操作的垂直晶体管的本发明的器件包括基底和在基底上的聚合物材料柱。该柱具有从基底延伸离开至顶部的高度尺寸，其中该柱具有第一边和位于与沿高度尺寸的第一边相对的第二边。无机材料盖在柱的顶部，盖覆盖柱的顶部，盖延伸超出第一边以限定第一凹形轮廓并且延伸超出第二边以限定第二凹形轮廓。保形传导栅极层具有两部分。限定第一栅极的第一部分的保形传导栅极层位于至少第一凹形轮廓内。第二部分的保形传导栅极层限定第二栅极，其在电学上独立于第一栅极并且位于至少第二凹形轮廓内。保形电绝缘层维持第一和第二凹形轮廓并且与第一栅极和第二栅极以及至少一部分的基底接触。保形半导体层包括第一部分和第二部分。第一部分的半导体层维持第一凹形轮廓并且接触与第一栅极接触的保形电绝缘层，并且第二部分的半导体层维持第二凹形轮廓并且接触与第二栅极接触的保形电绝缘层。第一部分的半导体层和第二部分的半导体层彼此在电学上独立。第一电极和第二电极与第一栅极相关联。第一电极与第一部分的半导体层接触并且位于与第一凹形轮廓相邻。第二电极在无机材料盖上方并且与第一部分的半导体层接触。第一电极和第二电极限定与第一晶体管的第一栅极相关联的第一沟道。第三电极和第四电极与第二栅极相关联。第三电极与第二部分的半导体层接触并且位于与第二凹形轮廓相邻。第四电极在无机材料盖上方并且与第二部分的半导体层接触。第三电极和第四电极限定与第二晶体管的第二栅极相关联的第二沟道。参考图63a和63b，示出包括两独立可操作的垂直晶体管的本发明的器件。在图63a中示出本发明的垂直晶体管113和213沿图63b中示出的平面图的线A-A’获取的横截面示意图。如图63a中所示，TFT113和213各自为垂直晶体管结构，其中垂直部分由分别由柱20和盖30形成的凹形轮廓140、145限定。将导电栅极层125分开以具有两部分，以使得可独立地栅控垂直晶体管113和213。图63a中示出的导电栅极结构与图9至11中示出的导电栅极结构120起相同的作用，其中存在两部分的传导栅极层125，并且应从前面描述中理解。第一和第二部分的栅极层125限定分别在第一和第二凹形轮廓140、145内的第一和第二栅极126、127。存在与导电栅极层125和基底110接触的绝缘层330，以及与绝缘层330接触的半导体层350。如所示的，半导体层350已图案化，以使得其不在盖上方的第一和第二凹形轮廓140、145之间延伸，以使得晶体管113可保持与晶体管213电隔离。第一电极370和第三电极375分别位于与第一和第二凹形轮廓340、345相邻。垂直晶体管113和213不共有在盖上方的同一电极；相反，存在第二电极380和第四电极385，其与在导电栅极结构的顶部上的半导体层350的第三部分和第四部分保形接触。第一电极370和第二电极380由于柱20的高度垂直分隔开，并且类似地第三电极375和第四电极385也垂直分隔开。如所示的，第一电极370和第二电极380限定第一晶体管113的第一沟道的末端，而第三电极375和第四电极385限定第二晶体管213的第二沟道的末端。垂直晶体管113和213的操作与垂直晶体管100和200各自的操作相同，并且应从前面的描述中理解。优选地，第一电极、第二电极、第三电极和第四电极同时形成并具有相同的材料组成和层厚度，并且在一些实施方案中为透明传导性氧化物。在图63a和63b中示出的结构可以使用选择性区域沉积方法形成以图案化第一、第二、第三和第四电极370、380、375、385。在第一沟道的末端之间延伸的第一线通过线C1-C1’在图63c中示出。在第二沟道的末端之间延伸的第二线通过线C2-C2’在图63c中示出。如在图63c中清楚地显而易见的，第一线C1-C1’不与第二线C2-C2’平行。因此，在本发明的一个实施方案中，第一电极370和第二电极380限定第一沟道的末端，且第三电极375和第四电极385限定第二沟道的末端。在第一沟道的末端之间延伸的第一线不与在第二沟道的末端之间延伸的第二线平行。在它们的沟道之间具有这种关系的垂直晶体管不可通过视距沉积技术例如金属的热蒸发在宽的区域上方形成。在一些实施方案中，电绝缘材料层330具有均匀的厚度。在其它实施方案中，半导体材料层350的第一部分和半导体材料层350的第二部分具有均匀的厚度。基底110可如上所述为柔性的。在一些示例性实施方案中，在盖30、柱20的边40和至少一部分的基底110上存在保形介电材料层。保形介电层位于至少在第一栅极126和柱20之间，以及在第二栅极127和柱20之间。如图11中所示的，两独立可操作的晶体管可具有另一传导材料层122，其位于至少一部分聚合物材料柱20的下方并且与第一栅极126电接触，而不与第二栅极127接触。如前面所讨论的，传导层122经图案化以成为不连续的，以使得在柱20下方不存在连接，和以使得传导层具有与第一栅极和第二栅极相关联的第一和第二部分。在该结构中，栅极保持分隔，并且各晶体管113和213可独立地操作。聚合物柱20和盖30的使用使得能够由新型工艺形成新型垂直晶体管。柱20和盖30还更通常提供以下结构：其允许由于柱20的高度而垂直分隔的电极的形成。根据本发明的一个方面，垂直分隔的电极结构包括基底和在基底上的聚合物材料柱。该柱具有从基底延伸离开至顶部的高度尺寸，所述顶部由在基底上方的长度尺寸和宽度尺寸限定，和沿所述高度尺寸的边。无机材料盖在柱的顶部上，盖在柱的长度尺寸和宽度尺寸上覆盖柱的顶部，盖至少在宽度尺寸上延伸超出柱的边以限定第一凹形轮廓。第一电极位于盖的上方。第二电极位于基底上方且不在柱上方并且与凹形轮廓相邻，以使得当与基底表面正交测量时，第一电极和第二电极之间的距离大于零。第一电极和第二电极具有相同的材料组成和层厚度。如前面所讨论的，本发明的垂直晶体管的源电极和漏电极的同时形成为形成垂直分隔的电极的一个用途。这帮助减少在制造垂直晶体管中包括的步骤的数量。在其它应用中，可期望的是，形成在x-y平面内具有最小分隔的传导性涂层。使用柱20和盖30以垂直分隔电极，允许它们在与基底的平面平行的平面内相紧邻。在图64中示出用于形成两垂直分隔的电极的工艺流程。第一四个步骤与参考图12所述的那些步骤相同。在步骤810中，在系统内提供基底，随后在步骤820中在基底表面上提供结构聚合物层。接着，在步骤830中在结构聚合物层上形成图案化的无机薄膜，随后在步骤840中通过蚀刻结构聚合物层形成柱和盖结构。在图64中，步骤888在功能上等同于图12的步骤880。在步骤888中，在盖上方形成第一电极，同时不在柱上方而形成第二电极。这可通过使用视距沉积方法例如金属蒸发方法来实现。在该实施方案中，突出柱盖的壁的那部分盖防止金属在凹形轮廓内沉积。在使用标准光刻技术沉积后可进一步图案化金属。备选的视距沉积技术包括溅射和反应性溅射以沉积金属、合金或传导性金属氧化物。在其它示例性实施方案中，步骤888包括使用选择性区域沉积结合ALD，以同时形成第一和第二电极。在这些实施方案中，使用抑制剂来图案化传导薄膜层。抑制剂存在于至少由盖和柱结构限定的凹形轮廓内，防止传导薄膜沉积在凹形轮廓内并且特别地在柱的壁上方。在一些实施方案中，其中抑制剂仅存在于凹形轮廓内，使用标准光刻技术进一步图案化传导材料。当使用选择性区域沉积来限定第一和第二电极时，优选使用ALD，并且最优选使用空间ALD。第一和第二电极的形成限定垂直晶体管的沟道，其包括在柱的壁上方的半导体的部分。另外，在所有实施方案中，同时形成第一和第二电极产生以下结构：其中第一电极位于与盖上方的第一部分的半导体层接触，和第二电极位于与在基底上方且不在柱上方的第二部分的半导体层接触。因此，第一和第二电极距基底表面不同距离，并且当与基底表面正交测量时，介于第一和第二电极之间的距离大于零。图65例示两垂直间隔的电极，其由聚合物柱20的高度和无机盖30分隔开。如所示的，柱20和盖30形成第一凹形轮廓141和第二凹形轮廓146。第一电极181和第二电极171可包括传导层堆。第一电极181、第二电极171和第三电极176可为单一传导材料，如图64中所示的，或可包括任何数量的传导材料层。第一电极181位于盖上方，且第二电极171电极位于基底上方而不在柱上方，如图64中所示。第一电极181具有沿由点C1所限定的线进入图64的平面的边。如图1a中所示，点C1在基底表面以上。类似地，第二电极171具有沿由点C1’限定的线进入图64的平面的边。如图65中所示，第一电极181和第二电极171距基底表面不同距离(参见点C1和C1’)。换种方式说，当与基底表面正交测量时，在第一电极181和第二电极171之间的距离大于零。第一电极181和第二电极171同时形成，并且因此具有相同的材料组成和层厚度。在一些实施方案中，通过视距沉积形成第一电极181和第二电极171，产生其中第一电极181和第二电极171垂直对齐的结构。更确切地说，第一电极181具有末端(C1)和第二电极171具有末端(C1’)，并且第一电极181的末端(C1)和第二电极171的末端(C1’)垂直对齐。在一些实施方案中，第一电极181和第二电极171为透明传导氧化物。应理解的是，前面所讨论的柱20和盖30的实例可用于形成图65中所示的垂直分隔的电极181和171，包括结构和材料组成两者。在一些实施方案中，保形介电材料层位于盖30、柱20的边40和至少一部分的基底110上，保形介电层位于至少第一电极181和盖30之间。保形介电层还可位于第二电极171和基底之间。优选地，保形介电层为均匀的涂层并且在所有电极的下方。保形介电层应从前面描述中进一步理解。如图65中所示的，柱具有沿高度尺寸的另一边且盖30延伸超出柱20的另一边以限定第二凹形轮廓146。在一些实施方案中，如上文所述的，可使用所述结构来形成三个电隔离的电极。在其它实施方案中，位于盖30上方的第一电极181延伸以保形地覆盖第二凹形轮廓146。这导致具有两电分隔电极的结构，其由于柱20和盖30结构而垂直分隔，其在基底水平上可各自有利地接触。另外，在第二凹形轮廓内可存在填充材料。所述填充材料提供轮廓，其帮助使得延伸的第一电极181能够与基底表面反应，而没有由于第二凹形轮廓145的存在而变得分离。实施例涂布装置的描述沉积下列实施例的无机薄膜层的方法均采用如参考图66所述的流路设置(flowsetup)。用氮气流81供应流路设置，该氮气流已被纯化以除去氧和水杂质至1ppm以下。通过歧管(manifold)将气体转移至若干流量计，其控制吹扫气体和被转移通过鼓泡器的气体的流量，以选择反应性前体。除氮供应外，还输送空气流90至装置。空气经预处理以除去水分。将下列流输送至ALD涂布装置：含有稀释在氮气中的金属前体的金属(锌)前体流92；含有稀释在氮气中的非金属前体或氧化剂的含氧化剂的流93；和仅由惰性气体组成的氮吹扫流95。如下所述控制这些流的组成和流量。气体鼓泡器83含有液态二甲基异丙氧基铝(DMAI)且气体鼓泡器82含有二乙基锌(DEZ)。流量计86和流量计85输送纯氮流至鼓泡器。鼓泡器的输出现含有用相应的前体溶液饱和的氮气。将输出流与自流量计87输送的氮气稀释流混合以产生金属前体流92的总流。在以下实施例中，介电材料的流量如下：流量计86：至二甲基异丙氧基铝鼓泡器流量流量计87：至金属前体稀释流量气体鼓泡器84含有室温下的纯水。流量计88输送纯氮流至气体鼓泡器84，其输出表示饱和水蒸气流。空气流受流量计91控制。水鼓泡器输出和空气流与来自流量计89的稀释流混合以产生含氧化剂的流93的总流，其具有可变的水蒸气组成、氮组成和总流量。在以下实施例中，流量将如下：流量计88：至水鼓泡器流量计89：至氧化剂稀释流量流量计91：至空气流量流量计94控制待输送至涂布装置的纯氮的流量。随后将流(streams或flows)92、93和95输送至大气压涂布头，其中它们被导出通道(channel)或微室槽外，如在图67中所表示的。间隙99存在于伸长的通道和基底97之间。通过供应至输出面的气体流和排气槽处产生的微量真空之间的平衡使基底97维持与输出面905相紧邻。为实施沉积，将输送头900定位于部分基底97的上方，并然后以往复方式在基底97上方移动，如通过箭头98所表示的。往复循环的长度为32mm。往复循环的运动速率随沉积参数而变。使用的材料：(1)玻璃基底，切成2.5x2.5”正方形，之前用食人鱼溶液(piranhasolution)清洁，用蒸馏水、试剂乙醇洗涤并干燥。(2)二甲基异丙氧基铝(DMAI)(可从StremChemicalCo.商购)。(3)二乙基锌(DEZ)(可从StremChemicalCo.商购)。(4)聚乙烯吡咯烷酮(PVP)k-30(可从AcrosOrganics商购)。使用大气压ALD制备层的一般条件这描述了在如实施例中使用的玻璃基底上制备材料层的薄膜涂层。用于制备这些层即Al2O3、ZnO:N和Al-掺杂的ZnO(AZO)的ALD涂布装置已详细描述于美国专利申请公开号US2009/0130858中，其公开内容通过引用以其全部并入本文。涂布装置具有输出面(面朝上)，其含有空间上分隔的伸长的气体通道并且基于气体轴承(gasbearing)原理操作。涂布装置可关于图66和67来理解。各气体通道由输出槽95、93、92和邻近的排气槽910组成，输出槽向输出面905供应气体，排气槽从输出面905中除去气体。气体通道的次序为P-O-P-M-P-O-P-M-P-O-P，其中P代表吹扫通道，O代表含有氧基前体的通道，且M代表含有金属基前体的通道。当基底相对于涂布头移动时，看到影响ALD沉积的气体的上述次序。将附着于加热的衬底的2.5X2.5英寸正方形(inchsquare)(62.5mm正方形)玻璃基底放置在涂布装置的输出面上，并且通过供应至输出面的气体流和排气槽处产生的微量真空之间的平衡维持与输出面相紧邻。对于所有的实施例，排气槽压力约在大气压以下40英寸的水。吹扫气体P由纯氮组成。氧反应性前体O为氮、水蒸气，和任选的氨蒸汽的混合物。金属反应性前体M是在氮中的活性烷基金属蒸汽中的一种或混合物。用于这些实施例中的烷基金属前体为二甲基异丙氧基铝(DMAI)和二乙基锌(DEZ)。活性烷基金属蒸汽的流速通过借助各质量流量控制计将氮气鼓泡通过包含在气密鼓泡器内的纯液体前体来控制。将烷基金属的这种饱和流在供应至涂布装置之前与稀释流混合。水蒸气的流量通过调节经过在鼓泡器中的纯水的氮气的鼓泡速率来控制。将水蒸气的这种饱和流在供应至涂布装置之前与稀释流混合。氨蒸汽的流量通过使来自压缩流体箱的纯氨蒸汽通过质量流量控制器，并与水蒸气流混合来控制。使所有鼓泡器均保持在室温下。涂布温度通过控制将涂布装置和衬底两者加热至所需的温度来确立。实验上，将各气体的流速调节至针对本文包含的实施例中所涂布的各材料层的表1中所示的设置。示出的流量是供应至涂布装置的总流量，并因此在各气体通道中平均分配。涂布过程然后通过摆动横跨基底的涂布头来启动，持续的循环数为获取针对给定的实施例的所需厚度的均匀的沉积膜所需。归因于如上所述的涂布头包含两个完整的ALD循环(每单方向通过头上方为两次氧和两次金属暴露)的事实，一个来回摆动代表4个ALD循环。在所有的实验实施例中，所用的生长温度为200℃。表1TFT实验本发明的垂直晶体管具有优于使用相同材料形成的平面晶体管并且优于具有形成凹形轮廓的金属芯的垂直晶体管的优点。一般而言，本发明的垂直晶体管具有比由用于平面晶体管的标准工艺可容易获得的更短的沟道长度。在一些实施方案中，其中整个垂直晶体管使用印刷工艺形成，晶体管的沟道长度小于印刷分辨率(这对于其沟道通过印刷限定的平面晶体管不可获得)。本发明的垂直晶体管允许比它们的金属芯对应物更低的寄生电容，并且可以使用简单的印刷工艺来制造。下面的实施例用于例示本发明和本方法的各种实施方案的优点。比较例C1：通过印刷图案化的平面晶体管平面底部栅极薄膜晶体管使用在共同转让未决的美国专利申请序列号13/600,266和13/600,264(于2012年8月31日提交)中描述的方法来制造，所述申请的公开内容通过引用以其全部并入本文，其用作本发明的垂直印刷的晶体管的对照。为制造比较例C1，提供玻璃基底并使用O2等离子体工艺清洁。然后，使用选择性区域沉积(SAD)和ALD的组合提供栅极，通过首先印刷沉积抑制剂材料，和然后使用上述大气ALD系统来涂布AZO，从而提供具有1000A的AZO的栅极。使用FujiDimatix2500压电式喷墨打印机施加印刷的沉积抑制材料层，并且抑制剂油墨为聚乙烯吡咯烷酮K-30(PVP)在双丙酮醇内的2wt％溶液。10PL盒与Dimatix打印机一起使用，并将印刷滴间距设置为70微米。除去抑制剂以完成栅极层，其使用2分钟O2等离子体处理来除去抑制剂。接着，以两个层使750Å的Al2O3作为介电层沉积。实验上，印刷抑制剂介电图案并在200ºC下沉积500Å的Al2O3，其使用表1中针对Al2O3列出的条件和在上述大气ALD设备上各自具有100ms停留时间的1164次ALD循环。接着，使样品经受2分钟O2等离子体处理以除去抑制剂并清洁Al2O3的两个层之间的界面。接着，印刷半导体抑制剂图案并在200ºC下沉积250Å的Al2O3，其使用表1中针对Al2O3列出的条件和在上述大气ALD设备上各自具有100ms停留时间的582次ALD循环。将样品从大气ALD设备中移除，以促进转换至ZnO沉积。然后将样品再次装入设备内而不经任何表面改性，并且在200ºC下沉积300Å的N-掺杂的ZnO，其使用表1中针对ZnO:N列出的条件和各自具有50ms停留时间30次ALD循环。使用2分钟O2等离子体处理除去抑制剂以完成半导体层。源极和漏极通过使用PVP抑制剂的印刷图案以限定电极图案来选择性沉积1000Å的AZO形成。使用表1中针对AZO列出的条件在200ºC下沉积1000Å的AZO。沉积AZO后，比较例C1是完整的并在不去除沉积抑制剂材料的情况下完成测试。用于形成C1的图案含有133个单独的晶体管；如此制造的各晶体管分别具有70微米和400微米的特征性沟道宽度和长度。沟道长度由单排印刷液滴限定，并且代表可用如在这些实施例中使用的印刷系统获得的最小特征尺寸。通过使用探针台来接触AZO栅极和源极/漏极完成晶体管的电气测试。在线性区(linearregime)内扫描晶体管，其中漏极保持恒定在0.2V(Vd=0.2)下，并且栅极电压从-10V扫描至20V。迁移率(Mob.)、阈值电压(Vth)、漏极电流的通断比(Ion/Ioff)、在施加的最大栅极电压下的平均栅漏电流(Ig(Vgmax))、比较例C1报告在下表2中。印刷的垂直晶体管使用如上文参照图34中所示的工艺流程和图35a和35b至图51a和51b的描述性构建所述的所有印刷工艺制造具有聚合物芯的垂直薄膜晶体管。使它们形成在2.5英寸正方形玻璃基底上。本发明实施例I1：具有印刷的VTFTF的四像素为了制造本发明实施例I1，提供玻璃基底并使用O2等离子体(100W0.3Torr持续1分钟)清洁。接着，将在环戊酮中的40wt％SU-82010的溶液以500rpm旋转10秒，并升高至2000rpm最后旋转30秒。该涂层使用由在95℃下两分钟的预曝光热板烘烤、90秒全面曝光(blanketexposure)、在95℃下两分钟的后曝光热板烘烤和在225℃下最后的硬烘烤构成的方法(recipe)来固化，产生7500Å的固化的SU-8膜。接着，SU-8的表面用O2等离子体处理30秒以活化SU-8的表面。使用SAD和ALD的组合在SU-8层上方形成无机盖。选择性区域沉积使用图案化的沉积抑制材料层使用FujiDimatix2500压电式喷墨打印机来进行，如参考在相同的70微米点间距下的比较例C1所述。抑制剂油墨为C1所使用的相同的PVP油墨。将PVP油墨以使得开放区域限定无机盖的图案的图案印刷。接着，使用上述S-ALD系统和表1中的条件沉积1000Å的AZO。在形成盖的图案化的无机薄膜层(AZO)后，使用300W0.4TorrO2等离子体6分钟形成柱，产生具有凹形轮廓140的盖30和柱20结构(如在图37a和37b中所见)。O2等离子体除去PVP抑制剂并且在相同的工艺步骤中蚀刻SU-8。接着，使用SAD和ALD的组合，如在如图38a和38b至图40a和b中例示的步骤852、853和855中提供传导栅极层，从而提供在凹形轮廓内具有1000A的AZO的栅极120。这通过以栅极层图案印刷PVP油墨，并且沉积使用上述S-ALD系统和表1中的条件沉积的1000Å的AZO来进行。然后使用2分钟低功率O2等离子体(100W0.3Torr)除去PVP来完成栅极层。还使用SAD和ALD的组合来图案化绝缘层150，由此通过使用原子层沉积方法选择性沉积无机介电材料在其中不存在第一沉积抑制材料层的基底的区域内来形成一部分的薄膜介电层。绝缘层130覆盖至少在凹形轮廓140内的栅极层125，如在图43a中所示。本发明实施例I1具有印刷在基底上的PVP油墨，如在图42a和42b中，和随后使用在表1中针对Al2O3列出的条件(DMAI和H2O作为前体)在200ºC下沉积250A的Al2O3。为完成图案，使用低功率氧等离子体除去PVP油墨。在实施例I1中，经由选择性区域沉积来沉积缓冲剂层(如在图45c中所示)。缓冲剂层形成另一部分的薄膜介电层130。在该步骤中，如图44a和44b中所示印刷半导体层的图案，并如上在200ºC下沉积250Å的Al2O3。已发现该步骤对于由SAD和ALD的组合形成的TFT是重要的，因为应特别小心地确保当介电图案和半导体图案之间改变时，界面不受沉积抑制材料的去除的干扰。为此，使用在图44a和44b中示出的相同图案来沉积半导体层150，在沉积氧化铝之后，而没有任何插入工艺步骤。在本实施例I1中，使用表1中针对ZnO:N列出的条件将氮掺杂的氧化锌(ZnO:N)在200ºC下沉积为半导体层150。图案化的半导体层150具有与缓冲剂层155相同的图案。接着，通过使用原子层沉积方法使用传导性无机材料的选择性区域沉积来形成漏电极和源电极。这通过印刷图案化的聚合物抑制剂使得抑制剂在柱的长度尺寸上沿凹形轮廓芯吸来进行。在实施例I1中，其中将如在图47a中所示的呈抑制剂图案的开放区域80设计为在凹形轮廓的区域内的4像素宽。如在前面图案化步骤中使用的，在该步骤中使用相同的PVP油墨和Dimatix打印机，以使得4像素为280微米的等同距离。抑制剂通过毛细作用从开放图案80的各边沿凹形轮廓芯吸或移动。为获得功能性的VTFT，抑制剂油墨必须相遇，以使得凹形轮廓沿晶体管的宽度完全受到保护。在印刷含有开放区域80的抑制剂图案后，使用表1中针对AZO列出的条件，使用在200ºC下沉积1000Å的AZO来沉积1000Å的AZO，作为漏极/源极(180，170)。芯吸的抑制剂阻止AZO在凹形轮廓内的生长以经由选择性区域沉积来形成分隔的电极。本发明实施例1的VTFT在沉积AZO后是完整的，并且在不除去沉积抑制剂材料的情况下完成测试。本发明实施例I2：具有印刷的VTFT层的三像素使用与本发明实施例I1相同的工艺并且在相同的基底上形成本发明实施例I2。本发明实施例I2和I1之间仅有的差异为，本发明实施例I2具有3像素宽的图案，其用于在形成源电极和漏电极时限定晶体管的宽度。本发明实施例I2的VTFT在图68a至68c中示出。图68a为完整的VTFT的光学显微照片。为了方便理解，第一、第二和第三电极(180、170和175)如图1b中标注。柱和盖结构通过盖30的轮廓鉴定。图68a的光学显微照片例示本发明的特征，其中沟道由包括宽度尺寸和长度尺寸的第一电极和第二电极限定，其中长度尺寸沿晶体管的宽度尺寸而变。图68b为显示凹形轮廓和分别在盖和基底上方的第一电极和第二电极的边的SEM图像。图68c为沿着图68a中的光学显微照片的线A-A’获取的横截面SEM，其显示聚合物柱、凹形轮廓和保形涂层。本发明实施例I3：具有印刷的VTFT的两像素使用与本发明实施例I1相同的工艺并且在相同的基底上形成本发明实施例I3。本发明实施例I3和I1之间的仅有的差异为，本发明实施例I3具有2像素宽的图案，其用于在形成源电极和漏电极时限定晶体管的宽度。本发明实施例I4：具有印刷的VTFT的一像素使用与本发明实施例I1相同的工艺并且在相同的基底上形成本发明实施例I4。本发明实施例I4和I1之间仅有的差异为，本发明实施例I4具有1像素宽的图案，其用于在形成源电极和漏电极时限定晶体管的宽度。通过以下步骤完成本发明实施例I1–I4的电气测试：使用探针台接触AZO栅极和在基底水平上的两电极(如在图50a和50b中示出的第二电极170和第三电极175)，以使得第一晶体管和第二晶体管串联连接。在线性区内扫描晶体管，其中漏极保持恒定在0.2V(Vd=0.2)下，并且栅极电压从-2V扫描至5V。可在图69a中找到曲线，并且清楚的是，源电极和漏电极不相互引起短路(shortedeachother)或与垂直晶体管的栅极引起短路。另外，观察到随晶体管宽度增加的期望电流增加。图69b例示用于形成本发明实施例I1至I4的不同的图案。在实施例I1–I4中，存在所使用的四种图案，其含有如在图47a中示出的呈抑制剂图案的开放区域80。在这些变型中，开放区域80为在凹形轮廓的区域内的4、3、2或1像素宽。如在前面图案化步骤中使用的，在该步骤中使用相同的PVP油墨和Dimatix打印机。抑制剂通过毛细作用从开放图案80的各边沿凹形轮廓芯吸或移动。为获得功能性的VTFT，抑制剂油墨必须相遇，以使得凹形轮廓沿晶体管的宽度完全受到保护。使用在开放区域内的变化，和因此晶体管宽度的变化，允许其进入芯吸的轮廓。为进一步探索区域80的尺寸和印刷的抑制剂之间的关系，以及任选的介电层115的用途，进行本发明实施例I5至I7。本发明实施例I5：具有印刷的VTFT的四像素除下列例外，使用与本发明实施例I1相同的工艺形成本发明实施例I5。本发明实施例I5使用在环戊酮中的33.5%SU-8溶液，形成6000Å厚度的固化的聚合物膜。与由1000Å的AZO形成无机盖相反，本发明实施例I5使用在表1中找到的条件由DMAI和H2O沉积250Å的氧化铝。在形成凹形轮廓后，在整个基底上方沉积250Å厚的氧化铝膜。如在本发明实施例I1中沉积栅极层，产生图6中所示的结构。如在I1中完成本发明实施例I5，除了在I5中使用150Å的较薄的缓冲剂层，而不是I1的250Å缓冲剂层。本发明实施例I6：具有印刷的VTFT的三像素使用与本发明实施例I5相同的工艺并且在相同的基底上形成本发明实施例I6。本发明实施例I6和I5之间的仅有的差异为，本发明实施例I6具有3像素宽的图案，其用于在形成源电极和漏电极时限定晶体管的宽度。本发明实施例I7：具有印刷的VTFT的两像素使用与本发明实施例I5相同的工艺并且在相同的基底上形成本发明实施例I7。本发明实施例I7和I5之间仅有的差异为，本发明实施例I7具有2像素宽的图案，其用于在形成源电极和漏电极时限定晶体管的宽度。通过以下步骤完成本发明实施例I5–I7的电气测试：使用探针台接触AZO栅极和在基底水平上的两电极(如在图5a和5b中示出的第一电极170和第三电极175)，以使得第一晶体管和第二晶体管串联连接。在线性区和饱和区(saturationregime)内扫描晶体管，其中漏极分别保持恒定在0.2V或8V(Vd=0.2，Vd=8)下，并且栅极电压从-2V扫描至8V。以下实施例评价迁移率(Mob.)、阈值电压(Vth)、漏极电流的通断比(Ion/Ioff)、在施加的最大栅极电压下的平均栅漏电流(Ig(Vgmax))，并且报告在表2中。可在图70中找到饱和曲线，并且清楚的是，源电极和漏电极不相互引起短路或与垂直晶体管的栅极引起短路。另外，观察到随晶体管宽度增加的期望电流增加。表2图71例示对于用于形成本发明实施例I1至I7的不同图案的影响。如所示的，用于限定晶体管宽度的抑制剂图案中的开口越宽，沟道长度越短。该关系归因于经由芯吸填充毛细管的复杂间隔、油墨湿润在毛细管外的基底表面，和引起填充过程期间流变性(主要是粘度)改变的油墨干燥。在y-轴上，其值为由单个凹形轮廓限定的单个晶体管沟道长度的两倍。如可见的，在所有测试的沟道宽度下，沟道长度小于通过简单地将油墨印刷在平坦表面上可获得的特征尺寸–对于最窄宽度的晶体管而言，单个VTF的沟道长度小于60微米并且对于最宽的晶体管而言，沟道长度在几微米的数量级上，远小于印刷系统的70微米的点尺寸。为参考起见，示出本发明实施方案如I1-I4的值，其具有与I5至I7可比的柱高度。尽管可探测前面的本发明实施例的各晶体管，最方便的是在基底水平上探测电极，而不是在盖上方。为此，制造本发明实施例I8至I11，以使得在聚合物柱和盖结构上方仅形成单个垂直晶体管。本发明实施例I8：三像素单个印刷的VTFT(无填充剂)除以下例外，使用与本发明实施例I6相同的工艺来形成本发明实施例I8。用于本发明实施例I8的栅极图案使得传导性栅极层仅延伸进入盖和柱结构的一个凹形轮廓内，如在图53a和53b中所示。所有其它步骤与本发明实施例I6的那些相同。本发明实施例8的单个垂直晶体管具有2*105的通断比，和1*10-10安培的栅极漏泄(gateleakage)，当在具有0.2V的恒定Vd的线性区内测试并且栅极电压从-2扫描至8伏特时。本发明实施例I9：三像素单个印刷的VTFT(有填充剂)除以下例外，使用与本发明实施例I8相同的工艺来形成本发明实施例I9。如在I8中，用于本发明实施例I8的栅极图案使得传导性栅极层仅延伸进入盖和柱结构的一个凹形轮廓内，并且在250Å的氧化铝的全面涂布(blanketcoating)之前，在相对的凹形轮廓中印刷填充材料，如在图54a和54b中所示。在本发明实施例I9中，填充材料为用作抑制剂的相同的PVP油墨，仅其使用短氧等离子体低功率氧等离子体来处理以活化表面使得ALD能够生长。所有其它步骤与本发明实施例I8的那些相同。本发明实施例I9的单个垂直晶体管具有3.6*105的通断比和2.8*10-11安培的栅极漏泄，当在具有0.2V的恒定Vd的线性区中测试并且栅极电压从-2扫描至7伏特时。本发明实施例I10：三像素单个印刷的VTFT(有填充剂)除以下例外，使用与本发明实施例I8相同的工艺来形成本发明实施例I10。在使用用于本发明实施例I8的使得传导性栅极层仅延伸进入盖和柱结构的一个凹形轮廓内的栅极图案对于栅极层沉积AZO后，使用低功率O2等离子体除去抑制剂材料。接着，将SU-8的稀溶液旋制成填充材料。在本发明实施例I10中，使用与用于SU-8结构聚合物层相同的条件涂布并固化在环戊酮中的10%SU-82010溶液。在固化SU-8层后，通过印刷具有在接触填充材料的凹形轮廓上方的开口的抑制剂图案使其图案化。接着，使用上述大气ALD系统沉积250ÅAl2O3硬保护层。最后，使用4分钟300W0.4Torr氧等离子体图案化SU-8填充材料，所述氧等离子体既除去抑制剂材料又除去未受到图案化的氧化铝保护的SU-8。在图案化SU-8填充剂后，使用与本发明实施例I8中相同的工艺步骤完成单个垂直晶体管。本发明实施例I10的单个垂直晶体管具有1.2*104的通断比，和1.9*10-10安培的栅极漏泄，当在具有0.2V的恒定Vd的线性区中测试并且栅极电压从-2扫描至8伏特时。本发明实施例I11：三像素单个印刷的VTFT(有填充剂)除以下例外，使用与本发明实施例I10相同的工艺来形成本发明实施例I11。在使用用于本发明实施例I8的使得传导性栅极层仅延伸进入盖和柱结构的一个凹形轮廓内的栅极图案对于栅极层沉积AZO后，不除去抑制剂材料，而相反地使其留在稀释的SU-8涂层下方的原位。PVP和SU-8双层形成本发明实施例I11的填充剂层，并且以与本发明实施例I10相同的方式图案化。使用与本发明实施例I8中相同的工艺步骤完成单个垂直晶体管。本发明实施例I11的单个垂直晶体管具有2.7*104的通断比，和6.4*10-11安培的栅极漏泄，当在具有0.2V的恒定Vd的线性区内测试并且栅极电压从-2扫描至8伏特时。使用光刻法制造的垂直晶体管本发明实施例I12：具有Cr线的光刻法VTFT本发明实施例I12为使用光刻法形成具有聚合物柱和无机盖的本发明的垂直晶体管的实施例。首先，使干净的玻璃基底经由蒸发涂布有100nm的Cr，并且使用1813作为抗蚀剂层的光刻法和Cr蚀刻剂进行图案化。随后剥去抗蚀剂并且使用1分钟、100W0.3Torr氧等离子体净化试样。接着如在本发明实施例I8中涂布并固化SU-8结构聚合物层。接着，沉积500Å的Al2O3，其使用表1中针对TMA和H2O列出的条件，和在50ms停留时间下的464次循环。使用1813抗蚀剂来图案化氧化铝层。使抗蚀剂通过低分辨率掩模曝光以在一部分Cr图案上方留下一大片未曝光的抗蚀剂，其中将形成柱。随后使试样通过背面曝光，其中在玻璃基底上的Cr图案掩蔽曝光以在SU-8层顶部的Cr线上方形成光致抗蚀剂的对齐图案，如图31a和31b中所例示的。随后在60ºC磷酸浴中蚀刻氧化铝2分钟以形成无机盖的图案化的氧化铝层。在蚀刻后，使用丙酮冲洗，随后通过在IPA中冲洗除去1813抗蚀剂。使用300W0.4TorrO2等离子体蚀刻6分钟，如在本发明实施例I8中完成无机盖和聚合物柱的结构。接着，对于栅极层沉积1500Å的AZO，并使用自对齐的曝光(photoexposure)来图案化。在该步骤中，使用PMMA作为可光致图案化的抗蚀剂并且在整个试样上方将其旋涂。随后使试样自顶表面曝光，以使得在无机盖上方的AZO栅极层保护凹形轮廓内的PMMA免于曝光。在曝光后，使PMMA在MIBK中显影，仅在凹形轮廓内留下PMMA。随后在稀释的乙酸溶液中蚀刻AZO60秒，随后使用丙酮和IPA从凹形轮廓中除去PMMA。接着，在沉积绝缘层和半导体层之前，使用1分钟氧等离子体(100W，0.3Torr)净化试样；使用上文表1中的条件在一个沉积步骤期间沉积120Å的氧化铝(TMA和H2O)，随后是120Å的ZnO:N(DEZ、H2O、NH4)。接着，使用光刻法图案化半导体层，其中将Cr掩模用于曝光PMMA和1813的抗蚀剂堆，在这之后使1813显影并且使用氧等离子体除去曝光的PMMA。在弱乙酸溶液中蚀刻ZnO。随后通过旋涂另一层1813来图案化氧化铝层，并且使用Cr掩模曝光以打开向下至基底上的Cr图案的通孔。在显影1813后，使用60ºC磷酸浴蚀刻氧化铝。使用视距沉积来沉积源电极和漏电极，以使得凹形轮廓导致无机盖上方的电极与基底上方(不在柱上方)的电极分隔。将500Å的Al层蒸发到试样上。在基底上方旋涂PMMA和1813双层，并使用低分辨率Cr掩模曝光1813进行图案化，在这之后使1813显影并使用氧等离子体除去曝光的PMMA。使用DowMF319(抗蚀剂1813的显影液)蚀刻铝层。使用在图7中例示的栅极结构，本发明的垂直晶体管I12为完整的并且具有图3的那种的结构。如此制造的本发明实施例I12的垂直晶体管具有串联连接的两垂直晶体管，其各自具有83微米的沟道宽度和1微米的沟道长度。所述晶体管具有7.6*105的通断比，和4.4*10-12安培的栅极漏泄，当在具有0.2V的恒定Vd的线性区中测试并且栅极电压从-1扫描至3伏特时。通过特别参考本发明的某些优选的实施方案已详细描述了本发明，但将理解可在本发明的范围内实现变型和修改。零件清单20聚合物柱25柱的宽度30无机材料盖35柱的长度40侧壁41沉积抑制剂45柱的高度50结构聚合物层55均匀的无机薄膜层56图案化的光致抗蚀剂57图案化的无机材料层60其中不存在抑制剂材料的区域61具有填充剂图案的印刷的聚合物抑制剂62其中不存在抑制剂材料的区域65填充材料70通孔71具有盖图案的印刷的聚合物抑制剂73具有栅极图案的印刷的聚合物抑制剂75具有介电图案的印刷的聚合物抑制剂77具有电极图案的印刷的聚合物抑制剂72,74,76,78其中不存在抑制剂材料的区域80其中不存在抑制剂材料的区域81氮气流82,83,84气体鼓泡器85,86流量计87,88流量计89,91,94流量计90空气流92金属前体流93含氧化剂的流95氮吹扫流96基底支持体97示例性基底98箭头99间隙100垂直晶体管103垂直晶体管104垂直晶体管105垂直晶体管106垂直晶体管107垂直晶体管108垂直晶体管110基底115保形介电材料层120导电栅极结构121导电栅极结构122传导材料层125传导栅极层126第一栅极127第二栅极130图案化的绝缘层140第一凹形轮廓141第一凹形轮廓145第二凹形轮廓146第二凹形轮廓150半导体材料层151无机薄膜层155缓冲剂层160半导体材料层170第二电极171第二电极175第三电极176第三电极180第一电极181第一电极182第一电极200垂直晶体管203垂直晶体管204垂直晶体管205垂直晶体管213垂直晶体管270第二电极275第三电极280第一电极330图案化的绝缘层350半导体材料层370第一电极375第三电极380第二电极385第四电极500部分栅极层550部分栅极层701基底710基底800形成导电栅极结构801提供图案化的沉积抑制剂802使用ALD沉积膜803任选地除去沉积抑制剂810提供基底820提供结构聚合物层830形成图案化的无机薄膜832以盖图案印刷聚合物抑制剂834使用ALD沉积无机薄膜842除去图案化的抑制剂和部分的聚合物层840形成具有无机材料盖的聚合物柱850形成图案化的栅极层852以栅极图案印刷聚合物抑制剂853使用ALD形成保形传导栅极层855除去聚合物抑制剂860形成图案化的绝缘层862以介电图案印刷聚合物抑制剂863使用ALD形成保形介电层865除去聚合物抑制剂870形成图案化的半导体层872以半导体图案印刷聚合物抑制剂873使用ALD形成保形半导体层875除去聚合物抑制剂880同时形成第一电极和第二电极882印刷沿凹形轮廓芯吸的图案化的聚合物抑制剂884使用ALD沉积传导无机薄膜以形成第一电极和第二电极888同时形成第一电极和第二电极900输送头905输出面910排气通道920栅极925栅极940间隙950涂布填充材料960以填充剂图案印刷聚合物抑制剂970使用ALD形成图案化的无机填充剂层980除去聚合物抑制剂和部分的填充材料A,A’线C1,C1’点C2,C2’点。