1.一种位于基板上的静电放电保护装置，其特征在于，包括：
第一井，具有第一传导类型并且位于该基板；
第二井，具有第二传导类型并且位于该基板，其中该第二井相邻该第一井，该第二传导类型不同于该第一传导类型；
第一多晶硅区域，位于该第一井，其中第一节点透过该第一多晶硅区域连接该第一井；
第二多晶硅区域，位于该第二井，其中第二节点透过该第二多晶硅区域连接该第二井；以及
第一保护层，位于该第一多晶硅区域以及该第二多晶硅区域之间，其中该第一保护层覆盖该第一井的一部分、该第二井的一部分、该第一多晶硅区域的一部分以及该第二多晶硅区域的一部分，并且在该第一多晶硅区域以及该第二多晶硅区域之间的该第一保护层所覆盖的该第一井的该部分以及该第二井的该部分没有掺杂区域。
2.如权利要求1所述的静电放电保护装置，其特征在于，更包括：
第一掺杂区域，具有该第二传导类型并且位于该第一井，其中该第一掺杂区域并未相邻该第一多晶硅区域；
第三节点，连接该第一掺杂区域；
第二掺杂区域，具有该第一传导类型并且位于该第二井，其中该第二掺杂区域并未相邻该第二多晶硅区域；以及
第四节点，连接该第二掺杂区域。
3.如权利要求2所述的静电放电保护装置，其特征在于，更包括：
第三掺杂区域，具有该第一传导类型并且位于该第一井，其中该第三掺杂区域并未相邻该第一掺杂区域；
第五节点，连接该第三掺杂区域；
第四掺杂区域，具有该第二传导类型并且位于该第二井，其中该第四掺杂区域并未相邻该第二掺杂区域；以及
第六节点，连接该第四掺杂区域。
4.如权利要求3所述的静电放电保护装置，其特征在于，更包括：
第二保护层，位于该第一掺杂区域以及该第三掺杂区域之间，其中该第二保护层覆盖该第一井的一部分、该第一掺杂区域的一部分以及该第三掺杂区域的一部分；以及
第三保护层，位于该第二掺杂区域以及该第四掺杂区域之间，其中该第三保护层覆盖该第二井的一部分、该第二掺杂区域的一部分以及该第四掺杂区域的一部分。
5.如权利要求3所述的静电放电保护装置，其特征在于，该第三节点连接IO接垫，该第五节点连接第一电压接垫、该第四节点与该第六节点连接第二电压接垫。
6.如权利要求3所述的静电放电保护装置，其特征在于，该第三节点与该第五节点连接第一电压接垫，该第四节点连接IO接垫，该第六节点连接第二电压接垫。
7.如权利要求1所述的静电放电保护装置，其特征在于，该第一井被该第一保护层所覆盖的该部分相等于该第二井被该第一保护层所覆盖的该部分。
8.如权利要求1所述的静电放电保护装置，其特征在于，该第一井被该第一保护层所覆盖的该部分大于或小于该第二井被该第一保护层所覆盖的该部分。
9.一种位于一基板上的静电放电保护装置，其特征在于，包括：
第一MOS晶体管结构，包括：
第一井，具有第一传导类型并且位于该基板；
第二井，具有第二传导类型并且位于该基板，其中该第 二井相邻该第一井，该第二传导类型不同于该第一传导类型；以及
第一掺杂区域，具有该第二传导类型并且位于该第一井；
第二MOS晶体管结构，包括：
该第一井；
该第二井；以及
第二掺杂区域，具有该第一传导类型并且位于该第二井；
第一多晶硅区域，位于该第一井；
第二多晶硅区域，位于该第二井；以及
第一保护层，位于该第一多晶硅区域以及该第二多晶硅区域之间，其中该第一保护层覆盖该第一井的一部分、该第二井的一部分、该第一多晶硅区域的一部分以及该第二多晶硅区域的一部分，并且在该第一多晶硅区域以及该第二多晶硅区域之间的该第一保护层所覆盖的该第一井的该部分以及该第二井的该部分没有掺杂区域。
10.如权利要求9所述的静电放电保护装置，其特征在于，更包括：
第一节点，透过该第一多晶硅区域连接该第一井；
第二节点，透过该第二多晶硅区域连接该第二井；
第三节点，连接该第一掺杂区域；以及
第四节点，连接该第二掺杂区域，其中该第一掺杂区域并未相邻该第一多晶硅区域，该第二掺杂区域并未相邻该第二多晶硅区域。
11.如权利要求10所述的静电放电保护装置，其特征在于，更包括：
第三掺杂区域，具有该第一传导类型并且位于该第一井，其中该第三掺杂区域并未相邻该第一掺杂区域；
第五节点，连接该第三掺杂区域；
第四掺杂区域，具有该第二传导类型并且位于该第二井，其中该第四掺杂区域并未相邻该第二掺杂区域；以及
第六节点，连接该第四掺杂区域。
12.如权利要求11所述的静电放电保护装置，其特征在于，更包括：
第二保护层，位于该第一掺杂区域以及该第三掺杂区域之间，其中该第二保护层覆盖该第一井的一部分、该第一掺杂区域的一部分以及该第三掺杂区域的一部分；以及
第三保护层，位于该第二掺杂区域以及该第四掺杂区域之间，其中该第二保护层覆盖该第二井的一部分、该第二掺杂区域的一部分以及该第四掺杂区域的一部分
13.如权利要求11所述的静电放电保护装置，其特征在于，该第三节点连接IO接垫，该第五节点连接第一电压接垫、该第四节点与该第六节点连接第二电压接垫。
14.如权利要求11所述的静电放电保护装置，其特征在于，该第三节点与该第五节点连接第一电压接垫，该第四节点连接IO接垫，该第六节点连接第二电压接垫。
15.如权利要求9所述的静电放电保护装置，其特征在于，该第一井被该第一保护层所覆盖的该部分相等于该第二井被该第一保护层所覆盖的该部分。
16.如权利要求9所述的静电放电保护装置，其特征在于，该第一井被该第一保护层所覆盖的该部分大于或小于该第二井被该第一保护层所覆盖的该部分。
17.一种静电放电保护系统，其特征在于，包括：
静电放电保护装置，耦接于第一电压接垫、第二电压接垫以及IO接垫之间，其中该静电放电保护装置包括：
基板；
第一井，具有第一传导类型并且位于该基板；
第二井，具有第二传导类型并且位于该基板，其中该第二井相邻该第一井，该第二传导类型不同于该第一传导类型；
第一多晶硅区域，位于该第一井，其中一第一节点透过该第一多晶硅区域连接该第一井；
第二多晶硅区域，位于该第二井，其中一第二节点透过该第二多晶硅区域连接该第二井；以及
第一保护层，位于该第一多晶硅区域以及该第二多晶硅区域之间，其中该该第一保护层覆盖该第一井的一部分、该第二井的一部分、该第一多晶硅区域的一部分以及该第二多晶硅区域的一部分，并且在该第一多晶硅区域以及该第二多晶硅区域之间的该第一保护层所覆盖的该第一井的该部分以及该第二井的该部分没有掺杂区域。
18.如权利要求17所述的静电放电保护系统，其特征在于，更包括：
第一掺杂区域，具有该第二传导类型并且位于该第一井，其中该第一掺杂区域并未相邻该第一多晶硅区域；
第三节点，连接该第一掺杂区域；
第二掺杂区域，具有该第一传导类型并且位于该第二井，其中该第二掺杂区域并未相邻该第二多晶硅区域；以及
第四节点，连接该第二掺杂区域。
19.如权利要求18所述的静电放电保护系统，其特征在于，更包括：
第三掺杂区域，具有该第一传导类型并且位于该第一井，其中该第三掺杂区域并未相邻该第一掺杂区域；
第五节点，连接该第三掺杂区域；
第四掺杂区域，具有该第二传导类型并且位于该第二井，其中该第四掺杂区域并未相邻该第二掺杂区域；以及
第六节点，连接该第四掺杂区域。
20.如权利要求19所述的静电放电保护系统，其特征在于，更包括：
第二保护层，位于该第一掺杂区域以及该第三掺杂区域之间，其中该第二保护层覆盖该第一井的一部分、该第一掺杂区域的一部分以及该第三掺杂区域的一部分；以及
第三保护层，位于该第二掺杂区域以及该第四掺杂区域之间，其中该第三保护层覆盖该第二井的一部分、该第二掺杂区域的一部分以及该第四掺杂区域的一部分。