VDMOS分压环的制造方法与流程

本发明涉及半导体工艺领域，尤其涉及一种VDMOS分压环的制造方法。

背景技术：

垂直双扩散金属氧化物半导体晶体管VDMOS是一种常见的功率器件。由于VDMOS终端的表面电场过于集中，容易造成器件的边缘击穿，因此，为了保证VDMOS正常工作，通常会设置分压环来降低表面电场强度，以提高击穿电压。

目前常规的VDMOS中分压环的制作流程如图1至图4所示。图1为现有的VDMOS分压环制作方法中形成初始氧化层后的结构示意图。图2为现有的VDMOS分压环制作方法中形成分压环后的结构示意图。图3为现有的VDMOS分压环制作方法中分压环驱入后的结构示意图。图4为现有的VDMOS分压环制作方法中形成N型JFET(Junction Field-Effect Transistor，结型场效应晶体管)区后的结构示意图。如图1至图4所示，首先在N型衬底10上形成N型外延层11，在N型外延层11上生长出初始氧化层12，再对氧化层12进行光刻、刻蚀和P型离子注入，形成分压环13，对分压环13进行驱入后，再对氧化层12进行光刻、刻蚀和N型离子注入，形成JFET区14。

现有技术的不足之处在于，在进行P型离子注入和N型离子注入之前，均需要对氧化层12进行光刻、刻蚀，这样为了在VDMOS中形成分压环13和JFET区14，必须要进行两次光刻工艺，不仅步骤繁琐、效率低下，而且成本比较高。

技术实现要素：

本发明提供一种VDMOS分压环的制造方法，用以解决现有技术中制作带分压环的VDMOS时步骤繁琐、成本较高的技术问题。

本发明提供一种VDMOS分压环的制造方法，包括：

在N型外延层上形成垫氧化层，在所述垫氧化层上形成氮化硅层；

通过光刻、刻蚀和P型离子注入工艺，在所述N型外延层中形成分压环；

在高温炉管中对所述分压环进行驱入，同时在所述P型离子注入的区域生长出氧化层；

剥除氮化硅层，并进行N型离子注入，形成JFET区。

进一步地，所述通过光刻、刻蚀和P型离子注入工艺，在所述N型外延层中形成分压环，具体包括：

对所述氮化硅层、垫氧化层和N型外延层进行光刻、刻蚀，将所述氮化硅层和所述垫氧化层的部分区域刻穿，并在所述N型外延层上形成横截面为梯形的刻蚀区域；

对所述横截面为梯形的刻蚀区域进行P型离子注入，在所述N型外延层中形成所述分压环。

进一步地，所述对所述氮化硅层、垫氧化层和N型外延层进行光刻、刻蚀，具体包括：

在所述氮化硅层上涂覆光刻胶层；

通过光刻工艺在所述光刻胶层中形成刻蚀窗口；

对所述刻蚀窗口下的氮化硅层、垫氧化层和N型外延层进行干法刻蚀。

进一步地，所述氮化硅层和所述垫氧化层被刻穿的区域位于所述横截面为梯形的刻蚀区域的正上方。

进一步地，所述通过光刻、刻蚀和P型离子注入工艺，在所述N型外延层中形成分压环，具体包括：

对所述氮化硅层进行光刻、刻蚀，在所述氮化硅层中形成刻蚀区域；

对所述刻蚀区域进行P型离子注入，注入的P离子穿过所述垫氧化层后在所述N型外延层中形成所述分压环。

进一步地，在所述对所述氮化硅层进行光刻、刻蚀之后，所述氮化硅层未被刻蚀的区域下方的垫氧化层的厚度与所述刻蚀区域下方的垫氧化层的厚度相同。

进一步地，所述垫氧化层的厚度为0.02μm～0.1μm，所述氮化硅层的厚度为0.1μm～0.5μm；

所述P型离子注入的剂量为1E13个/平方厘米-1E16个/平方厘米，所述N型离子注入的剂量为1E12个/平方厘米-1E14个/平方厘米。

进一步地，所述分压环的驱入温度为900℃-1200℃，时间为60min-500min；

所述P型离子注入与所述N型离子注入的能量均为80KEV-120KEV。

进一步地，所述氧化层的厚度为0.5μm～2μm，所述垫氧化层的生长温度为900℃-1100℃，所述氮化硅层的生长温度为600℃-900℃。

本发明提供的VDMOS分压环的制造方法，首先在N型外延层上形成垫氧化层和氮化硅层，并对所述氮化硅层进行光刻、刻蚀，在所述氮化硅层的刻蚀区域进行P型离子注入，形成分压环，然后对所述分压环进行驱入，驱入的同时会在所述P型离子注入的区域生长出氧化层，在剥除氮化硅层后，所述氧化层可以作为屏蔽层，在进行N型离子注入后会在N型外延层上形成JFET区，因此，不需要额外的步骤对JFET区进行光刻，节省了步骤，提高了VDMOS的制作效率，并且节约了成本。

附图说明

图1为现有的VDMOS分压环制作方法中形成初始氧化层后的结构示意图；

图2为现有的VDMOS分压环制作方法中形成分压环后的结构示意图；

图3为现有的VDMOS分压环制作方法中分压环驱入后的结构示意图；

图4为现有的VDMOS分压环制作方法中形成N型JFET区后的结构示意图；

图5为本发明实施例一提供的VDMOS分压环的制造方法的流程图；

图6为本发明实施例二提供的VDMOS分压环的制造方法的流程图；

图7为本发明实施例二提供的VDMOS分压环的制造方法中在N型外延层上形成垫氧化层和氮化硅层后的结构示意图；

图8为本发明实施例二提供的VDMOS分压环的制造方法中形成分压环后的结构示意图；

图9为本发明实施例二提供的VDMOS分压环的制造方法中对分压环进行驱入后的结构示意图；

图10为本发明实施例二提供的VDMOS分压环的制造方法中剥除氮化硅层后的结构示意图；

图11为本发明实施例二提供的VDMOS分压环的制造方法中形成JFET区后的结构示意图；

图12为本发明实施例三提供的VDMOS分压环的制造方法的流程图；

图13为本发明实施例三提供的VDMOS分压环的制造方法中在N型外延层上形成垫氧化层和氮化硅层后的结构示意图；

图14为本发明实施例三提供的VDMOS分压环的制造方法中形成刻蚀区域后的结构示意图；

图15为本发明实施例三提供的VDMOS分压环的制造方法中形成分压环后的结构示意图；

图16为本发明实施例三提供的VDMOS分压环的制造方法中对分压环进行驱入后的结构示意图；

图17为本发明实施例三提供的VDMOS分压环的制造方法中剥除氮化硅层后的结构示意图；

图18为本发明实施例三提供的VDMOS分压环的制造方法中形成JFET区后的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。为了方便说明，放大或者缩小了不同层和区域的尺寸，所以图中所示大小和比例并不一定代表实际尺寸，也不反映尺寸的比例关系。

实施例一

本发明实施例一提供一种VDMOS分压环的制造方法。图5为本发明实施例一提供的VDMOS分压环的制造方法的流程图。如图5所示，本实施例中的VDMOS分压环的制造方法，可以包括：

步骤101、在N型外延层上形成垫氧化层，在所述垫氧化层上形成氮化硅层。

其中，本实施例可以采用局部氧化工艺来制作分压环。在制造VDMOS时，首先要形成N型衬底以及N型外延层，然后在N型外延层上形成垫氧化层，垫氧化层可以用作氮化硅层与N型外延层之间的缓冲。具体地，可以在高温炉管中通过热氧化工艺在N型外延层上生长出垫氧化层，在制作过程中，垫氧化层的生长温度可以控制在900℃-1100℃之间，生成的垫氧化层不能太厚，优选的是，所述垫氧化层的厚度为0.02μm～0.1μm，能够保证后续步骤中进行P型离子注入后能在N型外延层中形成分压环。

在生成垫氧化层之后，可以在垫氧化层上生成氮化硅层，氮化硅层的生长温度可以控制在600℃-900℃之间，生成的氮化硅层的厚度要大于垫氧化层的厚度，优选的是，所述氮化硅层的厚度为0.1μm～0.5μm，能够起到很好的屏蔽作用，具体地，本步骤中生成的氮化硅层在后续步骤中可以用作P型离子注入时的屏蔽层。

步骤102、通过光刻、刻蚀和P型离子注入工艺，在所述N型外延层中形成分压环。

具体地，进行光刻、刻蚀后，能够在氮化硅层中形成刻蚀区域，在所述刻蚀区域进行离子注入，能够在N型外延层中形成分压环。

步骤103、在高温炉管中对所述分压环进行驱入，同时在所述P型离子注入的区域生长出氧化层。

具体地，在对分压环进行驱入时，分压环的体积会逐渐增大，同时在生成分压环的区域(即P型离子注入的区域)的上方会继续生长出氧化层，所述氧化层的厚度要大于步骤101中生成的垫氧化层的厚度。

优选的是，在制作过程中所述分压环的驱入温度为900℃-1200℃，驱入时间为60min-500min，生长出的氧化层的厚度为0.5μm～2μm，所述氧化层在步骤104中可以用作进行N粒子注入时的屏蔽层。

步骤104、剥除氮化硅层，并进行N型离子注入，形成JFET区。

具体地，可以在热的浓磷酸中剥除所述氮化硅层。剥除氮化硅层后，N型衬底上仅剩垫氧化层以及位于分压环上的氧化层，垫氧化层较薄，而氧化层较厚，因此，在进行N型离子注入时，N型离子能够穿过所述垫氧化层，但是不能穿过所述氧化层，就可以在N型外延层21上形成N型JFET区。

本实施例提供的VDMOS分压环的制造方法中，首先在N型外延层上形 成垫氧化层和氮化硅层，并对所述氮化硅层进行光刻、刻蚀，在所述氮化硅层的刻蚀区域进行P型离子注入，形成分压环，然后对所述分压环进行驱入，驱入的同时会在所述P型离子注入的区域生长出氧化层，在剥除氮化硅层后，所述氧化层可以作为屏蔽层，在进行N型离子注入后会在N型外延层上形成JFET区，因此，不需要额外的对JFET区进行光刻的步骤，提高了VDMOS的制作效率，并且节约了成本。

实施例二

本发明实施例二提供一种VDMOS分压环的制造方法。图6为本发明实施例二提供的VDMOS分压环的制造方法的流程图。如图6所示，本实施例中的VDMOS分压环的制造方法，可以包括：

步骤201、在N型外延层21上形成垫氧化层22，在所述垫氧化层22上形成氮化硅层23。

本步骤与实施例一中的步骤101类似，此处不再赘述。图7为本发明实施例二提供的VDMOS分压环的制造方法中在N型外延层21上形成垫氧化层22和氮化硅层23后的结构示意图。

步骤202、对所述氮化硅层23进行光刻、刻蚀，在所述氮化硅层23中形成刻蚀区域；对所述刻蚀区域进行P型离子注入，注入的P离子穿过所述垫氧化层22后在所述N型外延层21中形成分压环。

其中，对氮化硅层23进行刻蚀后，可以形成有多个刻蚀区域，在多个刻蚀区域中分别进行P型离子注入，可以形成多个分压环24。所述P型离子注入的剂量可以为1E13个/平方厘米-1E16个/平方厘米。图8为本发明实施例二提供的VDMOS分压环的制造方法中形成分压环24后的结构示意图。

在所述对所述氮化硅层23进行刻蚀时，所述垫氧化层22不受影响，也就是说，在所述对所述氮化硅层23进行光刻、刻蚀之后，所述氮化硅层23未被刻蚀的区域下方的垫氧化层的厚度与所述刻蚀区域下方的垫氧化层的厚度相同，这样在步骤203中进行分压环驱入时能够更快地生长出厚的氧化层。

步骤203、在高温炉管中对所述分压环24进行驱入，同时在所述P型离子注入的区域生长出氧化层25。

本步骤与实施例一中的步骤103类似，此处不再赘述。图9为本发明实施例二提供的VDMOS分压环的制造方法中对分压环24进行驱入后的结构示 意图。如图9所示，分压环24上生长出氧化层25，所述氧化层25在步骤204中可以用作进行N型离子注入时的屏蔽层。

步骤204、剥除氮化硅层23，并进行N型离子注入，形成JFET区26。

本步骤与实施例一中的步骤104类似，此处不再赘述。图10为本发明实施例二提供的VDMOS分压环的制造方法中剥除氮化硅层23后的结构示意图。如图10所示，剥除氮化硅层23后，N型外延层21上仅剩垫氧化层22以及位于分压环24上的氧化层25。图11为本发明实施例二提供的VDMOS分压环的制造方法中形成JFET区26后的结构示意图。如图11所示，N型离子穿过所述垫氧化层22后，在N型外延层21上形成N型JFET区26。

优选的是，所述N型离子注入的剂量为1E12个/平方厘米-1E14个/平方厘米。

本实施例提供的VDMOS分压环的制造方法中，在对氮化硅层23进行刻蚀时，保留了垫氧化层22，在对分压环24进行驱入时，能够快速地在垫氧化层22的基础上生长出氧化层25，所述氧化层25可以作为屏蔽层，在进行N型离子注入后会在N型外延层21上形成JFET区26，进一步提高了VDMOS的制作效率。

在上述实施例提供的技术方案的基础上，优选的是，所述P型离子注入与所述N型离子注入的能量均为80KEV-120KEV。

由于垫氧化层22具有一定的厚度，进行离子注入时，要求离子有一定的能量，才能够穿过所述垫氧化层22。离子注入时的能量与垫氧化层22的厚度有关，垫氧化层22的厚度越大，离子注入需要的能量越大，垫氧化层22的厚度越小，离子注入需要的能量越小。

当所述垫氧化层22的厚度为0.02μm～0.1μm时，步骤102中P型离子注入的能量可以为80KEV-120KEV，同理，步骤104中N型离子注入的能量也可以为80KEV-120KEV，能够保证离子穿过所述垫氧化层22，形成分压环24和JFET区26。

实施例三

本发明实施例三提供一种VDMOS分压环的制造方法。图12为本发明实施例三提供的VDMOS分压环的制造方法的流程图。如图12所示，本实施例中的VDMOS分压环的制造方法，可以包括：

步骤301、在N型外延层31上形成垫氧化层32，在所述垫氧化层32上形成氮化硅层33。

本步骤与实施例一中的步骤101类似，此处不再赘述。图13为本发明实施例三提供的VDMOS分压环的制造方法中在N型外延层31上形成垫氧化层32和氮化硅层33后的结构示意图。如图13所示，在N型衬底30上形成有N型外延层31，N型外延层31上形成有垫氧化层32和氮化硅层33。

步骤302、对所述氮化硅层33、垫氧化层32和N型外延层31进行光刻、刻蚀，将所述氮化硅层33和所述垫氧化层32的部分区域刻穿，并在所述N型外延层31上形成横截面为梯形的刻蚀区域4；对所述横截面为梯形的刻蚀区域4进行P型离子注入，在所述N型外延层31中形成分压环34。

其中，所述对所述氮化硅层33、垫氧化层32和N型外延层31进行光刻、刻蚀，可以具体包括：在所述氮化硅层33上涂覆光刻胶层；通过光刻工艺在所述光刻胶层中形成刻蚀窗口；对所述刻蚀窗口下的氮化硅层33、垫氧化层32和N型外延层31进行干法刻蚀，能够快速地刻蚀出所述刻蚀区域4。

图14为本发明实施例三提供的VDMOS分压环的制造方法中形成刻蚀区域4后的结构示意图。如图14所示，所述氮化硅层33和所述垫氧化层32被刻穿的区域位于所述横截面为梯形的刻蚀区域4的正上方，这样，在后续步骤中进行P型离子注入时，可以更快速地形成分压环34。图15为本发明实施例三提供的VDMOS分压环的制造方法中形成分压环34后的结构示意图。

步骤303、在高温炉管中对所述分压环34进行驱入，同时在所述P型离子注入的区域生长出氧化层35。

本步骤与实施例一中的步骤103类似，此处不再赘述。图16为本发明实施例三提供的VDMOS分压环的制造方法中对分压环34进行驱入后的结构示意图。如图16所示，分压环34上生长出氧化层35，所述氧化层35在步骤304中可以用作进行N型离子注入时的屏蔽层。

步骤304、剥除氮化硅层33，并进行N型离子注入，形成JFET区36。

本步骤与实施例一中的步骤104类似，此处不再赘述。图17为本发明实施例三提供的VDMOS分压环的制造方法中剥除氮化硅层33后的结构示意图。如图17所示，剥除氮化硅层33后，N型外延层31上仅剩垫氧化层32以及位于分压环34上的氧化层35。图18为本发明实施例三提供的VDMOS 分压环的制造方法中形成JFET区36后的结构示意图。如图18所示，N型离子穿过所述垫氧化层32后，在N型外延层31上形成N型JFET区36。

优选的是，所述N型离子注入的剂量为1E13个/平方厘米-1E14个/平方厘米。

本实施例提供的VDMOS分压环的制造方法中，对所述氮化硅层33、垫氧化层32和N型外延层31进行光刻、刻蚀，将所述氮化硅层33和所述垫氧化层32的部分区域刻穿，并在所述N型外延层31上形成横截面为梯形的刻蚀区域4；对所述横截面为梯形的刻蚀区域4进行P型离子注入，能够快速形成分压环34，进一步提高了VDMOS的制作效率。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。