一种X射线传感器及其制造方法与流程

本发明属于半导体器件领域，尤其涉及一种X射线传感器及其制造方法。

背景技术：

X射线探测器是一种将X射线能量转换为可供记录的电信号的装置，在X射线光源聚焦后，穿过待测样品后的X射线通过X射线传感器转换为可供记录的电信号，而后通过信号处理进行成像。

目前，半导体器件的探测器由于其体积小、速度快、便于信息处理以及设计灵活等优点，得到了广泛的应用，成为探测器市场的主流。硅基像素探测器是目前常用的一种X射线传感器，主要包括PIN二极管器件的像素阵列，通过铟柱将传感器像素单元的电极与读芯片封装，形成硅基探测器，该种探测器具有高空间分辨率、快速响应能力和高时间分辨能力，然而，也对传感器的集成度和探测图像的均匀性提出了更高的要求。

技术实现要素：

本发明的目的在于克服现有技术中的不足，提供一种X射线传感器及其制造方法，像素间的隔离距离更小，提高像素密度以及探测图像的均匀性。

为实现上述目的，本发明的技术方案为：

一种X射线传感器，包括多个X射线传感器像素单元，每个X射线传感器像素单元包括：

本征半导体层；

分别位于本征半导体层的相对的两个表面上的第一类型掺杂层和第二类型掺杂层，其中，第一类型掺杂层的外轮廓为正六边形；

位于第一类型掺杂层上的电极层；

覆盖电极层的钝化层；

位于电极层上的焊接柱；

其中，多个X射线传感器像素单元规则排列，且呈蜂窝阵列排列，相邻的X射线传感器像素单元的第一类型掺杂层等间隔且错位非正交排列。

可选的，所述电极层的外轮廓为与第一类型掺杂层同心的正六边形。

可选的，还包括包围蜂窝阵列的保护环。

此外，本发明还提供了一种X射线传感器的制造方法，包括：

提供本征半导体层；

在本征半导体层的相对的两个表面上分别形成第一类型掺杂层和第二类型掺杂层，其中，第一类型掺杂层的外轮廓为正六边形，第一类型掺杂层规则排列，且呈蜂窝阵列排列，相邻的第一类型掺杂层等间隔且错位非正交排列；

在第一类型掺杂层上形成电极层；

覆盖钝化层；

在电极层上形成焊接柱。

可选的，形成第一类型掺杂层至电极层的步骤包括：

在本征半导体层上形成介质层；

刻蚀介质层，在介质层中形成第一注入区，第一注入区的外轮廓为正六边形，每一条第一注入区规则排列，相邻条的第一注入区等间隔且错位非正交排列；

进行离子注入，在第一注入区的本征半导体衬底中形成第一类型掺杂层；

在第一类型掺杂层上形成电极层。

可选的，所述第一注入区暴露本征半导体层；

在形成第一注入区之后、进行离子注入之前，还包括：

进行氧化工艺，在第一注入区的暴露的表面上形成氧化物的盖层。

可选的，刻蚀介质层，在介质层中形成第一注入区的步骤还包括：

刻蚀部分厚度的介质层，在介质层中形成第一注入区，第一注入区内 剩余的介质层为盖层。

可选的，形成电极层的步骤包括：

对盖层进行刻蚀，形成与第一类型掺杂层的外轮廓相似且同心的正六边形的接触区；

在接触区上形成电极层。

本发明实施例提供的X射线传感器及其制造方法，X射线传感器像素的第一类型掺杂层的外轮廓为六边形，在组成像素阵列时，相邻的第一类型掺杂层等间隔且错位非正交排列，呈蜂窝排列，像素间的间距变小，同等面积下，较传统的矩形像素具有更大的像素密度，此外，第一类型掺杂层与相邻的第一类型掺杂层的各边的间隔都基本相等，使得探测像素的性能更加均匀，提高了探测器的性能。

附图说明

为了更清楚地说明本发明实施的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了根据本发明实施例的X射线传感器的俯视结构示意图；

图1A示出了图1的AA向截面结构示意图；

图2-图12示出了根据本发明的实施例的制造方法形成X射线传感器的各个制造过程中的传感器结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

本发明提供了一种X射线传感器，参考图1和图1A所示，图1为X射线传感器的俯视图，图1A为一个X射线传感器像素单元的截面结构示意图，该X射线传感器包括多个X射线传感器像素单元，每个X射线传感器像素单元包括：本征半导体层100；分别位于本征半导体层100的相对的表面上的第一类型掺杂层110和第二类型掺杂层120，其中第一类型掺杂层110的外轮廓为正六边形；位于第一类型掺杂层110上的电极层106；覆盖电极层106的钝化层108；位于电极层106上的钝化层108中的焊接柱130；其中，多个X射线传感器像素单元规则排列，且呈蜂窝阵列排列，相邻的X射线传感器像素单元的第一类型掺杂层110等间隔且错位非正交排列。

在本发明中，提出了一种PIN型X射线传感器，该传感器的像素单元中，第一掺杂层采用了正六边形的外轮廓，该种外轮廓的像素单元在排列成阵列时，X射线传感器像素单元规则排列，为了便于描述和理解，以下将X射线传感器规则排列描述为像素条，即像素单元的第一类型掺杂层的中心点在一条直线上，整齐排列为一条直线，例如可以呈行排列、列排列或斜线排列等，且相邻的像素条的第一类型掺杂层等间隔且错位非正交排列，使得像素单元呈蜂窝阵列排列，即每个X射线像素单元的第一类型掺杂层中的各边分别和与其相邻的X射线像素的第一类型掺杂层的一个边相互平行，且等间隔排列，当然，对于边界处的像素单元，如第一行、最末行或每一像素条的两端的像素单元，仅X射线像素单元的第一类型掺杂层中的部分边分别和与其相邻的X射线像素的第一类型掺杂层的一个边相互平行，且等间隔排列。

由于采用了上述形状的第一类型掺杂层以及排列方式，使得像素单元间的间距变小，同等面积下，较传统的矩形像素具有更大的像素密度，此外，第一类型掺杂层与相邻的第一类型掺杂层的各边的间隔都基本相等，使得探测像素的性能更加均匀。

在本发明中，所述本征半导体层100可以为半导体衬底，该半导体衬底可以具有低掺杂，在本实施例中，所述本征半导体层100为高阻硅衬底。

第一类型掺杂层110和第二掺杂层120具有相反的掺杂类型，通常地，第一类型掺杂层110为P+掺杂，如B离子的掺杂，第二掺杂层120通常为N掺杂，如P离子掺杂。第一类型掺杂层110、本征半导体层100和第二类型掺杂层120形成了PIN型的器件，本实施例中，第一类型掺杂层110通过其周围的本征半导体层100上的介质层102实现与周围有源区的隔离，该介质层为进行离子注入形成第一类型掺杂层110时的掩膜层。

在第一类型掺杂层110上形成有电极层106，为了提高与第一类型掺杂层110的接触面积，所述电极层的外轮廓为正六边形，该正六边形与第一类型掺杂层110的外轮廓基本相似。

在电极层106上覆盖有钝化层108，钝化层起到保护器件的作用，在钝化层108中的电极层106之上形成有焊接柱130，优选的，该焊接柱130包括下部的打底层(UMB)和上层的铟柱组成，打底层通常具有较好的阻挡作用和粘结作用，与铟柱结合后，铟柱用于与读出芯片焊接在一起。

在本实施例中，如图1所示，像素条200为行或列排列，呈类似蜂窝状的蜂窝阵列排列，相间隔的像素条相齐平排列，也就是说相邻的像素条错落排列，相间隔的像素条整齐排列，这样在相同的面积下，可以获得更大的像素密度，提高集成度。另外，在蜂窝阵列的外围设置有保护环(图未示出)，以提高阵列抗干扰性能。

为了更好的理解本发明的技术方案和技术效果，以下将结合具体示意图对具体的实施例的制造方法进行详细的描述。

首先，提供本征半导体层100，如图2所示。

在本发明中，所述本征半导体层100可以为半导体衬底，例如可以为硅衬底，硅衬底中可以具有n型轻掺杂，本实施例中，所述本征半导体层100为具有n型掺杂的高阻硅衬底。

接着，在本征半导体层100的一个表面上淀积介质层102，如图3所示。该介质层同时为硬掩膜材料，作为离子注入时的掩膜，同时，为有源区之间的隔离，该介质层例如可以为氧化硅、氮化硅等或他们的叠层，在本实施例中。在本实施例中，所述介质层102为氧化硅，厚度可以为10-5000nm，典型地，该介质层的厚度可以为300～1000nm。

而后，刻蚀介质层102，在介质层中形成第一注入区103，第一注入区的外轮廓为正六边形，第一注入区103规则排列，且呈蜂窝阵列排列，相邻的第一注入区103等间隔且错位非正交排列，参考图4所示。

可以采用RIE(反应离子刻蚀)的方法进行介质层102的刻蚀，刻蚀去除的部分为正六边形，为第一注入区103，用于形成第一类型掺杂层，剩余的介质层102为掩膜层，为形成第一类型掺杂层时的掩蔽层，第一注入区的外轮廓为正六边形，第一注入区规则排列，即第一注入区的中心点在一条直线上，整齐排列为一条直线，可以呈行排列、列排列或斜线排列等，且相邻的第一注入区103等间隔且错位非正交排列，使得第一注入区呈蜂窝阵列排列，即每个第一注入区的各边分别和与其相邻的第一注入区的的一个边相互平行，且等间隔排列，当然，对于边界处的第一注入区，如第一行、最末行或端部的第一注入区，仅部分边分别和与其相邻的一个边相互平行且等间隔排列。第一注入区用于后续形成蜂窝阵列排列的第一类型掺杂层。

在本实施例中，进行介质层102的刻蚀时，停止在本征半导体层100上，为了保护第一注入区下的本征半导体层，接着，可以在第一注入区103的本真半导体层上形成盖层，如图5所示，可以通过氧化工艺，在暴露的第一注入区上形成氧化硅薄层的盖层104，厚度可以为5-500nm，典型的，盖层的厚度可以为30-200nm，该氧化硅薄层的厚度远小于介质层的厚度，起到保护本征半导体层表面的作用。

在其他实施例中，也可以在刻蚀介质层时，刻蚀去除大部分厚度介质材料，在第一注入区保留部分后的介质材料作为盖层，在后续掺杂及刻蚀工艺中起到保护本征半导体层的作用。

而后，进行掺杂，本实施例中，如图6所示，进行重掺杂，形成重掺杂的P+的第一类型掺杂层110，例如可以进行B离子的掺杂，掺杂的能量可以为2～200keV，剂量可以为1e12～5e15cm^-2，第一掺杂层110形成在第一注入区103之下的本征半导体层100中，该第一掺杂层110具有与第一注入区103基本相同的形状，基本为正六边形，从而，形成外轮廓基本为正六边形的第一掺杂层110，第一类型掺杂层规则排列，相邻的第一类型掺杂层等间隔且错位非正交排列，呈蜂窝阵列排列。

而后，可以在本征半导体层100的另一表面进行另一类型的掺杂，如图7所示，本实施例中，进行N型掺杂，例如可以进行P离子的掺杂，掺杂的能量可以为2～200keV，剂量可以为1e12～5e15cm^-2，从而形成第二类型掺杂层120。当然，根据需要，形成第二类型掺杂层的工艺也可以在其他步骤进行，本发明对形成第二类型掺杂层的步骤的顺序不做限定。

接着，在第一类型掺杂层上形成电极层106，参考图9所示。

为了增加电极与第一类型掺杂层的接触面积，所述电极层的外轮廓也可以设置为正六边形，且该正六边形与第一类型掺杂层的正六边形相似或相同且同心。本实施例中，首先，刻蚀盖层104，直至暴露出本征半导体层100，以形成开口，如图8所示，刻蚀掉的盖层的形状为与第一类型掺杂层同心的正六边形，而后，填充开口，可以沉积金属Al并进行光刻腐蚀来形成电极层106，如图9所示。

而后，进行钝化层108的淀积，钝化层108覆盖上述器件，并进行平坦化，如图10所示。

接着，形成焊接柱130，参考图12所示。

该焊接柱通常包括下层的打底层1301和上层的铟柱1302，打底层通常具有较好的阻挡作用和粘结作用，例如可以为TiNiAu或TiNiAg，与铟柱结合后，铟柱用于与读出芯片焊接在一起。具体的，刻蚀钝化层108直至暴露出淀积层106，从而形成接触孔，在该接触孔中形成铟柱打底层1301，而后，在打底层1301上形成铟柱1302，从而形成了封装电极。

至此，形成了本发明实施例的X射线传感器，具有大面积、高分辨率、高灵敏的特性，该X射线传感器通过铟柱与读出电路阵列点阵焊接封装在一起，电阻和寄生电容都较低，且分辨率和灵敏度高。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容， 依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。