显示装置的制作方法

本发明构思涉及一种显示装置及其制造方法。

背景技术：

显示装置通常包括：像素，包括开关元件；显示面板，设置有显示信号线；栅极驱动器，将栅极信号传输到显示信号线中的栅极线，以将像素中的开关元件导通或截止；数据驱动器，将数据电压施加到数据线；以及信号控制器，控制栅极驱动器和数据驱动器。

作为最通常使用的平板显示装置之一，液晶显示装置包括两个显示面板和设置在两个显示面板之间的液晶层，在两个显示面板中形成诸如像素电极和共电极等的场发生电极。液晶显示器通过向场发生电极施加电压在液晶层中产生电场，用电场确定液晶层的液晶分子的方向，并且控制入射光的偏振从而显示图像。当适当地控制液晶分子时，可以提高液晶显示器的透射率。

液晶显示器的每个像素中包括的至少一个像素电极与开关元件连接，开关元件与诸如栅极线和数据线等的显示信号线连接。开关元件是诸如薄膜晶体管等的三端元件，并将数据电压传输到像素电极。

在液晶显示器中，对液晶层产生电场的像素电极和共电极可以设置在其中形成开关元件的一个显示面板中。液晶显示器的像素电极和共电极中的至少一个可以包括多个分支电极。当液晶层中产生电场时，液晶分子在液晶层中的取向方向通过由分支电极产生的边缘场确定。

诸如栅极驱动器和数据驱动器的驱动电路可以作为集成电路芯片安装到显示装置，可以作为柔性印刷电路膜安装到显示装置并因此可以作为载带封装(TCP)附着到显示装置，或者可以安装在印刷电路板上。然而，最近已经将不需要薄膜晶体管沟道的高迁移率的栅极驱动器与显示信号线和开关元件通过同一工艺集成到显示面板，而不是将该栅极驱动器形成为额外的芯片。

这样的栅极驱动器包括由非独立连接的多个级(stage)形成的移位寄存器和将驱动信号传输到移位寄存器的多条信号线。多个级包括电容器和多个薄膜晶体管。每个级连接到对应的栅极线，并且多个级根据预定顺序向各条栅极线依次输出栅极信号。

可以通过光刻工艺形成显示装置的像素电极、共电极和薄膜晶体管的多个图案。在光刻工艺中，根据将在各个曝光工艺中被图案化的图案分别使用光掩模。

在本背景技术部分中公开的以上信息仅是为了增强对本发明构思的背景的理解，因此以上信息可能包含不形成已经在本国被本领域的普通技术人员所知的现有技术的信息。

技术实现要素：

本发明构思已经做出了减少显示装置的制造工艺中的曝光工艺的次数和光掩模的数量的努力，从而简化制造工艺并减少制造成本。

另外，根据本发明构思，可防止由不必要的半导体层导致的显示故障。

根据本发明构思的示例性实施例的显示装置包括：基底；第一栅极导体，设置在基底上；第一栅极绝缘体，设置在第一栅极导体上，其中，第一栅极导体的边缘从第一栅极绝缘体的边缘凹进，第一栅极绝缘体的边缘分别与第一栅极导体的边缘平行。

所述显示装置还可以包括设置在基底上并在平面图中与第一栅极导体分隔开的共电极层。

所述显示装置还可以包括：设置在共电极层上并在平面图中与第一栅极导体分隔开的第一绝缘层，其中，第一绝缘层的边缘从共电极层的边缘突出预定的距离。

第一栅极绝缘体可以覆盖设置在第一栅极导体的外围处的第一空间。

第一绝缘层可以覆盖设置在共电极层的边缘的外围处的第二空间。

第一空间和第二空间中的至少一个宽度可以大于或等于大约0.5μm。

所述显示装置还可以包括设置在第一栅极绝缘体上的第一半导体，其中，第一半导体的边缘与第一栅极绝缘体的边缘对齐。

所述显示装置还可以包括设置在第一半导体上的源电极和漏电极，其中，源电极和漏电极与第一栅极导体电断开，第一空间置于源电极与第一栅极导体之间和漏电极与第一栅极导体之间。

源电极和漏电极可以与共电极层电断开，第二空间置于源电极与共电极层之间和漏电极与共电极层之间。

所述显示装置还可以包括：第二绝缘层，设置在第一绝缘层上；以及像素电极，设置在第二绝缘层上，其中，像素电极可以通过形成在第二绝缘层中的接触孔与漏电极连接。

所述显示装置还可以包括设置在第一绝缘层上的第二绝缘层，其中，第二绝缘层、第一半导体和第一栅极绝缘体可以包括与第一栅极导体叠置的第一接触孔。

所述显示装置还可以包括：漏电极，设置在第一绝缘层上；以及连接构件，设置在第二绝缘层上，其中，第二绝缘层可以包括与漏电极叠置的第二接触孔，连接构件可以通过第一接触孔和第二接触孔电连接第一栅极导体与漏电极。

所述显示装置还可以包括设置在基底上并传输共电压的共电压线，其中，共电极层可以不与共电压线的一部分或共电压线的外围叠置。

所述显示装置还可以包括设置在第一绝缘层上的第二绝缘层，其中，第二绝缘层和第一绝缘层包括不与共电极层部分叠置并可以设置在共电极层的上表面上的边缘。

所述显示装置还可以包括：第二栅极导体，设置在基底上；以及第二栅极绝缘体，设置在第二栅极导体上，其中，共电极层和第一绝缘层可以覆盖第二栅极导体和第二栅极绝缘体。

第二栅极绝缘体可以覆盖设置在第二栅极导体的外围处的第一空间。

第二栅极导体可以与第一栅极导体连接。

共电极层可以包括接触基底的上表面的部分。

根据本发明构思的另一示例性实施例，提供了一种用于制造显示装置的方法。所述方法包括：在基底上顺序地形成栅极导电层、栅极绝缘层和半导体层；在半导体层上形成第一掩模图案，第一掩模图案包括第一部分、第二部分和第三部分，其中，第一掩模图案的第二部分的厚度比第一掩模图案在第一部分中的厚度薄，第一掩模图案的第三部分的厚度比第一掩模图案在第二部分中的厚度薄；通过利用第一掩模图案作为蚀刻掩模蚀刻半导体层和栅极绝缘层来形成多个半导体图案和多个栅极绝缘体；在蚀刻半导体层和栅极绝缘层之后，通过利用第一掩模图案作为蚀刻掩模蚀刻栅极导电层来形成多个栅极导体，其中，当形成多个栅极导体时，将栅极导体层底切成沿着多个栅极半导体图案和多个栅极绝缘体的边缘具有凹进部分。

所述方法还可以包括：在形成多个栅极导体之后，通过去除第一掩模图案的第二部分形成第二掩模图案，以暴露多个半导体，其中，第一掩模图案的第二部分与栅极线上的掩模图案对应；去除栅极线上的暴露的多个半导体。

所述方法还可以包括：在去除暴露的多个半导体之后，在基底的整个表面上顺序地形成共电极层和第一绝缘层；去除第二掩模图案以及设置在第二掩模图案上的共电极层和第一绝缘层。

所述方法还可以包括去除在第一绝缘层下面的共电极层，以使共电极层被底切成沿着第一绝缘层的边缘具有凹进部分。

所述方法还可以包括：在第一绝缘层上形成多个数据导体；在数据导体上形成第二绝缘层；通过蚀刻第二绝缘层或蚀刻第一绝缘层和第二绝缘层而形成暴露数据导体或栅极导体的多个接触孔。

当蚀刻第二绝缘层时，可以一起蚀刻半导体图案的一部分和栅极绝缘体的一部分。

所述方法还可以包括在第二绝缘层上形成像素电极层。

根据本发明构思的示例性实施例的显示装置包括：基底；栅极导体，设置在基底上；岛状栅极绝缘体，设置在栅极导体上；半导体层，形成在岛状栅极绝缘体上；源电极和漏电极，电连接到半导体层；以及像素电极，连接到漏电极。

在平面图中，栅极导体可以从岛状栅极绝缘体的边缘凹进。栅极导体的凹进部分可以沿着岛状栅极绝缘体的边缘形成空间。

空间可以形成其中没有形成绝缘层的气隙。

所述显示装置还可以包括形成在基底上并与栅极导体分隔开的共电极层。

所述显示装置还可以包括形成在共电极层上的第一绝缘层，其中，共电极层从第一绝缘层的边缘凹进。

共电极层的凹进部分可以沿着第一绝缘层的边缘形成空间。

空间可以形成其中没有形成绝缘层的气隙。

根据本发明构思的示例性实施例，可以减少显示装置的制造工艺中使用的曝光工艺的次数和光掩模的数量，从而简化制造工艺并减少制造成本。

此外，可以防止由不必要的半导体层导致的显示故障。

附图说明

图1是根据本发明构思的示例性实施例的显示装置的布局图。

图2是根据本发明构思的示例性实施例的显示装置的像素的布局图。

图3是根据本发明构思的示例性实施例的显示装置的驱动器中包括的晶体管的布局图。

图4是图2的显示装置的沿着线A-A截取的剖视图。

图5是图1的显示装置的沿着线B-B截取的剖视图。

图6是图3的显示装置的沿着线C-C截取的剖视图。

图7是图2的显示装置的沿着线D-D截取的剖视图。

图8是根据本发明构思的示例性实施例的显示装置的制造工艺的一个步骤中的中间产品的平面图。

图9、图10、图11和图12分别是示出根据本发明构思的示例性实施例的制造工艺的一个步骤中的中间产品沿着图1至图3的线A-A、B-B、C-C和D-D截取的剖视图。

图13、图14、图15和图16分别是示出根据本发明构思的示例性实施例的制造工艺的图9、图10、图11和图12的步骤之后的步骤中的中间产品沿着图1至图3的线A-A、B-B、C-C和D-D截取的剖视图。

图17、图18、图19和图20分别是示出根据本发明构思的示例性实施例的制造工艺的图13、图14、图15和图16的步骤之后的步骤中的中间产品沿着图1至图3的线A-A、B-B、C-C和D-D截取的剖视图。

图21、图22、图23和图24分别是示出根据本发明构思的示例性实施例的制造工艺的图17、图18、图19和图20的步骤之后的步骤中的中间产品沿着图1至图3的线A-A、B-B、C-C和D-D截取的剖视图。

图25、图26、图27和图28分别是示出根据本发明构思的示例性实施例的制造工艺的图21、图22、图23和图24的步骤之后的步骤中的中间产品沿着图1至图3的线A-A、B-B、C-C和D-D截取的剖视图。

图29是图25、图26、图27和图28的步骤之后的步骤中的中间产品的俯视平面图。

图30、图31和图32分别是示出根据本发明构思的示例性实施例的制造工艺的图25、图26、图27和图28的步骤之后的步骤中的中间产品沿着图1至图3的线A-A、B-B和C-C截取的剖视图。

图33、图34和图35分别是示出根据本发明构思的示例性实施例的制造工艺的图30、图31和图32的步骤之后的步骤中的中间产品沿着图1至图3的线A-A、B-B和C-C截取的剖视图。

图36、图37、图38和图39分别是示出根据本发明构思的示例性实施例的制造工艺的图33、图34和图35的步骤之后的步骤中的中间产品沿着图1至图3的线A-A、B-B、C-C和D-D截取的剖视图。

图40、图41和图42分别是示出根据本发明构思的示例性实施例的制造工艺的图36、图37、图38和图39的步骤之后的步骤中的中间产品沿着图1至图3的线A-A、B-B和C-C截取的剖视图。

图43是根据本发明构思的示例性实施例的显示装置的制造方法的示意性流程图。

具体实施方式

将在下文中参照附图更充分地描述本发明构思，在附图中示出发明构思的示例性实施例。如本领域的技术人员将了解的，在都不脱离本发明构思的精神或范围的情况下，可以以各种不同的方式修改所描述的实施例。

在附图中，为了清晰起见，夸大了层、膜、面板、区域等的厚度。在整个说明书中同样的附图标记表示同样的元件。将理解，当诸如层、膜、区域或基底的元件被称作“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者也可以存在中间元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。

附图和描述将被认为本质上是说明性的而不是限制性的。在整个说明书中同样的附图标记表示同样的元件。

在整个说明书和权利要求书中，当描述元件“结合”到另一元件时，该元件可以“直接结合”到所述另一元件，或者通过第三元件“电结合”到所述另一元件。另外，除非明确地做出相反描述，否则词语“包括”和诸如“包含”或“含有”的变型将被理解为暗指包括所述的元件，但不排除任何其他元件。

在下文中，将参照图1描述根据本发明构思的示例性实施例的显示装置。

参照图1，根据本发明构思的示例性实施例的显示装置包括显示面板300、栅极驱动器400、数据驱动器500和信号控制器600。

显示面板300可以是在诸如液晶显示器(LCD)、有机发光装置(OLED)、电润湿显示器(EWD)等的各种显示装置中包括的显示面板。

显示面板300包括显示图像的显示区域AA和设置在显示区域AA的外围区域中的外围区域PA。

多条栅极线G1至Gn、多条数据线D1至Dm以及与多条栅极线G1至Gn和多条数据线D1至Dm连接的多个像素PX设置在显示区域AA中。

栅极线G1至Gn传输栅极信号，并且可以基本上沿行方向延伸并可以基本上彼此平行。

数据线D1至Dm传输与图像信号对应的数据电压，并且可以基本上沿列方向延伸并可以基本上彼此平行。

多个像素PX可以布置成矩阵形式。

每个像素PX可以包括连接到栅极线Gi和数据线Dj的至少一个开关元件以及连接到至少一个开关元件的至少一个像素电极。开关元件可以是诸如薄膜晶体管等的三端元件，与显示面板300集成。开关元件根据栅极线Gi的栅极信号被导通/截止，并可以将数据信号从数据线Dj传输到像素电极。开关元件可以包括一个或更多个薄膜晶体管。像素PX可以根据施加到像素电极的数据电压显示对应图像。

外围区域PA是显示装置中不显示图像的非显示区域的一部分，并且可以被光阻挡构件覆盖。外围区域PA可以围绕显示区域AA，或者可以设置在显示面板300的边缘中。

栅极驱动器400和传输驱动信号到栅极驱动器400的多条信号布线(未示出)可以设置在外围区域PA中。显示区域AA的栅极线G1至Gn和数据线D1至Dm可以在外围区域PA中延伸。

信号控制器600控制诸如数据驱动器500和栅极驱动器400的驱动器。

信号控制器600接收输入图像信号和输入控制信号，输入控制信号控制来自外部图形控制器(未示出)的输入图像信号的显示。例如，输入控制信号包括垂直同步信号、水平同步信号、主时钟信号、数据使能信号等。信号控制器600基于输入图像信号和输入控制信号适当地处理输入图像信号，以将输入图像信号转换为数字图像信号DAT，并产生栅极控制信号CONT1和数据控制信号CONT2。栅极控制信号CONT1包括指示开始扫描的扫描起始信号、控制栅极导通电压Von的输出周期的至少一个时钟信号和至少一个低电压。数据控制信号CONT2包括水平同步起始信号、加载信号和数据时钟信号，其中，水平同步起始信号通知开始针对一行中的像素PX传输数字图像信号DAT。

信号控制器600可以将数据控制信号CONT2、栅极控制信号CONT1和数字图像信号DAT传输到栅极驱动器400和数据驱动器500。

数据驱动器500与显示面板300的数据线D1至Dm连接。数据驱动器500从信号控制器600接收数据控制信号CONT2和数字图像信号DAT，并通过选择与数字图像信号DAT对应的灰度电压将数字图像信号DAT转换成模拟数据信号，然后将该模拟数据信号施加到对应的数据线D1至Dm。

数据驱动器500可以作为多个集成电路芯片安装在显示面板300的外围区域PA上，可以安装在柔性印刷电路膜上并因此作为载带封装(TCP)附着到显示装置，或者可以安装在连接到显示装置的印刷电路板上。根据本发明构思的另一示例性实施例，数据驱动器可以与显示区域AA的诸如薄膜晶体管等的电元件一起以同一工艺集成在显示面板300的外围区域PA上。

栅极驱动器400与栅极线G1至Gn连接。栅极驱动器400根据来自信号控制器600的栅极控制信号CONT1来产生栅极导通电压Von和栅极截止电压Voff，并将栅极信号施加到栅极线G1至Gn。栅极导通电压Von是施加到显示区域AA的薄膜晶体管的栅极端以导通薄膜晶体管的电压，栅极截止电压Voff是施加到薄膜晶体管的栅极端以截止薄膜晶体管的电压。

参照图1，根据本发明构思的示例性实施例的栅极驱动器400被集成在显示面板300的外围区域PA上。栅极驱动器400可以包括彼此顺序连接的多个级ST1至STn。

多个级ST1至STn产生栅极信号并将该栅极信号顺序地传输到栅极线G1至Gn。级ST1至STn中的每个级包括连接到各自的栅极线G1至Gn的栅极驱动电路，每个级ST1至STn可以包括将栅极信号输出到栅极线G1至Gn的栅极输出端(未示出)。

栅极驱动器400的级ST1至STn可以设置在显示面板300的左侧或右侧的外围区域PA中，并沿着列方向布置。在图1中，多个级ST1至STn设置在显示面板300的左侧的外围区域PA中，但是这不是限制性的。多个级ST1至STn可以设置在相对于显示区域AA的顶部、底部、左侧和右侧的外围区域PA中的至少一者中。

根据本发明构思的示例性实施例，每个级ST1至STn可以与前一个级或下一个级的输出端连接。没有前一个级的第一级ST1接收通知一帧的开始的扫描起始信号。没有下一级的最末级STn接收另一信号而非连接到下一级的输出端。

每个级ST1至STn可以包括集成到显示面板300的外围区域PA的多个薄膜晶体管和至少一个电容器。栅极驱动器400中包括的薄膜晶体管和电容器可以与显示区域AA的像素PX中包括的薄膜晶体管通过同一工艺制造。

接下来，将与图1一起参照图2至图7描述显示面板300的详细结构。

显示面板300包括下面板100、上面板200和液晶层3。下面板100和上面板200彼此面对，而液晶层3设置在所述两个面板100与200之间。

首先，将描述下面板100。

包括多条栅极线121、共电压线126和栅电极124和124A的多个栅极导体设置在包括诸如玻璃、塑料等的绝缘材料的第一基底110上。

栅极线121传输栅极信号，并包括与栅极驱动电路连接的端部129。栅极线121可以基本沿水平方向延伸。栅极线121的端部129可以设置在外围区域PA处。

栅电极124设置在显示区域AA中并与栅极线121连接。

共电压线126传输共电压，并包括用于接收共电压的端部126p。参照图1，共电压线126可以设置在外围区域PA中，并可以基本沿竖直方向延伸。共电压线126可以沿着显示区域AA的边缘延伸。可选择地，共电压线126可以设置在显示区域AA中。

栅电极124A设置在外围区域PA中。

多个栅极绝缘体设置在栅极导体上。多个栅极绝缘体包括设置在栅极线121上的第一栅极绝缘体141、设置在栅电极124和124A上的第二栅极绝缘体144以及设置在栅极线121的端部129上的第三栅极绝缘体149。

栅极绝缘体141、144和149可以具有设置在诸如栅极线121、栅电极124和124A以及栅极线121的端部129的栅极导体上的岛状，或者可以沿着栅极导体延伸。

栅极绝缘体141、144和149可以沿着分别设置在其下方的栅极导体形成或延伸，并完全覆盖栅极导体的边缘。栅极导体的边缘被设置在其上方的栅极绝缘体141、144和149的边缘完全地覆盖。栅极导体的边缘与栅极绝缘体141、144和149的边缘之间的距离可以是一致的。在下文中，当一个组成元件设置在另一组成元件的边缘的内侧或外侧处时，该描述暗指该组成元件的边缘相对于另一组成元件的边缘设置在内侧或外侧处。当该组成元件相对于另一组成元件的边缘设置在内侧处时，该组成元件设置在另一组成元件的上方而不与另一组成元件的边缘叠置。即，栅极绝缘体141、144和149的边缘与被栅极绝缘体141、144和149覆盖的栅极导体的边缘基本平行。此外，栅极绝缘体141、144和149可以覆盖设置在其下方的栅极导体121、124、124A和129以及围绕栅极导体121、124、124A和129的外围区域的空间SA。各个空间SA可以沿着相邻的栅极导体121、124、124A和129的边缘连续地形成。各个空间SA可以形成其中没有形成绝缘层的气隙。

设置在栅极导体121、124、124A和129的一个边缘的外围处的空间SA的宽度可以大于或等于大约0.5μm。空间SA的宽度可以根据栅极导体121、124、124A和129的宽度改变，但是可小于或等于大约1.0μm。

栅极绝缘体可以不设置在共电压线126的一部分上或者共电压线126的端部126p上。然而，栅极绝缘体可以存在或不存在于共电压线126的其他部分上。当栅极绝缘体存在于共电压线126的一部分上时，被栅极绝缘体覆盖的空的空间可以设置在共电压线126的该部分的外围处。

包括第一半导体154和第二半导体159的半导体图案设置在栅极绝缘体141、144和149的一部分上。

第一半导体154设置在第二栅极绝缘体144上。第一半导体154可以具有与第二栅极绝缘体144基本相同的平面形状，并可以具有岛状。第一半导体154的边缘可以与第二栅极绝缘体144的边缘基本对齐。因此，第一半导体154可以完全地覆盖设置在其下方的栅电极124的边缘，栅电极124的边缘从第一半导体154的边缘凹进预定的距离。因此，第一半导体154可以覆盖栅电极124和围绕栅电极124的外围的空间SA。预定的距离作为空间SA的宽度可以等于或大于大约0.5μm且等于或小于大约1.0μm。

根据本发明构思的示例性实施例，第一半导体154可以仅形成在与栅电极124形成处对应的区域中。

与第二栅极绝缘体144和第一半导体154相似的结构可以设置在置于外围区域PA中的栅电极124A上。

第二半导体159设置在第三栅极绝缘体149上。第二半导体159可以具有仅设置在栅极线121的端部129上的类似岛的形状。第二半导体159的外边缘可以与第三栅极绝缘体149的边缘基本对齐。因此，栅极线121的端部129的边缘可以设置在第二半导体159的外边缘的内侧处。栅极线121的端部129的边缘可以从第二半导体159的外边缘凹进预定的距离。因此，第二半导体159可以覆盖栅极线121的端部129和围绕端部129的外围的空间SA。预定的距离可以等于或大于大约0.5μm且等于或小于大约1.0μm。

可以在需要时省略设置在栅极线121的端部129上的第三栅极绝缘体149和第二半导体159。

半导体图案可以不设置在共电压线126的至少一部分和栅极线121上。

虽然未示出，但是当共电压线126的一部分上存在栅极绝缘体时，像栅极线121上那样，半导体图案可以不设置在栅极绝缘体上。

包括第一半导体154和第二半导体159的半导体图案可以是非晶硅、多晶硅或氧化物半导体。

共电极层130可以基本设置在第一基底110的整个表面上。共电极层130可以由诸如ITO、IZO等的透明导电材料制成。

共电极层130不与栅极导体的一部分叠置，但是可以与栅极导体的另一部分叠置。在共电极层130不与栅极导体叠置的位置处的栅极导体的边缘与共电极层130的边缘分开固定的距离。此外，在栅极导体上设置有半导体图案的位置处，共电极层130可以与栅极导体和设置在该栅极导体上的半导体图案的边缘侧分开预定的距离。

具体地，参照图4，栅电极124的边缘、在栅电极124上的第二栅极绝缘体144的边缘和第一半导体154的边缘与设置在它们的外围处的共电极层130的边缘侧分开预定的距离。设置在外围区域PA中的栅电极124A的外围的结构可以与栅电极124的外围的结构相同。

参照图5，共电压线126的一部分和/或共电压线126的端部126p(在图1中示出)与位于其外围处的共电极层130的边缘分开预定的距离。

参照图6，栅极线121的端部129的边缘和/或设置在栅极线121的端部129上方的第三栅极绝缘体149和第二半导体159的边缘与设置在它们的外围处的共电极层130的边缘分开预定的距离。

参照图7，共电极层130可以设置在除栅电极124和124A之外的栅极线121上。即，共电极层130可以部分地覆盖包括栅极线121的栅极导体。在这种情况下，由于设置在第一栅极绝缘体141下方的栅极线121的外围处的空间SA，共电极层130可以不接触栅极线121。

虽然未示出，但共电压线126的另一部分可以像图5中示出的部分那样与共电极层130的边缘分开预定的距离，或者可以被共电极层130覆盖。当共电压线126被共电极层130部分覆盖时，共电极层130可以通过设置在共电压线126的外围处的空的空间与共电压线126分开，因此可以像栅极线121的外围的结构那样不接触共电压线126。在这种情况下，栅极绝缘体可以存在于共电压线126上。即，共电压线126的一部分的外围的结构可以与栅极线121的外围的结构相同。

共电极层130可以包括与第一基底110的上表面接触的部分。

第一绝缘层160设置在共电极层130上。第一绝缘层160可以包括诸如SiN_x、SiO_x等的无机绝缘材料。第一绝缘层160直接设置在共电极层130上，因此接触共电极层130。第一绝缘层160可以在大部分区域中与共电极层130叠置。

在位于第一绝缘层160下方的共电极层130与栅极导体分开而非与栅极导体叠置的区域中，第一绝缘层160可以与栅极导体、位于栅极导体上方的栅极绝缘体和半导体图案分开。具体地，第一绝缘层160不与半导体图案叠置，第一绝缘层160的边缘与半导体图案的边缘分开预定的距离。

具体地，参照图4，第一绝缘层160与栅电极124以及设置在栅电极124上方的第二栅极绝缘体144和第一半导体154分开，而非覆盖它们。具体来说，第一绝缘层160的边缘160B从第一绝缘层160下方的共电极层130的边缘130B突出，而非与共电极层130的边缘130B对齐。因此，设置在栅电极124和124A的外围处的第一绝缘层160覆盖设置在其下方的共电极层130的边缘130B以及在共电极层130的边缘130B处连续地形成的空间SA1。空间SA1沿着栅电极124和124A以及在栅电极124和124A上方的第一半导体154的边缘连续地形成。此外，空间SA1可以与共电极层130的边缘130B相邻地连续地形成。空间SA1可以形成其中没有形成绝缘层的气隙。

位于共电极层130的边缘130B的外围处的空间SA1的宽度可以大于或等于大约0.5μm。空间SA1的宽度可以根据共电极层130的宽度进行改变，但是它可小于或等于大约1.0μm。

参照图5，第一绝缘层160与共电压线126的一部分和/或共电压线126的端部126p分开，而非将其覆盖。具体来说，第一绝缘层160的边缘可以在共电压线126的局部外围处设置在共电极层130的上表面上方。因此，共电极层130的设置在共电压线126的所述局部外围处的边缘区域不与第一绝缘层160叠置。

虽然未示出，但是共电压线126的另一部分可以与第一绝缘层160的边缘分开预定的距离(如图5中所示)，或者可以被第一绝缘层160覆盖。具体来说，当共电压线126的一部分像在栅极线121的外围结构中那样被共电极层130覆盖时，第一绝缘层160可以直接设置在共电极层130上方。

参照图6，第一绝缘层160与栅极线121的端部129以及设置在栅极线121的端部129上方的第三栅极绝缘体149和第二半导体159分开，而非将其覆盖。具体来说，第一绝缘层160的边缘160B从设置在第一绝缘层160下方的共电极层130的边缘130B突出，而非与共电极层130的边缘130B对齐。因此，设置在栅极线121的端部129的外围处的第一绝缘层160覆盖设置在其下方的共电极层130的边缘130B以及在边缘130B的外围处连续地形成的空间SA2。

空间SA2的宽度可以大于或等于大约0.5μm。空间SA2的宽度可以根据共电极层130的宽度进行改变，但是可小于或等于1.0μm。

共电极层130和第一绝缘层160包括与栅电极124和124A、第一半导体154及其外围区域叠置的岛状孔，与栅极线121的端部、第二半导体159及其外围区域叠置的岛状孔，以及与共电压线126的一部分及其外围区域叠置的岛状孔。第一绝缘层160中包括的岛状孔包括边缘160B。共电极层130的孔分别与第一绝缘层160中形成的孔对应。共电极层130的孔的边缘可以在围绕边缘160B的同时设置在第一绝缘层160的边缘160B的外侧。可选择地，在共电压线126的局部外围中，共电极层130的孔的边缘可以设置在第一绝缘层160的边缘的内侧处，如图5所示。

参照图7，第一绝缘层160可以设置在除栅电极124之外的栅极线121上。即，第一绝缘层160可以覆盖栅极导体的包括栅极线121的部分，并可以直接位于共电极层130上方。

共电压线126的其他部分的外围的结构(未在图5中示出)可以与栅极线121的外围的结构相同。即，第一绝缘层160可以设置在共电压线126的另一部分上。

参照图4和图6，顺序地层叠的栅极导体124和129、栅极绝缘体144和149以及半导体154和159的厚度D1可以大于在栅极导体124和129、栅极绝缘体144和149以及半导体154和159的外围处顺序地层叠的共电极层130和第一绝缘层160的厚度D2。

包括数据线171、源电极173和173A、漏电极175和175A的数据导体设置在第一绝缘层160上。

参照图2，数据线171基本沿竖直方向延伸，并可以周期性地弯曲。源电极173直接连接到数据线171。

漏电极175以栅电极124和第一半导体154设置在它们之间的方式面对源电极173。源电极173和漏电极175可以接触第一半导体154的上表面。

参照图4，因为空间SA设置在栅电极124的外围处，所以源电极173和漏电极175与栅电极124分开。

栅电极124、源电极173和漏电极175连同与栅电极124叠置的第一半导体154一起形成晶体管Q。

参照图3和图6，源电极173A和漏电极175A设置在位于外围区域PA处的栅电极124A和半导体图案上，并且源电极173A和漏电极175A彼此面对。虽然未示出，但是因为空间SA设置在栅电极124A的外围处，所以源电极173A和漏电极175A与栅电极124A分开。

栅电极124A、源电极173A和漏电极175A连同与栅电极124A叠置的半导体图案一起形成第一晶体管Tr1。

第二绝缘层180全部设置在数据导体上。第二绝缘层180可以包括无机绝缘材料或有机绝缘材料。

参照图2和图4，第二绝缘层180包括与设置在显示区域AA中的漏电极175叠置的接触孔185。参照图1和图5，第一绝缘层160和第二绝缘层180在第一绝缘层160、第二绝缘层180和共电极层130的外周处包括与第一基底110和共电压线126的一部分叠置的接触孔186。参照图3和图6，第二绝缘层180包括设置在栅极线121的端部129上的接触孔189b和与漏电极175A叠置的接触孔189a。具体来说，接触孔189b延伸到第二半导体159和第三栅极绝缘体149，使得栅极线121的端部129与接触孔189b叠置。即，接触孔189b形成在置于栅极线121的端部129上的第二绝缘层180、第二半导体159和第三栅极绝缘体149中。

包括多个像素电极191以及多个连接构件196和199的像素电极层设置在第二绝缘层180上。

像素电极191通过接触孔185与漏电极175电连接并因此接收数据电压。像素电极191可以包括在彼此分开的同时彼此基本平行地延伸的多个分支电极193和连接各个分支电极193的上端部或下端部的上下水平部分192。像素电极191的分支电极193可以沿着数据线171弯曲。

连接构件196通过接触孔186将共电压线126与共电极层130电连接。因此，共电极层130可以从共电压线126接收共电压。

连接构件199通过两个接触孔189a和189b将栅极线121的端部129与第一晶体管Tr1的漏电极175A电连接。

在上面板200中，光阻挡构件220和多个滤色器230可以设置在包括诸如玻璃、塑料等的绝缘材料的第二基底210上。光阻挡构件220可以限定像素PX的透射区域，每个滤色器230可主要存在于像素PX的透射区域中。滤色器230可以显示诸如红、绿和蓝三原色的原色中的一种原色。

与本示例性实施例不同，光阻挡构件220和滤色器230中的至少一者可以设置在下面板100中。

还可以在光阻挡构件220和滤色器230上设置覆盖件250。

液晶层3包括多个液晶分子31，液晶分子31可以被取向为使得在未施加电场时其长轴与两个面板100和200的表面基本平行或垂直。

通过晶体管Q接收数据电压的像素电极191可以与已经接收共电压的共电极层130一起在液晶层3中产生电场。

现在将参照图8至图42与上面描述的附图一起来描述根据本发明构思的示例性实施例的显示装置的制造方法。

首先，参照图8至图12，在包括绝缘材料的第一基底110上形成诸如金属的导电材料，以形成栅极导电层120。接下来，通过在栅极导电层120上层叠诸如SiN_x、SiO_x等的绝缘材料形成栅极绝缘层140。接下来，通过在栅极绝缘层140上层叠诸如非晶硅、多晶硅或氧化物半导体的半导体材料形成半导体层150。

接下来，在半导体层150上形成诸如负性光致抗蚀剂的感光材料，然后使用单个的第一光掩模90通过曝光与显影工艺形成掩模图案50F和50H。第二掩模图案50H的厚度比第一掩模图案50F的厚度薄。

在感光材料的曝光工艺中使用的第一光掩模90可以包括透射光的透射区域T、部分透射光的半透反射区域(半色调区域)H和阻挡光的光阻挡区域O。在掩模图案中，具有更大厚度的第一掩模图案50F可以是与第一光掩模90的透射区域T对应的曝光部分，具有更小厚度的第二掩模图案50H可以是与第一光掩模90的半透反射区域H对应的曝光部分。当感光材料具有正感光性时，第一光掩模90的与掩模图案50F和50H对应的透明度可以相反地改变。即，与第一光掩模90的透射区域T对应的正性光致抗蚀剂可以具有更小的厚度，与第一光掩模90的半透反射区域(半色调区域)H对应的正性光致抗蚀剂可以具有中等厚度，与第一光掩模90的光阻挡区域O对应的正性光致抗蚀剂可以具有更大的厚度。接下来，参照图13至图16，利用掩模图案50F和50H作为蚀刻掩模来蚀刻半导体层150和栅极绝缘层140。在这种情况下，可使用各向异性蚀刻，例如诸如反应离子蚀刻的干法蚀刻。因此，半导体层150和栅极绝缘层140的被掩模图案50F和50H覆盖的部分被保留下来，而其他部分被去除，使得形成包括第一半导体154、第二半导体159、第三半导体156和第四半导体151的多个半导体图案以及设置在其下方的多个栅极绝缘体141、144、146和149。第一栅极绝缘体141设置在第四半导体151下方，第二栅极绝缘体144设置在第一半导体154下方，第三栅极绝缘体149设置在第二半导体159下方，第四栅极绝缘体146设置在第三半导体156下方。第一栅极绝缘体141不会与第三栅极绝缘体149连接。

接下来，参照图17至图20，通过利用掩模图案50F和50H作为蚀刻掩模蚀刻栅极导电层120来形成多个栅极导体。在这种情况下，可以使用各向同性蚀刻，例如湿法蚀刻或等离子体蚀刻。在刻蚀工艺中，将栅极导电层120底切(undercut)。即，将掩模图案50F和50H下面的栅极导电层120部分地蚀刻至栅极绝缘体141、144、146和149的边缘的内侧。因此，栅极导体的外边缘凹进栅极绝缘体141、144、146和149的边缘的内侧，而非与栅极绝缘体141、144、146和149的边缘对齐。即，栅极导体的外边缘从栅极绝缘体141、144、146和149的边缘侧凹进预定的距离。栅极导体可以包括设置在第一栅极绝缘体141下方的栅极线121、设置在第二栅极绝缘体144下方的栅电极124和124A、设置在第四栅极绝缘体146下方的共电压线126以及设置在第三栅极绝缘体149下方的栅极线121的端部129。

接下来，参照图21至图24，通过部分蚀刻掩模图案50F和50H去除第二掩模图案50H。在这种情况下，也部分蚀刻第一掩模图案50F，使得形成第三掩模图案50f。第三掩模图案50f的高度和宽度可以比第一掩模图案50F的高度和宽度小。因此，暴露多个半导体图案中的第四半导体151。

接下来，通过利用第三掩模图案50f作为蚀刻掩模来蚀刻去除作为暴露的半导体图案的第四半导体151。在这种情况下，可以部分蚀刻第一栅极绝缘体141。

接下来，参照图25至图28，通过在第一基底110的整个表面上层叠诸如ITO、IZO等的透明导电材料形成共电极层130。接下来，通过在共电极层130上层叠诸如SiN_x、SiO_x等的无机绝缘材料来形成第一绝缘层160。

顺序地层叠的共电极层130和第一绝缘层160包括设置在第三掩模图案50f的上表面和/或侧表面上的第一部分以及与第一部分分开的第二部分。即，共电极层130和第一绝缘层160因第三掩模图案50f的高度而在第三掩模图案50f的边缘部分处断开，使得形成间隙OP。

共电极层130和第一绝缘层160的第二部分包括如图25至图27所示的直接形成在第一基底110上的部分和如图28所示的直接形成在第一栅极绝缘体141上的部分。参照图28，栅极线121的边缘侧位于第一栅极绝缘体141的边缘侧的内侧处，因此通过栅极线121上层叠的共电极层130和第一绝缘层160在栅极线121的外围处形成空间SA。空间SA被第一栅极绝缘体141覆盖。

参照图25至图27，第三掩模图案50f被间隙OP分开，使共电极层130的边缘和第一绝缘层160的边缘与第三掩模图案50f下方的半导体154、156和159以及栅极导体分开。

顺序地层叠的栅极导体124和129、栅极绝缘体144和149以及半导体154和159的厚度D1可以大于顺序地层叠的共电极层130和第一绝缘层160的厚度D2。因此，可以容易地形成共电极层130和第一绝缘层160的间隙OP。

接下来，参照图29至图32，例如使用利用诸如显影工艺的湿工艺的剥离工艺去除第三掩模图案50f以及形成在第三掩模图案50f上的共电极层130和第一绝缘层160。在共电极层130和第一绝缘层160中，形成暴露栅电极124和124A、半导体154及其外围区域的岛状孔，暴露栅极线121的端部129、半导体159及其外围区域的岛状孔，以及暴露共电压线126的一部分、半导体156及其外围区域的岛状孔。形成在第一绝缘层160中的岛状孔包括面对半导体154、156和159的边缘160B。

接下来，刻蚀共电极层130的设置在第一绝缘层160的边缘160B的外围处的部分，使得共电极层130的边缘130B从第一绝缘层160的边缘160B凹进至边缘160B的内侧。在这种情况下，可以使用诸如湿法蚀刻技术的各向同性蚀刻技术。可以适当地调整共电极层130的边缘130B与第一绝缘层160的边缘160B之间的距离。

共电极层130中的孔分别对应于在第一绝缘层160中形成的孔。共电极层130的孔包括设置在第一绝缘层160的边缘160B的外侧处并围绕边缘160B的边缘130B。

接下来，参照图33至图35，在第一绝缘层160上层叠诸如金属的导电材料然后对其图案化，使得形成包括数据线171、源电极173和173A以及漏电极175和175A的数据导体。在这种情况下，在第一绝缘层160上形成诸如光致抗蚀剂等的感光材料并利用单个的第二光掩模使其曝光，以形成掩模图案。

接下来，参照图36至图39，在数据导体上层叠无机绝缘材料或有机绝缘材料，以形成第二绝缘层180。随后，通过使第二绝缘层180和第一绝缘层160图案化形成接触孔185、186、189a和189b。在这种情况下，可以利用单个的第三光掩模通过曝光工艺形成掩模图案。也可以去除被掩模图案暴露而非覆盖的设置在第二绝缘层180下方的半导体图案和栅极绝缘体。例如，接触孔189b延伸至第二半导体159和第三栅极绝缘体149，使得可以暴露栅极线121的端部129。

接下来，参照图40至图42，在第二绝缘层180上层叠诸如ITO、IZO等的透明导电材料然后对其图案化，使得形成包括多个像素电极191和多个连接构件196和199的像素电极层。在这种情况下，可以使用利用单个的第四光掩模的曝光工艺。

参照图43，可以将在根据本发明构思的示例性实施例的下面板100的制造工艺中使用的曝光工艺的次数减少至四次。即，在使栅极导电层120、栅极绝缘层140、半导体层150、共电极层130和第一绝缘层160图案化的步骤S1中使用单个的第一光掩模90，在使数据导体图案化的步骤S2中使用单个的第二光掩模，在使第二绝缘层180图案化的步骤S3中使用单个的第三光掩模并且在使像素电极层图案化的步骤S4中使用单个的第四光掩模。

因此，可以减少在显示装置的制造工艺中使用的曝光工艺的次数和光掩模的数量，从而简化制造工艺并减少制造成本。

此外，因为仅在形成栅极导体等的区域中形成诸如第一半导体154等的半导体图案，所以半导体图案没有被形成在不期望的区域中。因此，可以防止诸如当半导体被暴露于光时显示的水波纹(waterfall)的显示故障，并且可以防止由于光泄漏电流导致的余像。

虽然已经结合目前被视为实用的示例性实施例描述了发明构思，但是要理解的是，发明构思不限于所公开的实施例，而是相反，其意图覆盖包括在所附权利要求的精神和范围内的各种修改和等同布置。