存储器元件及其制造方法与流程

本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种存储器元件及其制造方法。

背景技术：

数字相机、手机相机与MP3等电子产品在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于闪存(Flash Memory)具有数据非易失性、省电、体积小与无机械结构等的特性，因此最适合做为这类可携式且由电池供电的电子产品的储存媒体。

然而在集成电路持续追求高积集度以及尺寸缩小化的趋势下，闪存的每一个存储单元所占的面积却因而必须缩减，元件的线宽同样随之缩小。如此一来，浮置栅极与控制栅极之间的栅极耦合率(gate coupling ratio)也会跟着下降。栅极耦合率的降低不但会让编程的阈值电压(threshold voltage；Vt)的分布变广，并且会降低记忆窗口(memory window)，存储器元件的可靠度(诸如数据保存及耐久性)也会随之降低。

技术实现要素：

本发明提供一种存储器元件及其制造方法，其中存储器元件可形成为具有改良的数据保存及耐久性的可靠度。

本发明提供一种存储元件，包括基底、控制栅级、浮置栅极、隧穿介电层、栅间介电层以及源极区与漏极区。隧穿介电层位于基底上。浮置栅极包括位于隧穿介电层上的第一部分及其上的第二部分，其中第一部分含有第一掺质与第二掺质；第二部分含有第一掺质。第一部分的粒径小于第二部分的粒径，且第一部分的平均粒径介于至栅间介电层位于浮置栅极上。控制栅极位于栅间介电层上。源极区与漏极区位于浮置栅极的两侧的基底中。

依照本发明实施例所述的存储器元件，其中所述第一部分与所述第二部分的材料包括掺杂多晶硅，所述第一部分内第一掺质的浓度低于所述第二部分内第一掺质的浓度。

依照本发明实施例所述的存储器元件，其中所述第一掺质包括砷、磷或硼；所述第二掺质包括碳、氮、氧或其组合。

本发明提供一种存储元件，包括基底、控制栅级、浮置栅极、隧穿介电层、栅间介电层以及源极区与漏极区。隧穿介电层位于基底上。浮置栅极包括位于隧穿介电层上第一部分及其上的第二部分，其中第一部分含有第一掺质与第二掺质；第二部分含有第一掺质。第一部分的导电度小于第二部分的导电度。栅间介电层位于浮置栅极上。控制栅极位于栅间介电层上。源极区与漏极区位于浮置栅极的两侧的基底中。

依照本发明实施例所述的存储器元件，其中所述第一部分与所述第二部分的材料包括掺杂多晶硅，所述第一部分内第一掺质的浓度低于所述第二部分内第一掺质的浓度。

依照本发明实施例所述的存储器元件，其中所述第一掺质包括砷、磷或硼；所述第二掺质包括碳、氮、氧或其组合。

依照本发明实施例所述的存储器元件，其中所述第一部分的平均粒径介于至

本发明提供一种存储元件的制造方法，包括于基底上形成隧穿介电层。接着，进行第一沉积工艺，且在所述第一沉积工艺期间通入第一混合气体，以于所述隧穿介电材料层上形成第一部分，其中所述第一混合气体包括硅源、第一掺杂气体以及第二掺杂气体。然后，进行第二沉积工艺，且在所述第二沉积工艺期间通入第二混合气体，以于所述第一部分上形成第二部分，其中所述第二混合气体包括所述气体以及所述第一掺杂气体。之后，于所述第二部分上形成栅间介电层。再者，于所述栅间介电层上形成控制栅极。其后，于所述浮置栅极的侧壁的所述基底中形成源极区与漏极区，其中通过所述第一掺杂气体来决定所述第一部分以及第二部分的导电型，以及通过所述第二掺杂气体来控制所述第一部分的粒径大小。

依照本发明实施例所述的存储器元件的制造方法，所述第一掺杂气体包括砷化氢、磷化氢或二硼烷；所述第二掺杂气体包括乙烯、氨气、臭氧 或其组合。

依照本发明实施例所述的存储器元件的制造方法，其中所述第一部分经由所述第一掺杂气体掺杂的第一掺质的浓度低于所述第二部分经由所述第一掺杂气体掺杂的所述第一掺质的浓度。

基于上述，本发明在形成浮置栅极的过程中，由于先通入含有可阻止硅原子扩散的掺质的掺杂气体，因此可在隧穿介电层上先沉积出一层粒径较小且导电度较低的掺杂层，此有助于存储器元件达成较窄的阈值电压分布曲线，进而改良存储器元件的可靠度。因此，本发明的存储器元件对于数据储存与耐久度具有较高的可靠度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A至图1C为依照本发明的实施例所绘示的存储器元件制作流程剖面图。

图2为存储器元件的编程的阈值电压分布图。

【符号说明】

100：基底

102、102a：隧穿介电材料层

102b：隧穿介电层

103：条状叠层结构

104、104a：第一掺杂层

104b：第一部分

105：浮置栅极

106、106a：第二掺杂层

106b：第二部分

108：栅间介电材料层

108a：栅间介电层

110：导体材料层

110a：控制栅极

112：栅极结构

114：源极区与漏极区

具体实施方式

图1A至图1C为依照本发明的实施例所绘示的存储器元件制作流程剖面图。

首先，请参照图1A，提供基底100，基底100例如为半导体基底、半导体化合物基底或是绝缘层上有半导体基底(Semiconductor Over Insulator，SO1)。半导体例如是IVA族的原子，例如硅或锗。半导体化合物例如是IVA族的原子所形成的半导体化合物，例如是碳化硅或是硅化锗，或是IIIA族原子与VA族原子所形成的半导体化合物，例如是砷化镓。

接着，于基底100上形成隧穿介电材料层102。隧穿介电材料层102的材料例如是氧化硅、氮氧化硅或介电常数高于4的介电材料。隧穿介电材料层102的形成方法包括进行化学气相沉积法、原位蒸汽生成法(in-situ steam generation，ISSG)、低压自由基氧化法或炉管氧化法等。

然后，进行第一沉积工艺，以于隧穿介电材料层102上形成第一掺杂层104。第一掺杂层104的材料例如是掺杂多晶硅。第一沉积工艺例如是以低压化学气相沉积法来进行，其操作压力例如是介于50Torr至200Torr之间，且工艺温度例如是介于摄氏450度至650度之间。第一掺杂层104的厚度例如是至

在本实施例中，在第一沉积工艺期间通入第一混合气体。第一混合气体包括硅源、第一掺杂气体以及第二掺杂气体，且所形成的第一掺杂层104含有第一掺杂气体所提供的第一掺质与第二掺杂气体所提供的第二掺质。硅源例如是硅甲烷(SiH₄)、硅乙烷(Si₂H₆)或其组合。第一掺杂气体例如是磷化氢(PH₃)、砷化氢(AsH₃)或二硼烷(B₂H₆)。在本实施例中，可通过第一掺杂气体来决定第一掺杂层104的导电型，举例来说，当欲形成N型的第一掺杂层104时，所通入的第一掺杂气体为PH₃或AsH₃；当欲形成P型的第一掺杂层104时，所通入的第一掺杂气体则为B₂H₆。第二掺杂气体例如是乙烯(C₂H₄)、氨气(NH₃)、臭氧(O₃)或其组合。第一掺质例如是磷、砷或硼。第二掺质例如是碳、氮、氧或其组合。第二掺杂 气体所提供的第二掺质(例如碳、氮、氧或其组合)会在第一沉积工艺期间阻止硅原子的扩散，进而减少晶界(grain boundary)的扩张，因此所形成第一掺杂层104的粒径会较小。也就是说，可通过调整通入第二掺杂气体的流量来控制第一掺杂层104的粒径大小。第一掺杂层104的平均粒径例如是介于至在一示范实施例中，第一混合气体为SiH4、PH₃与C₂H₄的混合气体，其中SiH₄流量范围为100sccm至250sccm；PH₃流量范围为10sccm至200sccm；C₂H₄流量范围为1sccm至10sccm。

之后，请继续参照图1A，进行第二沉积工艺，以于第一掺杂层104上形成第二掺杂层106。在一实施例中，第二掺杂层106的材料可以与第一掺杂层104的材料相同，例如是掺杂多晶硅。第二掺杂层106中也可以同样具有第一掺质。但是第二掺杂层106中第一掺质的浓度大于第一掺杂层104中第一掺质的浓度。第一掺杂层104中第一掺质的浓度与第二掺杂层106中第一掺质的浓度的比例介于1∶6至1∶2。在一示范实施例中，第一掺杂层104中第一掺质的浓度与第二掺杂层106中第一掺质的浓度的比例约为1∶3。在一实施例中，第二掺杂层106中不具有第二掺质。在另一实施例中，第二掺杂层106中也可以具有第二掺质，但是第二掺杂层106中第二掺质的浓度小于第一掺杂层104中第二掺质的浓度。在其他实施例中，亦可以在隧穿介电材料层102上形成渐进型掺杂层(未绘示)以取代第一掺杂层104与第二掺杂层106。渐进型掺杂层的第一掺质的浓度由渐进型掺杂层的顶部往基底100方向减少，而渐进型掺杂层的第二掺质的浓度由渐进型掺杂层的顶部往基底100方向增加。

第二沉积工艺例如是以低压化学气相沉积法来进行。在第二沉积工艺期间通入第二混合气体。第二混合气体包括硅源以及上述第一掺杂气体。第二沉积工艺的操作压力例如是介于50Torr至200Torr之间，且工艺温度例如是介于摄氏450度至650度之间。第二掺杂层106的厚度例如是介于至

由于在形成第二掺杂层106期间不含有或仅含有极少可以阻止硅扩散的第二掺质，且第二掺杂层106中第一掺质的浓度高于第一掺杂层104中第一掺质的浓度，因此所形成的第二掺杂层106的粒径会大于第一掺杂层104的粒径。在一实施例中，第一掺杂层104的平均粒径介于至 第二掺杂层106的平均粒径例如是介于至此外，由于第一掺杂层104的粒径小于第二掺杂层106的粒径，第一掺杂层104中第一掺质的浓度低于第二掺杂层106中第一掺质的浓度，因此第一掺杂层104的导电度小于第二掺杂层106的导电度。

接着，请参照图1A与图1B，利用光刻与刻蚀工艺将隧穿介电材料层102、第一掺杂层104与第二掺杂层106图案化，以于基底100上形成多个条状叠层结构103。各条状叠层结构103由下往上包括隧穿介电材料层102a、第一掺杂层104a与第二掺杂层106a。条状叠层结构103例如是沿着第一方向D1延伸。

然后，于基底100上依序形成栅间介电材料层108及导体材料层110。在本实施例中，栅间介电材料层108例如是由氧化层/氮化层/氧化层(Oxide/Nitride/Oxide；ONO)所构成的复合层，但本发明不限于此。复合层可为三层或更多层。形成栅间介电材料层108的方法包括进行化学气相沉积法或热氧化法等。导体材料层110的材料例如是掺杂多晶硅。形成导体材料层110的方法包括进行化学气相沉积法。

再者，请参照图1C，利用光刻与刻蚀工艺将导体材料层110、栅间介电材料层108与条状叠层结构103图案化，以于基底100上形成栅极结构112。栅极结构112由下往上包括隧穿介电层102b、浮置栅极105、栅间介电层108a以及控制栅极110a。浮置栅极105包括第一部分104b与第二部分106b。控制栅极110a与栅间介电层108a均沿着第二方向D2延伸。第二方向D2与第一方向D1不同，例如是彼此垂直。

接着，以栅极结构112做为注入罩幕，进行离子注入工艺，以于栅极结构112的两侧的基底100中形成源极区与漏极区114。在一实施例中，基底100具有第一导电型，源极区与漏极区114具有第二导电型。第一导电型例如是P型；第二导电型例如是N型，反之亦然。至此，完成本发明的存储器元件的制作。

以下，列举本发明的实例来更具体地对本发明进行说明。然而，在不脱离本发明的精神，可适当地对以下的实例中所示的材料、使用方法等进行变更。因此，本发明的范围不应以以下所示的具体例来限定解释。

实例1

在实例1中，使用低压化学气相沉积法进行沉积工艺，以在硅基板上形成掺杂多晶硅层。在沉积工艺期间通入包括硅甲烷、磷化氢以及乙烯的混合气体，其中乙烯的流量为4sccm。

实例2

使用与实例1类似的方法来形成掺杂多晶硅层，其差别只在于乙烯的流量为7sccm。

实例3

使用与实例1类似的方法来形成掺杂多晶硅层，其差别只在于乙烯的流量为10sccm。

比较例

使用与实例1类似的方法来形成掺杂多晶硅层，其差别只在于所通入的混合气体仅包括硅甲烷与磷化氢。

表1是实例1-3及比较例所形成的掺杂多晶硅层的粒径大小的结果。

表1

由表1的结果可知，在相同的磷浓度及有通入C₂H₄气体的情况下，随着通入C₂H₄气体的流量增加，所形成的掺杂多晶硅层的粒径愈小。这是由于在形成掺杂多晶硅层期间，C₂H₄气体所提供的掺质(即碳原子)会阻止硅原子的扩散，进而减少晶界的扩张，因此形成较小粒径的掺杂多晶硅层。由上述结果也可知，可通过调整C₂H₄气体的流量来控制掺杂多晶硅层的粒径大小。

图2为存储器元件的编程的阈值电压分布图。第一存储器元件具有本发明的由第一部分与第二部分所构成的浮置栅极，而第二存储器元件具有仅经第一掺质掺杂的浮置栅极。由图2可看出，由于本发明的第一存储器 元件的浮置栅极的第一部分的粒径较小，因此可达成较窄的编程的阈值电压分布曲线，进而改良存储器元件的可靠度。

综上所述，本发明是在形成浮置栅极的过程中，先通入含有可阻止硅原子扩散的掺质的掺杂气体，以在隧穿介电层上先沉积出一层粒径较小的掺杂层，之后再形成粒径较大的掺杂层。粒径较小的掺杂层有助于达成较窄的编程的阈值电压分布曲线，进而改良存储器元件的可靠度。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视随附的权利要求范围所界定的为准。