技术领域本发明涉及半导体器件及其形成方法，更具体地说，涉及集成化的光子半导体器件。
背景技术：
互补金属氧化物半导体(CMOS)集成电路越来越多地使用光学传输结构来超越铜的带宽限制。在数据通信的高速切换和收发设备中使用光子器件仅仅是体现在单个集成器件中既处理光学信号又处理电学信号的好处的若干示例。例如，集成光子器件可以包括制造在单个硅衬底上的光电探测器和CMOS类型器件。然而，在制造工艺中，某些工艺，虽然对于某一类型的器件(例如CMOSFET)的形成和/或操作有好处或者是必要的，但是却对其他类型的器件(例如光电探测器)的形成和/或操作是有害的。例如，使用单个氮化物来在光学器件和CMOS器件上锁住硅化物导致低性能和低产率。此外，包裹剂中的锗再结晶将在包裹剂中产生缝隙，从而使得后续的湿法化学处理(例如，在硅化物工艺中)将锗蚀刻掉。在被动光子上用于硅化物保护的电介质可能是不均匀的(即在某些位置太厚或者太薄)，这导致过度的光学损失或者串扰。因此，除了别的以外，在集成光子器件内部，维持制造工艺中光子类型器件和非光子类型器件的一致性，是有利的。
技术实现要素：
在本发明的第一方面是一种用于形成半导体结构的方法。该方法包括：在光电探测器上方和周围形成至少一个包裹层；在形成所述至少一个包裹层之后，对所述光电探测器材料进行热结晶；以及在热结晶所述光电探测器材料之后，在至少一个器件的上方，在所述至少一个包裹层上形成共形的密封层，所述共形的密封层被配置为密封所述至少一个包裹层中的缝隙。所述光电探测器和所述至少一个器件位于同一衬底上。所述至少一个器件包括互补金属氧化物半导体器件或被动光子器件。本发明的另一方面是一种形成半导体结构的方法。该方法包括：在衬底上形成互补金属氧化物半导体(CMOS)器件、被动光子器件和光电探测器材料；在CMOS器件、被动光子器件和光电探测器材料上方形成包裹层；移除在CMOS器件和被动光子器件上方的一部分包裹层；结晶所述光电探测器材料；以及在CMOS器件、被动光子器件上方以及光电探测器材料上方的包裹层的一部分上形成共形密封层。本发明另一方面是一种半导体结构，该结构包括：衬底上的第一器件、第二器件以及光电探测器；在光电探测器上方和周围的包裹层；在第一器件上，以及在光电探测器上方的包裹层上的共形氮化物密封层；以及在第二器件上，以及在光电探测器上方的包裹层上的氮化物壁垒层。本发明的另一方面是一种半导体结构，包括：衬底上的光电探测器材料；光电探测器材料上的第一硅氮化物层；第一硅氮化物层上，以及光电探测器材料上方的第二硅氮化物层；第二硅氮化物层上，以及光电探测器材料上方的氧化物层；氧化物层上，以及光电探测器材料上方的第三硅氮化物层；第三硅氮化物层上，以及光电探测器材料上方的第四硅氮化物层；第四硅氮化物层上，以及光电探测器材料上方的共形硅氮化物密封层；以及共形硅氮化物密封层上，以及光电探测器材料上方的硅氮化物壁垒层。附图说明下面参照所给出的多幅附图，通过本发明的示例性实施例的非限定性的例子，对本发明进行详细的描述。图1-14示出根据本发明的方面的结构和相应处理步骤；以及图15示出根据本发明方面的实施。具体实施方式本发明涉及半导体器件及其形成方法，更具体地说，涉及集成光子半导体器件。根据本发明的方面，在光子器件的包裹层上形成高度共形的硅氮化物密封层，所述光子器件与CMOS器件集成在单个硅衬底上。在实施例中，在热结晶被包裹层包裹的锗后，例如，在使用快速融化生长(RMG)工艺来结晶将要形成光电探测器一部分的锗之后，将氮化物密封层形成在包裹层上。氮化物密封层对在结晶工艺中形成于包裹层中的缝隙进行填充，从而有利地防止了锗的向外扩散和/或通过这些缝隙对锗进行攻击。这样，本发明的实施改善了性能和产率。根据本发明的方面，共形的氮化物密封层可以在被动光学器件(例如激光光栅耦合器、波分复用器和解复用器)和CMOS器件(例如精确多晶硅电阻)上形成。在实施例中，共形的氮化物密封层使用快速热化学气相淀(RTCVD)来形成，使用等离子增强化学气相淀(PECVD)来在共形氮化物密封层上形成硅氮化物壁垒层。在示例性实施中，氮化物壁垒层被构图为从激光光栅耦合器上移除氮化物壁垒层的一部分，而在激光光栅耦合器上仅仅留下共形氮化物密封层。在示例性实施例中，共形氮化物密封层被构图为从CMOS晶体管上移除共形氮化物密封层的一部分，所述CMOS晶体管随后被硅化，然后所述氮化物壁垒层被形成在硅化的CMOS晶体管上。这样，通过允许设计者来针对给定的器件从四种独特的硅氮化物组合中选择一种特定的组合来实现以下特性中的一种或多种，多个硅氮化物层改善了性能和产率：改善的氮化物厚度均匀性；改善的氮化物共形性；改善的硼外泄；以及热周期。此外，取决于氮化物厚度和用于形成氮化物膜的工艺化学，器件的应力可以被改变以改善器件性能。本发明的结构可以在半导体结构中实施，所述半导体结构可以使用多种工具以多种方式制造。虽然一般来说，所述方法和工具用于在微米和纳米尺度的维度上形成半导体实施。所述用于制造半导体实施的方法，即技术，已经从集成电路技术采用。例如，半导体实施是构建在晶圆上，并且通过晶圆顶部的光刻工艺所构图的材料膜来实现。特别地，半导体实施的制造使用三个基本构建单元：(i)在衬底上沉积材料薄膜，(ii)通过光刻成像在薄膜顶部施加构图掩膜，以及(iii)根据掩膜选择性地蚀刻薄膜。此处描述的结构和工艺提供了CMOS集成纳米光子器件的示例性实施例，所述器件例如包括诸如锗光电探测器的光子器件和诸如FET晶体管的CMOS器件。在CMOS集成纳米光子电路内部，诸如锗或III－V族化合物的晶体，基于其高量子效应，可以被用作光电探测器组件的作用成分。使用快速湿法生长技术，膜(例如锗)可以可以在低温下处于非定型状态时采用诸如物理气相淀(PVD)、等离子增强化学气相淀(PECVD)和快速热化学气相淀(RTCVD)来沉积，然后被热结晶。在结晶工艺中，可以使用多层膜堆栈来包裹形成光电探测器作用区域的锗膜，从而防止晶体瑕疵以及作为外泄结果的污染。这样，描述根据本发明一个或多个示例性实施例的包裹性膜堆栈。为了形成单个的晶体锗作用区域，通过将锗膜沉积其上的半导体晶圆加热到约1100℃来使锗膜结晶。在约940℃处，锗膜从固态相变为液态。在后续冷却阶段，液态锗相变回固态锗形成单个晶体锗材料，从而形成例如光电探测器作用区域。如果在这个锗结晶工艺中，未使用包裹堆叠，那么液体和/或气态的锗就可能污染半导体晶圆的其他部分和/或工艺腔室(例如，用于热退火的腔室)。或者，在使用包裹堆叠时，在热结晶工艺中可能在包裹堆叠内部形成缝隙。如果在包裹堆叠内部发生缝隙，那么锗可能外泄，从而导致对集成器件和/或工艺腔室的污染。此外，在包裹中存在缝隙可能使得下部的锗受到由后续的湿法清洁导致的化学攻击。例如，在硅化物形成工艺中，在湿法清洁工艺期间使用的化学物可能通过包裹堆叠中的缝隙进入从而与锗解除。后果是，所有或者部分锗可能被湿法清洁化学物所溶解。图1－14示出根据本发明方面的结构和相应的处理步骤。本发明的工艺流程可以从提供如图1所示的初始结构100开始。在实施例中，结构100包括集成光子半导体结构，其包括：光子器件形成区域101，用于制造例如锗(Ge)光电探测器；CMOS区域103，其包括一个或多个诸如场效应晶体管(FET)104的CMOS器件，多晶硅电阻105，扩散电阻106，以及精确多晶硅电阻107；以及被动光子区域108，其包括一个或多个诸如极化分支旋转器109的被动光子器件，波分复用器110，以及激光光栅耦合器111。集成光子半导体结构100可以进一步包括光学波导116，掩埋氧化物(BOX)区域118，浅沟槽隔离(STI)区域120，以及硅衬底122。BOX区域118位于硅衬底122上方。光学波导116可以被形成在结构100的绝缘体上硅(SOI)层(未示出)中，而围绕所述光学波导116的STI区域120和BOX区域118促进了光学约束(即覆盖)以及低损耗导波。此外，STI区域120可以提供不同器件之间的电学隔离。此处描述的结构100可以使用本领域技术人员所知的传统技术来制造。例如FET104可以包括栅极电介质124，多晶硅栅极126，间隔物氧化物区域128，间隔物氮化物区域130，阱区域131(在SOI层中形成)，源极/漏极(S/D)区域132(在SOI层中形成)，以及光晕和扩展注入(未示出)，这些都可以使用传统的CMOS材料和诸如光刻掩膜、蚀刻、沉积和等离子注入的工艺来形成。类似地，多晶硅电阻105，扩散电阻106，精确多晶硅电阻107可以使用传统的CMOS材料和工艺来形成。进一步，极化分支旋转器109，波分复用器110以及激光光栅耦合器111可以使用传统的光子材料和工艺来形成。例如，激光光栅耦合器11可以通过对SOI层进行进入并且穿透的非周期性蚀刻，然后被STI、BOX以及氮化物层包围来形成，从而使得来自激光或自激光发射芯片传递光的光纤的光，通过激光光栅耦合器被低损耗地绝热耦合到片上硅波导。如图2所示，硅氮化物层140是沉积在器件和结构100的表面的覆盖物，氧化物层142沉积在硅氮化物层140上。硅氮化物层140可以使用低应力等离子增强化学气相淀(PECVD)工艺来形成，可以具有大约100-1000埃的厚度(虽然也可以使用其他沉淀工艺和厚度)。氧化物层142可以使用PECVD或低温热激活CVD工艺来沉淀，可以具有大约200-2000埃的厚度(虽然也可以使用其他沉淀工艺或厚度)。如图3所示，硅氮化物层140的部分和氧化物层142的部分从光学波导116上方的区域移除，锗(Ge)光电探测器144在光学波导116上方形成。硅氮化物层140和氧化物层142的所述部分可以使用传统的掩膜和蚀刻来移除，即包括：在氧化物层142上施加光刻胶，将光刻胶暴露于所需的辐射构图下，使用抗蚀剂显影剂(resistdeveloper)来显影暴露的光刻胶，通过构图的光刻胶蚀刻(干法蚀刻和/或湿法蚀刻)硅氮化物层140以及氧化物层142，然后通过抛光或者剥片移除剩余的光刻胶。在移除硅氮化物层140和氧化物层142的所述部分后，使用传统的工艺形成Ge光电探测器144。例如，约50埃厚的薄氧化物层146可以被形成在光学波导结构116和STI区域120的一部分上。薄氧化物层146可以使用CVD或PECVD工艺形成。此外，约400埃的薄硅氮化物层148可以被形成在薄氧化物层146上方。薄硅氮化物层148优选地使用PECVD工艺形成。开口(窗)150被形成为穿过薄氧化物层146以及薄硅氮化物层148以暴露光学波导116的上表面。开口150可以通过用已经描述的构图的抗蚀剂层来蚀刻薄氧化物层146和薄硅氮化物层148而形成。形成Ge光电探测器144进一步包括形成Ge作用区域152，包括：在开口150内部以及在薄硅氮化物层148上沉淀(例如，使用PECVD)Ge层；在Ge层的顶表面形成硅氮化物(Si3N4)硬掩膜层154；使用光刻胶掩膜和蚀刻对硅氮化物硬掩膜层154进行构图；通过蚀刻没有被构图后的硅氮化物硬掩膜154的剩余部分所覆盖的Ge层来构图Ge层。在形成Ge作用区域152器件，Ge作用区域152的一部分填充开口150，从而使得Ge作用区域152建立于光学波导116的硅材料的接触。该接触使得Ge作用区域152可以利用光学波导116的硅材料作为后续工艺阶段中进行Ge作用区域152的结晶工艺的种子层。Ge作用区域152的底部的剩余区域(即开口150中的部分以外的)被薄氧化物层146和薄硅氮化物层148从光学波导116隔开。将Ge作用区域152和光学波导116隔开可以避免来自Ge作用区域152的锗和光学波导116的硅之间的混合。例如，这种混合的一个效应是降低Ge作用区域152和稍后形成的光电探测器144的响应性。在光学波导116中传播的光信号可以由Ge作用区域152通过薄氧化物层146和薄硅氮化物层148接收。虽然由Ge作用区域152接收的任何已接收光信号被层146和148衰减，但是基于层146和148的厚度，所述衰减足够低，从而不会阻碍光电探测器144的操作和灵敏度。如图4所示，多个包裹层162、164、166、168被形成在结构的上表面。如图所示，硅氮化物层162被沉积在薄硅氮化物层148、Ge作用区域152、硅氮化物硬掩膜层154和氧化物层142的暴露表面上。硅氮化物层162优选地使用PECVD工艺来沉淀。硅氮化物层162可以包括厚度在100－1000埃范围的厚度。优选地，硅氮化物层162的厚度大约为500埃，并且作为后续沉淀的层，例如氧化物层164和硅氮化物层166的缓冲层。仍然参照图4，使用PECVD或者低温热激活CVD沉淀工艺在硅氮化物层162上沉淀氧化物层164。氧化物层164可以具有范围在100-2000埃之间的厚度。优选地，氧化物层164具有大约500埃的厚度，并且减轻了在Ge作用区域152的结晶融化工艺中的锗膨胀。使用PECVD工艺在氧化物层164上沉淀硅氮化物层166。硅氮化物层166可以具有大约500-3000埃之间的厚度。优选地，硅氮化物层166具有1000埃的厚度，并且减轻了在结晶融化工艺中的锗膨胀。使用快速热化学气相淀(RTCVD)工艺在硅氮化物层166层上沉积另一硅氮化物层168。硅氮化物层168可以具有约500-2000埃之间的厚度。优选地，硅氮化物层168具有大约1000埃的厚度，并且作为接缝的密封剂和PECVD形态学的控制器。如图5所示，掩膜170被形成在光电探测器144之上。掩膜170可以包括使用光刻构图的光刻胶。层162、164、166和168的没有被掩膜170覆盖的部分被从被动光子器件和CMOS器件上方移除。可以使用一个或多个包括诸如反应离子蚀刻(RIE)工艺的干法蚀刻的蚀刻工艺来进行层162、164、166和168的移除，所述工艺在氧化物层142停止。如图6所示，掩膜170和氧化物层142被移除。可以使用传统的抛光或者剥片工艺来移除掩膜170。可以使用对氮化物具有高选择性的蚀刻工艺，例如使用HF(氢氟酸)的湿法蚀刻，来移除氧化物层142。氧化物层142的移除将氮化物层140的一部分暴露。如图7所示，在多晶硅电阻105和扩散电阻106上方的硅氮化物层140上形成掩膜172a。而且，在光电探测器144上方的硅氮化物层168上形成掩膜172b。掩膜172a和172b形成之后，硅氮化物层140的未被掩盖的部分被移除，例如，使用RIE工艺。在实施例中，移除硅氮化物层140的部分暴露一个或多个FET104、精确多晶硅电阻107、极化分支旋转器109、复用器110以及激光光栅耦合器111。如图8所示，在如图7所示那样构图硅氮化物层140之后，对Ge作用区域152的锗进行结晶。例如，可以通过将其上沉淀有锗膜的半导体晶圆加热到大约1100℃来使得Ge作用区域152结晶(即在Ge作用区域152形成单晶锗)。在大约940℃处，锗膜从固态相变为液态。在后续的冷却阶段，液态锗相变回固态成为单晶锗材料。参照图8，结晶工艺经常产生缝隙174，其在包裹层162、164、166、168中延伸一直到Ge作用区域152的锗。缝隙174可以延伸穿过硬掩膜层154，或者可以与Ge作用区域的侧壁相交。缝隙174可以不利地允许Ge作用区域152的锗外泄和/或在后续的处理步骤期间对Ge作用区域152的锗进行的化学攻击。如图9所示，本发明的实施包括在结构的所有暴露表面上形成的高度共形的密封层176，其形成缝隙174中的插塞177。在实施例中，密封层176优选地是电介质材料，从而其可以承受后续的HF蚀刻工艺。在实施例中，密封层176优选地是氮化物，从而其不仅可以承受金属溅射之前的积极型金属预清洁，也可以承受对未反应金属进行的剥片工艺，例如后续对FET104的硅化工艺所涉及的。在实施例中，密封层176优选地使用高度共形工艺来形成，并且达到的厚度足以使得密封层176的材料塞上缝隙174，所述缝隙174可能具有小于0.1微米的开口(宽度)。根据本发明的方面，密封层176包括使用RTCVD工艺形成的硅氮化物，其厚度为300埃或更多。虽然PECVD是共形的沉淀工艺，但是PECVD在实践中并没有展现出填充诸如在包裹层中形成的缝隙174的缝隙所需要的共形性。相应地，本发明的实施优选地使用RTCVD工艺来形成硅氮化物密封层176，因为RTCVD比PECVD展现出更好的共形性。硅氮化物密封层176可以具有300埃之外的其他厚度，只要所述厚度是提供充足的材料来塞上缝隙174所必须的。如图9所示，硅氮化物密封层176在Ge光电探测器、被动光子器件以及CMOS器件上形成。如图10所示，掩膜178在所有器件上形成，除了FET104。掩膜178可以是被构图的光刻胶。仍然参照图10，硅氮化物密封层176的未被掩盖的部分被移除，例如使用诸如RIE工艺的干法蚀刻。在蚀刻硅氮化物密封层176后移除掩膜178。如图11所示，在FET104的一部分上方形成硅化物区域180。可以使用传统的硅化处理来形成硅化区域180，包括：将金属溅射到结构的暴露表面，对结构进行退火以使得溅射的金属与下方的硅反应，然后将未反应的金属剥离。在形成硅化物区域180的硅化工艺期间，硅氮化物密封层176保护其他器件。如图12所示，在结构的暴露表面上，包括在层176和FET104上，形成壁垒氮化物层182。在实施例中，壁垒氮化物层182包括使用PECVD形成的硅氮化物，并且具有500-3000埃之间的厚度，优选的厚度是约1000埃(虽然也可以使用其他厚度)。如图13所示，在除激光光栅耦合器111之外的所有器件上方形成掩膜184a和掩膜184b。例如，可以施加光刻胶材料并将其构图为具有在激光光栅耦合器上方的开口186。仍然参照图13，通过经由开口186来进行蚀刻以移除壁垒氮化物层182的未被掩盖的部分。仍然参照图13，由于壁垒氮化物层182和之下的密封层176都包括硅氮化物，使用对之下的密封层176具有选择性的蚀刻。具体而言，实施使用移除PECVD氮化物比移除RTCVD氮化物更快的蚀刻工艺。例如，可以使用10:1的DHF(稀释HF)化学蚀刻，其蚀刻PECVD氮化物的速度是蚀刻RTCVD氮化物速度的约5倍。又例如，可以使用100:1DHF(稀释HF)化学蚀刻，其蚀刻PECVD氮化物的速度比蚀刻RTCVD氮化物的速度快约4倍。又例如，可以使用50:1BOE(缓冲氧化物蚀刻，又称为缓冲HF或BHF)，其蚀刻PECVD氮化物的速度比蚀刻RTCVD氮化物的速度快约4倍。继续参照图13，从激光光栅耦合器111上方移除壁垒氮化物层182，从而改进激光光栅耦合器的在耦合灵敏度与竖直失准之比这一方面的传输损耗特性。具体而言，壁垒氮化物层182和下方密封层172的厚度组合负面地影响激光光栅耦合器111的传输损耗特性。将壁垒氮化物层182移除使得激光光栅耦合器111上的总氮化物厚度降低，从而改善了激光光栅耦合器111的传输损耗特性。如图14所示，移除掩膜184a和184b，并且在整个结构上形成级间电介质(ILD)层188。例如，ILD层188可以包括在结构的暴露表面上沉积的厚的(例如，1微米厚度)有硼磷硅(borophosphosilicate)玻璃(BPSG)的氧化物层，其被使用例如化学机械抛光(CMP)来平面化。ILD层188可以用在后续的对应于一个或多个器件104-107，109-111和144的接触形成步骤(未示出)。参照图14，此处描述的方面允许设计者从器件104-107，109-111以及144上方选择性地移除密封层176和壁垒氮化物层182之一或两者。例如，如图14所示，FET104被壁垒氮化物层182覆盖，但没有被密封层176覆盖；激光光栅耦合器被密封层176覆盖，但没有被壁垒氮化物层182覆盖，其他所有器件都被性地移除密封层176和壁垒氮化物层182覆盖。176和182这两层提供了四种独特的硅氮化物重叠组合，可以针对每个器件选择这四种组合之一以优化每个器件的特性。对于特定器件的四种独特的硅氮化物重叠组合包括：在器件上存在层176和182；在期间上只存在层176(即从器件上移除层182)；在器件上只存在层182(即从器件上移除层176)；从器件上移除层176和182。如图14所示，此处描述的方案还提供高度共形的密封层176，其塞住形成包裹层162、164、166和168(以及可能还有硬掩膜层154)的缝隙174。这样，即使在缝隙发生时也能保护Ge光电探测器144的锗。如图14所示，可以在一个或多个器件上原封不动地留下氮化物层140的一部分。例如，可以在多晶硅电阻105和扩散电阻106上方保留氮化物层140的一部分，从而调节这些器件的操作特性。图15示出结构100’的实施，其中氮化物层140从所有器件104-107和109-111上方完全移除。图15的结构可以通过使用与参照图1-14描述的步骤相同的步骤来获得，但是省略图7所示的掩膜172a，从而从器件上方移除整个氮化物层。结构100’包括形成在Ge光电探测器144上的包裹层162、164、166和168。结构100’还包括密封层176和壁垒氮化物层182。此处描述的实施包括新颖的方法和结构，其将被动和主动光学以及COS器件集成在共同的衬底上。在实施例中，四个独特的硅氮化物组合用于改善性能和产率。在实施例中，使用共形的硅氮化物层来密封光电探测器中的缝隙以改善积极型布图上的产率。根据此处描述的方面，方法包括在第二硅氮化物层(例如层168)上形成共形的硅氮化物层(例如密封层176)，所述第二硅氮化物层位于第三硅氮化物层(例如，层166)之上。所述第三硅氮化物层位于硅氧化物层(例如，层164)之上，该氧化硅层位于第四硅氮化物层(例如，层162)之上。所述第四硅氮化物层位于第五硅氮化物层(例如，层154)之上，所述第五硅氮化物层位于锗层(例如，区域152)之上。这样，形成共形硅氮化物层(例如，密封层176)改善了光电探测器的产率。该方法还包括同时在SOI或多晶硅上形成共形硅氮化物层(例如密封层176)，以改善激光光栅耦合器，波分复用器和解复用器，以及精确多晶硅电阻的至少一个的性能。该方法还包括在SOI或多晶硅上的第六硅氮化物层(例如，层140)上形成共形硅氮化物层(例如密封层176)。使用共形硅氮化物层(例如，密封层176)来密封死哦书第二、第三、第四和第五氮化物层以及锗上的氧化物层中的缝隙(例如缝隙174)，以改善积极型布局的光电探测器产率。在实施例中，使用RTCVD形成共形硅氮化物层(例如，密封层176)，使用PECVD形成第三到第六硅氮化物层。该方法还包括在共形硅氮化物层(例如，密封层176)上形成第七硅氮化物层(例如，壁垒层182)，其中使用PECVD形成所述第七硅氮化物层。该方法进一步包括从激光光栅耦合器(例如，器件111)上移除第七硅氮化物层(例如，壁垒层182)，以改善激光光栅耦合器的性能。以上描述的方法用于制造集成电路芯片。所得到的集成电路芯片可以在原始晶圆形式来发放(即一个晶圆包括多个未封装的芯片)、作为裸基底发放或者以封装形式发放。在后者的情况下，芯片被安装在单个芯片封装(例如塑料载体，包括固定到主板或其他更高级别载体的引脚)或多芯片封装(例如陶瓷载体，其具有表面互连或掩埋互连中的一个或两个)。在任何情况下，芯片被与其他芯片、离散电路元件和/或其他信号处理设备集成，作为诸如主板的中间产品或者最终产品的一部分。最终产品可以时任何包括集成电路芯片的产品，从玩具和其他低端应用，到具有显示器、键盘或其他输入设备、以及中央处理器的高级电脑产品。已经为了演示的目的给出了对本发明多个实施例的描述，但并不意图作为穷尽性的或限制到所公开的实施例。本领域技术人员在不脱离所描述的实施例的范围和精神的情况下，可以意识到多种修改和变化。此处所用的术语被选择为最好地解释实施例的原则、对市场上已经找到的技术的实用应用或技术改进、或者使得本领域技术人员理解此处公开的实施例。