光电二极管、光电二极管阵列、以及固体摄像元件的制作方法

本申请涉及光电二极管、光电二极管阵列、以及固体摄像元件，尤其涉及对微弱的光进行检测的光电二极管。

背景技术：

近些年，在医疗、生物、化学等领域，为了进行光子计数，而采用了雪崩光电二极管(Avalanche Photodiode；以下称为APD)。APD是利用雪崩击穿，对以光电转换而产生的信号电荷进行倍增，来提高检测灵敏度的光电二极管。到目前为止提出了利用APD的高灵敏度图像传感器(专利文献1)以及进行光子计数的光检测器(专利文献2)。

(现有技术文献)

(专利文献)

专利文献1国际公开第2014/097519号

专利文献2国际公开第2008/004547号

为了通过雪崩击穿，对微弱光进行信号倍增来检测，则希望暗电流比信号电荷量低。因此，用于微弱光检测的光检测器对抑制暗电流采取了对策。在专利文献1，为了抑制表面的暗电流，虽然抑制了表面的耗尽化，但是会有像素间的信号电荷分离能力减弱的可能性。在专利文献2中，p+型半导体层与分离部之间为p-型，虽然抑制了边缘击穿，但是由于在基板表面形成了大范围的耗尽层，因此暗电流增加。

技术实现要素：

本申请的目的在于提供一种将暗电流减少到极限的光电二极管、光电二极管阵列、以及固体摄像元件。

为了解决上述的课题，在本申请的一个形态所涉及的固体摄像装置中，将通过光电转换而产生的电荷在雪崩区域进行倍增，该光电二极管具有：半导体层，具有第一面、以及与所述第一面相对的第二面；第一半导体区域，被配置在所述半导体层的内部，与所述第一面相接；第二半导体区域，被配置在所述半导体层的内部，与所述第一半导体区域连接；以及第三半导体区域，被配置在所述第二半导体区域与所述第二面之间，所述半导体层以及所述第三半导体区域是第一导电型，所述第一半导体区域以及所述第二半导体区域是与所述第一导电型相反的第二导电型，所述第一半导体区域、所述第二半导体区域、以及所述第三半导体区域的杂质浓度分别比所述半导体层的杂质浓度高，所述雪崩区域是在所述半导体层的内部，由所述第二半导体区域与所述第三半导体区域夹着的区域，在平面视的情况下，所述第一半导体区域比所述第二半导体区域的面积小。

通过本申请的光电二极管，能够实现暗电流低且灵敏度高的光检测器。

附图说明

图1是包括实施方式1所涉及的光电二极管的光检测器的截面图。

图2是实施方式1所涉及的光电二极管的平面图。

图3是包括实施方式1的变形例所涉及的光电二极管的光检测器的截面图。

图4是包括实施方式2所涉及的光电二极管的光检测器的截面图。

图5是实施方式2所涉及的光电二极管的平面图。

图6是包括实施方式3所涉及的光电二极管阵列的光检测器的截面图。

图7是实施方式3所涉及的光电二极管阵列的平面图。

图8是实施方式4所涉及的固体摄像元件的截面图。

图9是实施方式4所涉及的固体摄像元件的平面图。

图10是实施方式4所涉及的固体摄像元件的等价电路图。

图11是示出实施方式4所涉及的固体摄像元件的集成化的概念图。

图12是实施方式5所涉及的光电二极管阵列的等价电路图。

具体实施方式

以下参照附图，对本申请所涉及的光电二极管、光电二极管阵列、以及固体摄像元件的实施方式进行具体说明。对于实质上相同的构成赋予相同的符号，并有省略说明的情况。本申请并非受以下的实施方式所限。并且，能够对本申请的多个实施方式进行组合。并且，在以下的实施方式中，举例示出了第一导电型为P型，第二导电型为N型的情况，但是也不排除P型与N型颠倒的结构。

(实施方式1)

首先，参照图1以及图2，对实施方式1所涉及的光电二极管以及固体摄像元件的结构进行说明。

图1是包括实施方式1所涉及的光电二极管的光检测器的截面图，图2是实施方式1所涉及的光电二极管的平面图。另外，为了能够明确地示出平面视下的光电二极管的配置，在图2中有一部分透视图。并且，图2是图1所示的界面S1的平面图。并且，在本说明书中，“平面视”是指，从界面S1以及界面S2的法线方向来看的状况。

本实施方式所涉及的光电二极管1具备：P-型半导体层11、被配置在P-型半导体层11内的N+型半导体区域12和13、以及P型半导体区域14。

P-型半导体层11是具有作为第一面的界面S1、以及作为第二面的界面S2的半导体层，界面S1与界面S2相对。

N+型半导体区域12比P-型半导体层11的杂质浓度高，是与界面S1相接触的第一半导体区域。

N+型半导体区域13比P-型半导体层11的杂质浓度高，是与N+型半导体区域12连接的第二半导体区域。

P型半导体区域14比P-型半导体层11的杂质浓度高，是被配置在N+型半导体区域13与界面S2之间的第三半导体区域。

在P-型半导体层11的内部，N+型半导体区域13与P型半导体区域14夹着的区域是雪崩倍增区域AM。

并且，在平面视中，N+型半导体区域12比N+型半导体区域13的面积小。

包括光电二极管1的光检测器为固体摄像元件，具备：以与界面S1相接的方式而被配置的层间绝缘膜17；与N+型半导体区域12电连接的布线层19；以及连接插头18，被配置在层间绝缘膜17内，对N+型半导体区域12与金属布线19进行电连接。连接插头18例如由含有钨(W)的金属构成。金属布线19例如由主要含有Al、Cu、Ti之一的金属构成。

图1是将包括本实施方式所涉及的光电二极管1的光检测器，作为背面照射型的光检测器的情况下的截面图。在此，背面照射是指，来自P-型半导体层11的界面S1以及S2之中的界面S2一侧的照射。作为包括光电二极管1的光检测器的制造方法，例如可以举出如下的例子。

首先，在具有Si基板、BOX层、以及种子层的P+型半导体区域10的SOI基板上，形成以外延生长而形成的P-型半导体层11。

接着，通过离子注入法，将N+型半导体区域12和13、以及P型半导体区域14形成在P-型半导体层11内。

接着，在P-型半导体层11的界面S1侧顺序形成：层间绝缘膜17、连接插头18、金属布线19、以及层间绝缘膜26。

接着，使层间绝缘膜26与半导体基板27接合，利用研磨工序或蚀刻工序，去除SOI基板中的Si基板和BOX层。

最后，在P+型半导体区域10上形成透明电极20。

在通过上述的制造方法而被制造的光检测器，P型半导体区域14被配置在P-型半导体层11的内部，不露出在界面S2。并且，在界面S2配置有作为第七半导体区域的P+型半导体区域10。在此，P+型半导体区域10的杂质浓度比P-型半导体层11的杂质浓度高。

在光检测器的上述构成中，在P+型半导体区域10(P-型半导体层11)与N+型半导体区域12之间若施加反向偏压，则N+型半导体区域13与P+型半导体区域10之间被耗尽化。据此，对入射的光子hν进行光电转换的光电转换区域PD扩大到图1所示的范围。而且，当由P型半导体区域14与N+型半导体区域13夹着的区域的电场强度为规定的值以上时，产生雪崩倍增区域AM。该规定的值根据材料、以及N+型半导体区域12与P型半导体区域14的距离而变化。例如，在材料为硅，该距离约为0.5μm至1.0μm的情况下，雪崩倍增区域AM的电场强度则约为4×10⁵V/cm。

在图1中，从透明电极20一侧入射的光子hν若透过透明电极20和p+型半导体区域10而到达光电转换区域PD时则被吸收，并产生电荷(电子-空穴对)。产生的电荷之中的电子向雪崩倍增区域AM移动，引起雪崩倍增。产生的倍增电子经由N+型半导体区域13、N+型半导体区域12，以脉冲状被输出到连接插头18。并且，产生的电荷之中的空穴经由透明电极20而被排出。

每当倍增电子从连接插头18被读出时，则求出成为噪声的暗电流比倍增电子的信号量低。暗电流的主要发生源是被形成在缺陷密度高的界面S1的空乏区域。根据本实施方式，界面S1中的空乏区域发生在N+型半导体区域12与P-型半导体层11的边界。在这种情况下，如图2所示，由于N+型半导体区域12相对于光电转换区域PD被形成为小的面积，因此能够减少暗电流。并且，在N+型半导体区域12，虽然希望尽可能地小，但是希望以即使在施加电压时空乏层也不会扩展到连接插头18的大小以及浓度来形成。

相反，N+型半导体区域13则希望形成得较大。雪崩倍增区域AM被形成在N+型半导体区域13与P型半导体区域14之间。为此，由于N+型半导体区域13的面积增大，因此在光电转换区域PD产生的电荷倍增的区域也增大，从而能够检测光子的面积增加。此时，即使扩大N+型半导体区域13，从界面S1产生的暗电流在N+型半导体区域12没有扩大的情况下则不会增加。关于N+型半导体区域12的大小，例如是边长为100nm～10μm的大致正方形，浓度例如为10¹⁷～10²⁰cm^-3。关于N+型半导体区域13的大小，例如是边长为1μm～1mm以上的大致正方形，比N+型半导体区域12大。

据此，N+型半导体区域13相对于N+型半导体区域12的面积越大，则相对于界面S1产生的暗电流的S/N比就会提高。

并且，P型半导体区域14在平面视的情况下希望被形成为比N+型半导体区域13大。比起P型半导体区域14而言，在界面S2一侧通过光电转换而产生的信号电荷的电子，即使在P型半导体区域14中电势也容易流向正方向的最高的位置。在将P型半导体区域14形成得比N+型半导体区域13小的情况下，电子容易流动到P型浓度低且电场强度也低的P型半导体区域14的周边部。因此，不经由雪崩倍增区域AM的电荷不容易引起雪崩倍增，因此光子检测效率降低。另外，在得到充分的光子检测效率的情况下，可以使P型半导体区域14相对于N+型半导体区域13缩小。在这种情况下，由于N+型半导体区域13周边的电场强度减弱，因此能够防止N+型半导体区域13周边的边缘击穿。

并且，在P型半导体区域14与N+型半导体区域13之间，希望设置杂质浓度低的区域。在由高浓度的P型、高浓度的N型而形成PN结的情况下，比起雪崩击穿而言，容易发生齐纳击穿。即，由于发生雪崩倍增的概率减少，因此会导致光子检测效率降低。

并且，在P型半导体区域14以过高的浓度以及过高的厚度而被形成的情况下，即使在P+型半导体区域10(P-型半导体层11)与N+型半导体区域12之间施加反向偏压，从N+型半导体区域13伸长的空乏层也会在P型半导体区域14截止，从而光电转换区域PD有可能在界面S2一侧不易延伸。因此，P型半导体区域14的浓度优选为能够在与N+型半导体区域13之间发生雪崩倍增的浓度以上，并且优选为空乏层能够从P型半导体区域14延伸到界面S2一侧的浓度以及厚度。P型半导体区域14的浓度例如为10¹⁶～10¹⁸cm^-3，厚度为0.1～0.5μm。

并且，在N+型半导体区域13的周边发生电场集中，在因边缘击穿而出现暗电流增加的情况下，通过在N+型半导体区域13的周边部形成低浓度的N型区域，从而可以降低周边部的浓度，减弱电场。

并且，为了抑制在界面S1发生的暗电流，在P-型半导体层11的界面S1上形成P型的半导体区域，这样，能够抑制在N+型半导体区域的周围扩大的空乏层。但是，在这种情况下，在界面S1上形成了强的电场，为了不发生边缘击穿，则在N+型半导体区域12的周围优选为设置N-型、或P-型的电场缓和区域。

并且，P型半导体区域14也可以在以外延生长来形成P-型半导体层11的过程中，通过变更杂质浓度，进行外延生长来形成。根据此构成，与以离子注入法来形成P型半导体区域14的情况相比，能够降低雪崩倍增区域AM的缺陷密度，从而能够抑制在P型半导体区域14内发生的暗电流。与此同时，能够抑制因暗电流倍增而发生的倍增电子。在以规定的面积来形成P型半导体区域14的情况下，可以在以外延生长而形成的P型半导体区域14的周围，通过离子注入法注入N型的杂质，从而与杂质浓度抵消。

并且，N+型半导体区域13也可以在以外延生长来形成P-型半导体层11的过程中，通过变更掺杂物以及杂质浓度，进行外延生长来形成。通过此构成，与以离子注入法来形成N+型半导体区域13的情况相比，能够降低雪崩倍增区域AM的缺陷密度，从而能够抑制从N+型半导体区域13内发生的暗电流。与此同时，能够抑制因暗电流倍增而发生的倍增电子。在以规定的面积来形成N+型半导体区域13的情况下，在以外延生长而形成的N+型半导体区域13的周围，通过离子注入法注入P型的杂质，从而与杂质浓度抵消。

以外延生长而形成的区域，不论是P型半导体区域14以及N+型半导体区域13这双方还是一方，都能够降低缺陷密度。在以外延生长来形成的情况下，由于杂质浓度或厚度被变更，因此可以利用离子注入法来添加杂质。但是，为了在雪崩倍增区域AM不易发生因离子注入而产生的缺陷，因此优选为，杂质浓度在外延生长时以规定的浓度来形成。

图3是包括实施方式1的变形例所涉及的光电二极管的光检测器的截面图。与图1进行比较，光电二极管2不具备P型半导体区域14，而以与界面S2相接的方式设置了P+型半导体区域10。在本构成中，若在P+型半导体区域10(P-型半导体层11)与N+型半导体区域12之间施加规定的反向偏压，雪崩倍增区域AM被形成在P+型半导体区域10与N+型半导体区域13之间。即使在这种构成中，从透明电极20一侧入射的光子在光电转换区域PD产生电荷，电荷在雪崩区域AM内引起雪崩倍增。据此，即使在图3所示的结构中，也能够得到与图1同样的效果。

并且，在实施方式1中，除了图1所示的背面照射型的光检测器的构成以外，也可以将P-型半导体层11形成在P+型半导体基板上，从界面S1一侧向光电转换区域PD照射光。在这种结构的情况下，比起N+型半导体区域13，由于在界面S1侧因光电转换而产生的信号电荷难于穿过雪崩区域AM，因此优选为利用即使在光电转换区域PD也容易发生光电转换的红色光或红外光检测用的光检测器。并且，在这种情况下，为了连接插头18以及金属布线19相对于光电转换区域PD不容易发生重叠，因此优选为将N+型半导体区域12配置到N+型半导体区域13的端部附近。

并且，在本实施方式中，P+型半导体区域10的杂质浓度例如为10¹⁷～10¹⁹cm^-3，并且，P-型半导体层11的杂质浓度例如为10¹³～10¹⁶cm^-3。并且，N+型半导体区域12的杂质浓度例如为10¹⁷～10²⁰cm^-3。并且，N+型半导体区域13的杂质浓度例如为10¹⁷～10¹⁹cm^-3。并且，P型半导体区域14的杂质浓度例如为10¹⁶～10¹⁸cm^-3。

(实施方式2)

接着，参照图4以及图5，对实施方式所涉及的光电二极管以及固体摄像元件的结构进行说明。

图4是包括实施方式2所涉及的光电二极管的光检测器的截面图，图5是实施方式2所涉及的光电二极管的平面图。并且，图5为了明确示出平面视中光电二极管的配置，因此一部分为透视图。并且，图5是图4所示的界面S1的平面图。

实施方式2所涉及的光电二极管2与实施方式1所涉及的光电二极管1相比较，不同之处是具有比P-型半导体层11的杂质浓度高的N+型半导体区域15。以下省略与实施方式1所涉及的光电二极管1相同之处，以不同之处为中心进行说明。

N+型半导体区域15是第四半导体区域，被配置在P-型半导体层11的内部，与界面S1相接，且在平面视中，围在N+型半导体区域12的周围。

如图5所示，N+型半导体区域15以围着N+型半导体区域12的方式而被配置。根据此构成，由于能够使P-型半导体层11的表面(界面S1)的大部分在N+型半导体区域15为非活化，因此能够将成为暗电流的发生源的空乏层面积抑制为最小。这样，能够降低流入到P型半导体区域14的暗电流。为了降低因在P-型半导体层11的表面的缺陷而造成的暗电流，因此优选为，N+型半导体区域15尽可能地与N+型半导体区域12分离，而接近于N+型半导体区域12。

对此，相反地，若通过形成高浓度的P型区域而使P-型半导体层11的表面为非活化，则在施加高电场时，在形成于P-型半导体层11的界面S1上的表面的PN结发生强的电场，因此暗电流增加。

光电二极管2还可以具备覆盖N+型半导体区域15的P型半导体区域16。P型半导体区域16是被配置在N+型半导体区域13与N+型半导体区域15之间的第六半导体区域，且是被形成配置在N+型半导体区域12与N+型半导体区域15之间的第五半导体区域。P型半导体区域16的杂质浓度比P-型半导体层11的杂质浓度高。

根据此构成，能够防止N+型半导体区域15与N+型半导体区域12之间、以及N+型半导体区域15与N+型半导体区域13之间的导通，从而能够防止检测的光信号漏出。并且，由于增加了N+型半导体区域15与N+型半导体区域12之间的电荷分离能力，因此能够缩小N+型半导体区域15与N+型半导体区域12之间的距离。据此，能够减少被形成在N+型半导体区域12的周围的P-型半导体层11的表面的空乏层面积，从而能够抑制因表面缺陷而引起的暗电流。并且，由于提高了N+型半导体区域13与N+型半导体区域15之间的电荷分离能力，因此能够将N+型半导体区域13设置在P-型半导体层11的表面，即距离界面S1浅的位置。据此，能够抑制N+型半导体区域15的浓度分布的扩大。

并且，在P型半导体区域16与N+型半导体区域12之间，作为杂质浓度低的区域，留有P-型半导体层11的一部分。即，P型半导体区域16与N+型半导体区域12之间的区域的杂质浓度比P型半导体区域16的杂质浓度低。据此，在N+型半导体区域12与P型半导体区域16之间不形成陡峭的PN结，因此能够抑制经由表面缺陷的隧道电流的流动。

并且，通过降低P型半导体区域16的浓度等对策，减弱被形成在P-型半导体层11的表面附近的电场强度，从而忽视经由表面缺陷的隧道电流的情况下，P型半导体区域16可以与N+型半导体区域12接触，或者也可以被形成在N+型半导体区域12的内部。作为这种情况下的制造方法，可以在将P型半导体区域16形成在P-型半导体层11的表面之后，以离子注入来消除P型半导体区域16的方式，形成N+型半导体区域12。

并且，P型半导体区域16与N+型半导体区域13相离配置，与N+型半导体区域15相接触。即，P型半导体区域16被配置在，比起N+型半导体区域13而言，离N+型半导体区域15更近的位置。这意味着，例如在通过离子注入来形成P型半导体区域16的情况下，P型半导体区域16的注入深度比起N+型半导体区域13而言，更接近于N+型半导体区域15。通过此构成，P型半导体区域16与N+型半导体区域13之间的电场得到了缓和，能够抑制因电场强度增高而造成的暗电流的增加。

并且，为了引起雪崩倍增，在N+型半导体区域12与P+型半导体区域10(P-型半导体层11)之间施加反向偏压的同时，也希望在N+型半导体区域15与P+型半导体区域10(P-型半导体层11)之间施加反向偏压(第一电压)。据此，因基板表面的表面缺陷而产生的暗电流中的电子，一部分流入到N+型半导体区域15，从而能够减少流入到N+型半导体区域12的暗电流。

并且优选为，使施加到N+型半导体区域15与P+型半导体区域10(P-型半导体层11)之间的反向偏压(第一电压)的绝对值，比施加到N+型半导体区域12与P+型半导体区域10(P-型半导体层11)之间的反向偏压(第二电压)的绝对值大。据此，流入到N+型半导体区域15的暗电流增加，与此同时，能够进一步抑制流入到N+型半导体区域12的暗电流。

N+型半导体区域15由于比起N+型半导体区域13而言，离P型半导体区域14远，因此与N+型半导体区域12相比，即使施加高的反向偏压也不容易发生击穿。但是，N+型半导体区域15与N+型半导体区域12之间的电压，在暗时希望保持在能够对N+型半导体区域15与N+型半导体区域12进行电分离的大小。用于向N+型半导体区域15施加电压的连接插头18A被配置的位置优选为，为了抑制流入到N+型半导体区域15的暗电流，而配置在即使施加电压也不会发生耗尽化的位置。

并且，如图4所示，也可以对P型半导体区域14进行变更，以在平面视的情况下，使其被形成为面内均一。根据此构成，在P型半导体区域14与P+型半导体区域10之间因光电转换而产生的电荷之中的电子，容易流向被施加了反向偏压的N+型半导体区域13。因此，容易穿过雪崩倍增区域AM，据此，增加了光子检测效率。

并且，在本实施方式中，P+型半导体区域10的杂质浓度例如为10¹⁷～10¹⁹cm^-3。并且，P-型半导体层11的杂质浓度例如为10¹³～10¹⁶cm^-3。并且，N+型半导体区域12的杂质浓度例如为10¹⁷～10²⁰cm^-3。并且，N+型半导体区域13的杂质浓度例如为10¹⁷～10¹⁹cm^-3。并且，P型半导体区域14的杂质浓度例如为10¹⁶～10¹⁸cm^-3。并且，N+型半导体区域15的杂质浓度例如为10¹⁶～10¹⁸cm^-3。并且，P型半导体区域16的杂质浓度例如为10¹⁶～10¹⁸cm^-3。

(实施方式3)

接着，参照图6以及图7，对实施方式所涉及的光电二极管阵列以及固体摄像元件的结构进行说明。

图6是包括实施方式3所涉及的光电二极管阵列的光检测器的截面图，图7是实施方式3所涉及的光电二极管阵列的平面图。并且，图7是图6所示的界面S1的平面图。

本实施方式所涉及的光电二极管阵列3由多个像素30构成，各个像素30包括光电二极管。光电二极管具备：P-型半导体层11、被配置在P-型半导体层11内的N+型半导体区域12和13、以及P型半导体区域14。

P-型半导体层11是具有作为第一面的界面S1、和作为第二面的界面S2的半导体层，界面S1与界面S2相对。

N+型半导体区域12比P-型半导体层11的杂质浓度高，是与界面S1相接触的第一半导体区域。

N+型半导体区域13比P-型半导体层11的杂质浓度高，是与N+型半导体区域12连接的第二半导体区域。

P型半导体区域14比P-型半导体层11的杂质浓度高，是被配置在N+型半导体区域13与界面S2之间的第三半导体区域。

在P-型半导体层11的内部，由N+型半导体区域13与P型半导体区域14夹着的区域为雪崩倍增区域AM。

并且，在平面视中，N+型半导体区域12比N+型半导体区域13的面积小。

并且，像素30具备：以与界面S1相接的方式而被配置的层间绝缘膜17；与N+型半导体区域12电连接的金属布线19；以及被配置在层间绝缘膜17内、且对N+型半导体区域12与第一金属布线19进行电连接的连接插头18。连接插头18例如由含有钨(W)的金属构成。金属布线19例如由主要含有Al、Cu、Ti之一的金属构成。图6是将本实施方式所涉及的光检测器作为背面照射型的光检测器的情况下的截面图。作为加工方法，例如可以举出如下的方法。

首先，在具有Si基板、BOX层、以及种子层的P+型半导体区域10的SOI基板上，形成以外延生长形成的P-型半导体层11。

接着，通过离子注入法，将N+型半导体区域12和13以及P型半导体区域14形成在P-型半导体层11内。

接着，在P-型半导体层11的界面S1一侧依次形成层间绝缘膜17、连接插头18、金属布线19、层间绝缘膜26。

接着，对层间绝缘膜26与半导体基板27进行结合，利用研磨工序或蚀刻工序去除SOI基板中的Si基板和BOX层。

最后，在P+型半导体区域10上形成透明电极20。

在上述的构成中，若在P+型半导体区域10(P-型半导体层11)与N+型半导体区域12之间施加反向偏压，则在N+型半导体区域13与P+型半导体区域10之间被耗尽化。据此，对入射的光子hν进行光电转换的光电转换区域PD扩大到图6所示的范围。而且，由P型半导体区域14与N+型半导体区域13夹着的区域的电场强度若成为规定的值以上，则发生雪崩倍增区域AM。该规定的值根据材料、以及N+型半导体区域12与P型半导体区域14的距离而发生变化。例如，在材料为硅、该距离约为0.5μm至1.0μm的情况下，雪崩倍增区域AM的电场强度约为4×10⁵V/cm。

在图6中，从透明电极20一侧入射的光子hν透过透明电极20与P+型半导体区域10，当到达光电转换区域PD时被吸收，而产生电荷(电子-空穴对)。产生的电荷之中的电子移动向雪崩倍增区域AM，引起雪崩倍增。产生的倍增电子经由N+型半导体区域13、N+型半导体区域12，被输出到连接插头18。并且，产生的电荷之中的空穴经由透明电极20排出。

每当从连接插头18读出倍增电子时，求出成为噪声的暗电流比倍增电子的信号量低。暗电流的主要发生源是被形成在缺陷密度高的界面S1的空乏区域。通过本实施方式，在界面S1的空乏区域发生于N+型半导体区域12与P-型半导体层11的边界。在这种情况下，如图7所示，N+型半导体区域12由于相对于光电转换区域PD被形成为小的面积，因此能够降低暗电流。并且，在N+型半导体区域12中，希望是尽可能地形成得较小，希望形成的大小以及浓度为，即使在施加电压时，空乏层不会扩大到连接插头18的程度。

相反，N+型半导体区域13则希望形成得较大。雪崩倍增区域AM被形成在N+型半导体区域13与P型半导体区域14之间。因此，通过N+型半导体区域13的面积增大，在光电转换区域PD产生的电荷倍增区域扩大，能够检测光子的面积增加。此时，即使扩大N+型半导体区域13，从基板的界面S1产生的暗电流只要N+型半导体区域12不扩大就不会增加。N+型半导体区域12的大小例如是边长为100nm～10μm的大致正方形，浓度例如是10¹⁷～10²⁰cm^-3。N+型半导体区域13的大小例如是边长为1μm～1mm以上的大致正方形，比N+型半导体区域12大。

据此，越使N+型半导体区域13相对于N+型半导体区域12的面积增大，则相对于在界面S1产生的暗电流的S/N比增高。但是，优选为，N+型半导体区域13的相邻像素分离，不为电连接。在进行光信号检测时，在信号漏出到相邻像素的N+型半导体区域13的情况下，有发生串扰的可能性。在分离困难的情况下，可以在相邻的像素的N+型半导体区域13之间设置P型的半导体区域。

并且，优选为，在P型半导体区域14与N+型半导体区域13之间设置杂质浓度低的区域。在由高浓度的P型与高浓度的N型形成PN结的情况下，比起雪崩击穿而言更容易发生齐纳击穿。即，由于发生雪崩倍增的概率减少，因此有光子检测效率降低的可能性。

并且，在P型半导体区域14以过高的浓度、过厚的厚度来形成的情况下，即使在P+型半导体区域10(P-型半导体层11)与N+型半导体区域12之间施加反向偏压，从N+型半导体区域13伸长的空乏层截止于P型半导体区域14，因此会出现光电转换区域PD在界面S2侧难于延伸的情况。为此，P型半导体区域14的浓度以及厚度优选为，使P型半导体区域14与N+型半导体区域13之间发生雪崩倍增，并且，希望空乏层被形成为比P型半导体区域14延伸到界面S2侧。P型半导体区域14的浓度例如是10¹⁶～10¹⁸cm^-3。

并且，在N+型半导体区域13的周边发生电场集中，因边缘击穿而发生暗电流增加的情况下，通过在N+型半导体区域13的周边部形成低浓度的N型区域，从而可以降低周边部的浓度，使电场减弱。

并且，为了抑制在界面S1发生暗电流，可以在P-型半导体层11的界面S1上形成P型的半导体区域，从而也能够抑制在N+型半导体区域的周围扩展的空乏层。但是，在这种情况下，优选为在N+型半导体区域12的周围设置N-型、或P-型的电场缓和区域，以使在界面S1上形成强电场，不发生边缘击穿。

在本实施方式中，形成了N+型半导体区域15。如图7所示，N+型半导体区域15是被配置在P-型半导体层11的内部的第四半导体区域，与界面S1相接，在平面视的情况下，围在N+型半导体区域12的周围。在此构成中，由于能够在N+型半导体区域15使P-型半导体层11的表面的大部分为非活性化，因此能够将成为暗电流的发生源的空乏层面积抑制到最小限。据此，能够降低流入到P型半导体区域14的暗电流。N+型半导体区域15希望被形成为，为了降低因基板表面的缺陷而引起的暗电流，从而尽可能地与N+型半导体区域12分离，并靠近N+型半导体区域12。

N+型半导体区域15如图7所示，被配置成由多个像素30共享。并且，在将N+型半导体区域15设为高浓度的P型的情况下，若为了引起雪崩倍增而施加高的反向偏压，则会在基板表面的PN结形成强电场，因此会有因边缘击穿而导致暗电流恶化的情况。

光电二极管阵列3进一步具备P型半导体区域16。P型半导体区域16是被配置在N+型半导体区域13与N+型半导体区域15之间的第六半导体区域，并且是被配置在N+型半导体区域12与N+型半导体区域15之间的第五半导体区域。P型半导体区域16的杂质浓度比P-型半导体层11的杂质浓度高。

通过此构成，能够防止N+型半导体区域15与N+型半导体区域12之间、以及N+型半导体区域15与N+型半导体区域13之间的导通、从而能够防止检测到的光信号漏出。并且，由于能够提高N+型半导体区域15与N+型半导体区域12之间的电荷分离能力，因此能够缩小N+型半导体区域15与N+型半导体区域12之间的距离。据此，被形成在N+型半导体区域12的周围的P-型半导体层11的表面的空乏层面积减少，从而能够抑制因表面缺陷而引起的暗电流。并且，由于能够提高N+型半导体区域13与N+型半导体区域15之间的电荷分离能力，因此，能够将N+型半导体区域13形成在P-型半导体层11的表面、即比界面S1浅的位置。据此，能够容易地抑制N+型半导体区域15的浓度分布的扩大。

并且，在P型半导体区域16与N+型半导体区域12之间残留P-型半导体层11的一部分，以作为杂质浓度低的区域。即，P型半导体区域16与N+型半导体区域12之间的区域的杂质浓度，比P型半导体区域16的杂质浓度低。据此，在N+型半导体区域12与P型半导体区域16之间不形成陡峭的PN结，从而能够抑制隧道电流经由表面缺陷的流动。

并且，在抑制P型半导体区域16的浓度等而使被形成在表面的电场强度减弱，能够忽视隧道电流的情况下，P型半导体区域16也可以与N+型半导体区域12接触。作为这种情况下的制造方法，可以通过以离子注入到P型半导体区域16的方法，来形成N+型半导体区域12。

并且，P型半导体区域16与N+型半导体区域13相离配置，并与N+型半导体区域15相接。即，P型半导体区域16与N+型半导体区域13相比，被配置在离N+型半导体区域15更近的位置。这意味着，例如在通过离子注入来形成P型半导体区域16的情况下，P型半导体区域16的注入深度比N+型半导体区域13，接近于N+型半导体区域15。通过此构成，P型半导体区域16与N+型半导体区域13之间的电场被缓和，从而能够抑制因电场强度增高而造成的的暗电流的增加。

并且，为了引起雪崩倍增，因此优选为在N+型半导体区域12与P+型半导体区域10(P-型半导体层11)之间施加反向偏压的同时，在N+型半导体区域15与P+型半导体区域10(P-型半导体层11)之间也施加反向偏压(第一电压)。据此，能够将因基板表面的表面缺陷而产生的暗电流之中的电子的一部分流入到N+型半导体区域15，从而能够减少流入到N+型半导体区域12的暗电流。

并且，在进行光检测而信号电荷溢流时，能够将信号流入到N+型半导体区域15。据此，能够抑制信号漏出到相邻像素的N+型半导体区域12。为了得到这种效果，优选为N+型半导体区域12与N+型半导体区域15之间的势垒，比N+型半导体区域12与相邻像素中的N+型半导体区域12之间的势垒低。

而且优选为，使被施加在N+型半导体区域15与P+型半导体区域10(P-型半导体层11)之间的反向偏压(第一电压)，比施加在N+型半导体区域12与P+型半导体区域10(P-型半导体层11)之间的反向偏压(第二电压)高。据此，流入到N+型半导体区域15的暗电流增加，与此同时能够抑制流入到N+型半导体区域12的暗电流。

由于N+型半导体区域15比N+型半导体区域13离P型半导体区域14远，因此即使施加比N+型半导体区域12高的反向偏压也难于发生击穿。但是，关于N+型半导体区域15与N+型半导体区域12之间的电压，优选为在暗时停留在能够使N+型半导体区域15与N+型半导体区域12分离的高度。为了抑制流入到N+型半导体区域15的暗电流，用于将电压施加到N+型半导体区域15的连接插头18A优选为被配置在即使施加电压也不会进行耗尽化的位置。

并且，优选为在平面视的情况下，P型半导体区域14被形成得比N+型半导体区域13大。比起P型半导体区域14而言，在界面S2一侧由光电转换而产生的信号电荷的电子，容易流向P型半导体区域14中电势正方向的最高的位置。在使P型半导体区域14比N+型半导体区域13小的情况下，电子容易流入到P型浓度低、且电场强度也低的P型半导体区域14的周边部。因此，不经过雪崩倍增区域AM的电荷不容易引起雪崩倍增，从而光子检测效率降低。并且，在得到充分地光子检测效率的情况下，也可以使P型半导体区域14相对于N+型半导体区域13缩小。据此，能够使N+型半导体区域13周边的电场强度减弱，从而防止N+型半导体区域13周边的边缘击穿。

并且，如图6所示，P型半导体区域14以由多个像素30共享的方式而被配置，在平面视的情况下，不是按每个像素30分离，而是在面内均一地形成。在此构成中，在P型半导体区域14与P+型半导体区域10(P-型半导体层11)之间由光电转换而产生的电荷之中的电子，容易流向被施加了反向偏压的N+型半导体区域13。因此，容易穿过雪崩倍增区域AM，从而能够增加光子检测效率。

并且，P型半导体区域14也可以在以外延生长来形成P-型半导体层11的过程中，通过变更杂质浓度，进行外延生长来形成。通过此构成，针对以离子注入法来形成P型半导体区域14的情况下，能够降低雪崩倍增区域AM的缺陷密度，从而能够抑制从基板内发生的暗电流。据此，能够抑制因暗电流倍增而发生的倍增电子。

并且，N+型半导体区域13也可以在以外延生长来形成P-型半导体层11的过程中，通过变更掺杂物以及杂质浓度，进行外延生长来形成。根据此构成，对于以离子注入法来形成N+型半导体区域13的情况而言，能够降低雪崩倍增区域AM的缺陷密度，从而能够抑制从基板内发生的暗电流。据此，也能够抑制因暗电流倍增而发生的倍增电子。

并且，在以规定的面积来形成N+型半导体区域13的情况下，通过在以外延生长而形成的N+型半导体区域13的周围以离子注入法注入P型的杂质，来与杂质浓度抵消，从而进行与相邻像素的分离。

以外延生长形成的区域不论是P型半导体区域14以及N+型半导体区域13这双方，还是仅为其中一方，均能够降低缺陷密度。在通过外延生长来形成的情况下，由于杂质浓度或厚度被变更，因此也可以采用离子注入法来添加杂质。不过，为了在雪崩倍增区域AM不易发生因离子注入造成的缺陷，则希望在外延生长时以规定的浓度来形成杂质浓度。

并且，在本实施方式中，除了图6所示的背面照射型的光检测器之外，也可以在P+型半导体基板上形成P-型半导体层11，从界面S一侧向光电转换区域PD照射光。比起N+型半导体区域13而言，在界面S1侧通过光电转换而产生的信号电荷由于难于经过雪崩区域AM，因此优选采用即使在光电转换区域PD也容易发生光电转换的红色光或红外光检测用途的光检测器。并且，此时为了不使连接插头18以及金属布线19在光电转换区域PD重叠，因此希望将N+型半导体区域12配置到N+型半导体区域13的端部附近。

并且，在本实施方式中，例如P+型半导体区域10的杂质浓度为例如10¹⁷～10¹⁹cm^-3。并且，P-型半导体层11的杂质浓度例如为10¹³～10¹⁶cm^-3。并且，N+型半导体区域12的杂质浓度例如为10¹⁷～10²⁰cm^-3。并且，N+型半导体区域13的杂质浓度例如为10¹⁷～10¹⁹cm^-3。并且，P型半导体区域14的杂质浓度例如为10¹⁶～10¹⁸cm^-3。并且，N+型半导体区域15的杂质浓度例如为10¹⁶～10¹⁸cm^-3。并且，P型半导体区域16的杂质浓度例如为10¹⁶～10¹⁸cm^-3。

(实施方式4)

实施方式1～3所涉及的光电二极管以及光电二极管阵列能够适用于固体摄像元件。以下参照图8以及图9，对实施方式4所涉及的固体摄像元件的结构进行说明。

图8是实施方式4所涉及的固体摄像元件的截面图，图9是实施方式4所涉及的固体摄像元件的平面图。并且，图9是图8所示的界面S3上的平面图。

本实施方式所涉及的固体摄像元件100为，多个像素30A在半导体基板21上被配置成矩阵状。多个像素30A分别具备：光电转换部101、检测电路部201、以及接合部301，光电转换部101与检测电路部201电连接。

光电转换部101是实施方式3中的光电二极管阵列3。如图9所示，金属布线19与相邻像素电绝缘，与检测电路部201电连接。金属布线19A与相邻像素电连接，以能够在所有的像素30A施加相同的电压的方式而被配置。

检测电路部201具备：p型的半导体基板21、n-型的电荷蓄积部22、金属布线23、连接插头24、以及作为绝缘膜的布线层间膜25。电荷蓄积部22被配置在半导体基板21内，蓄积来自光电转换部101的信号电荷。金属布线23是被配置在电荷蓄积部22的光电转换部101侧的表面上的布线。连接插头24对电荷蓄积部22与金属布线23电连接。

检测电路部201具备后述的复位电路等，为了减少图的繁琐，在此省略该电路等的图示。金属布线23例如由主要包括Al、Cu、Ti的任一个的金属构成。连接插头24例如主要由含有W(钨)的金属构成。

接合部301对光电转换部101与检测电路部201电连接。接合部301具备：接合凸块金属31、被配置在光电转换部101侧的接合基底金属32、以及被配置在检测电路部201侧的接合基底金属33。接合凸块金属31例如由锡(Sn)和银(Ag)的合金构成。该合金由于熔点在220℃以下，因此能够以低温对光电转换部101与检测电路部201进行接合。为此，在进行上述接合时，光电转换部101以及检测电路部201不易受到温度造成的不良影响。并且，接合凸块金属31可以是含有Au的合金。由于这种合金能够通过电镀法或蒸镀法等容易地形成窄间距的凸块，因此适用于窄间距的像素阵列的光电转换部101和检测电路部201的接合。

并且，由光电转换部101、检测电路部201、以及接合部301围起的空间中被填满树脂34。由树脂34等填满的情况与上述空间没有被填满的情况相比，固体摄像元件100的强度增加。另外，上述空间也可以不由树脂34等填满。

在由N+型半导体区域13与P型半导体区域14夹着的区域的电场强度为规定的值以上时，发生雪崩倍增区域AM。该规定的值根据材料、以及N+型半导体区域13与P型半导体区域14的距离而发生变化。例如，在材料为硅，上述距离约为0.5μm至1.0μm的情况下，雪崩倍增区域AM的电场强度约为4×10⁵V/cm。

从光电转换部101的上方入射的光子hν透过透明电极20和P+型半导体区域10，而到达P-型半导体层11。这样，在P-型半导体层11吸收，而发生电荷(电子-空穴对)。产生的电荷之中的电子向雪崩倍增区域AM移动，从而引起雪崩倍增。产生的倍增电子经由N+型半导体区域13、以及N+型半导体区域12，而被输出向检测电路部201侧。并且，产生的电荷之中的空穴经由透明电极20被排出。

有可能成为噪声的基板表面的暗电流在形成于N+型半导体区域12的周围的空乏层发生。在此构成中，如实施方式3的记载所示，通过P-型半导体层11的表面的空乏层面积被抑制得较小，并且利用N+型半导体区域15来吸收暗电流，从而能够将因基板表面的缺陷而发生的暗电流抑制为非常小。并且，通过对P型半导体区域14以及N+型半导体区域13的至少一方进行低缺陷的外延生长来形成，从而因基板内的缺陷发生的暗电流也被减少。

并且，在本实施方式中，虽然是将光电转换部101所产生的电子-空穴对中的电子作为信号电荷来读出，即采用了所谓的电子读出方式，但是并非受此所限。通过在将p型替换为n型的同时，将n型替换为p型，改变电压条件，从而将空穴作为信号电荷读出，即能够采用所谓的空穴读出方式。

接着，利用图10，对本实施方式所涉及的固体摄像元件的信号检测方式进行说明。

图10是实施方式4所涉及的固体摄像元件的等价电路图。在该图中，当光入射到光电转换部101时，在光电转换部101的内部发生信号电荷，据此，倍增電流i流动。在作为电容器的电荷蓄积部22中蓄积Q＝∫idt的电荷。在将电荷蓄积部22的静电容量作为C时，该蓄积电荷作为电压变化量Q/C而被检测。通过细微加工技术，形成静电容量C小的电荷蓄积部22，从而能够使电压变化量Q/C增大。例如，在将像素大小设为25μm×25μm、将电荷蓄积部22的大小设为10μm×10μm、将厚度(与光电转换部101的受光面垂直的方向的一个边长)设为1μm时，静电容量C大致成为10fF。在以比击穿电压V_BD小的电压进行驱动的线性模式工作中，若将光电转换部101的倍增率设为100倍，则入射一个光子，信号电荷被生成，倍增后的电荷量成为Q＝1.6×10^-17[C]。因此，在电荷蓄积部22的电压变化量为V_c＝Q/C＝1.6[mV]，作为能够被检测的值来输出。这样，通过利用容量负荷型的检测电路来检测来自光电转换部101的信号电荷，从而即使在以低的电压来驱动的情况下也能够检测到微弱光。

在本实施方式所涉及的固体摄像元件100中，通过抑制基板表面的暗电流，从而能够降低对来自光电转换部101的信号电荷的误检测。并且，通过抑制基板内的暗电流，从而能够抑制因暗电流倍增而生成假的信号电荷。并且，即使是倍增率低的信号电荷也能够进行检测。据此，能够明显地提高固体摄像元件100的S/N比。

接着，利用图11对本实施方式所涉及的固体摄像元件100的集成化进行说明。

图11是示出实施方式4所涉及的固体摄像元件的集成化的概念图。如该图所示，具有光电转换部101被层叠于容量負荷型的检测电路部201上的结构的像素30A被排列成矩阵状。根据此构成，由于可以不必将检测电路部201配置到像素区域之外，因此能够增加像素区域的面积。

并且，通过累计相邻的多个像素30A的光检测数据，从而能够分别对信号(S)以及噪声(N)等级进行平均化，因此能够对S/N比进行向对地弥补。因此，无需像以往那样，与光源同步地对S/N比进行弥补。即，本实施方式所涉及的固体摄像元件100也能够实现对随机光的检测。

(实施方式5)

在本实施方式中，示出了噪声降低效果大的光电二极管阵列。

图12是实施方式5所涉及的光电二极管阵列的等价电路图。在该图中，作为一个例子示出了以4像素被配置成阵列状的情况下的等价电路图。

本实施方式所涉及的光电二极管阵列4的构成为，在图6所示的实施方式3所涉及的光电二极管阵列3中，N+型半导体区域12经由在各像素30具有相同的电阻值的电阻42而与信号线41连接。根据此构成，能够抑制在进行光检测时各个像素的峰值的不均一。据此，能够根据在光照射时流入到信号线41的电流的峰值，对入射的光子数进行同时识别。

例如，在光子hν入射到光电转换部101A以及101D的情况下，流入到信号线41的电流值i_SIG的波高成为在光电转换部101A以及101D产生的波高的合计值，即成为1光子检测时的波高的2倍的高度，根据波高能够识别出检测了2光子。

通过本实施方式所涉及的光电二极管阵列4的构成，由于能够降低基板表面的暗电流，因此能够抑制因暗电流造成的输出晃动。据此，能够正确地识别峰值。在本构成中，S/N比根据波高与暗电流来决定，由于暗电流由所有像素的合计值来决定，因此通过抑制暗电流而能够使噪声降低效果增大。并且，电阻42例如由多晶硅等形成。

(效果等)

如以上所述，上述的实施方式所涉及的光电二极管的一个形态为，将通过光电转换而产生的电荷在雪崩区域倍增的光电二极管1具备：P-型半导体层11，具有界面S1、以及与界面S1相对的界面S2；N+型半导体区域12，被配置在P-型半导体层11的内部，与界面S1相接；N+型半导体区域13，被配置在P-型半导体层11的内部，与N+型半导体区域12连接，以及被配置在N+型半导体区域13与界面S2之间的P型半导体区域14，N+型半导体区域12、N+型半导体区域13、以及P型半导体区域14的杂质浓度分别比P-型半导体层11的杂质浓度高，雪崩区域是在P-型半导体层11的内部由N+型半导体区域13与P型半导体区域14夹着的区域，N+型半导体区域12在平面视的情况下，面积比N+型半导体区域13小。

通过此构成，由于被形成在基板表面的空乏层仅被形成在N+型半导体区域12的周围，因此成为噪声的暗电流量依存于面积小的N+型半导体区域12的大小。并且，光子检测所需要的发生雪崩倍增的区域依存于面积大的N+型半导体区域13与P型半导体区域14之间的面积。据此，相对于雪崩倍增区域的面积，能够将半导体层表面的暗电流发生源的面积抑制得较小，因此，与以往技术相比能够减少暗电流。

界面S1中的空乏区域发生在N+型半导体区域12与P-型半导体层11的边界。在这种情况下，由于N+型半导体区域12能够以相对于光电转换区域PD小的面积来形成，因此能够减少暗电流。从而能够实现暗电流低且灵敏度高的光检测器。

在此，也可以是，光电二极管2进一步具有被配置在P-型半导体层11的内部与界面S1相接的N+型半导体区域15，且在平面视的情况下，围在N+型半导体区域12的周围。

据此，由于P-型半导体层11的表面(界面S1)的大部分在N+型半导体区域15中为非活性化，因此能够将成为暗电流的发生源的空乏层面积抑制到最小限。这样，能够减少流入到P型半导体区域14的暗电流。

在此也可以是，光电二极管2进一步具有被配置在P型半导体区域14与N+型半导体区域12之间的P型半导体区域16，P型半导体区域16的杂质浓度比P-型半导体层11的杂质浓度高。

据此，能够防止N+型半导体区域15与N+型半导体区域12之间的导通，从而能够防止检测的光信号漏出。并且，由于能够提高N+型半导体区域15与N+型半导体区域12之间的信号电荷分离能力，因此，能够缩小N+型半导体区域15与N+型半导体区域12之间的距离。据此，被形成在N+型半导体区域12的周围的P-型半导体层11的表面的空乏层面积减少，从而能够抑制因表面缺陷而造成的暗电流。

在此也可以是，P型半导体区域16与N+型半导体区域12之间的区域的杂质浓度比P型半导体区域16的杂质浓度低。

据此，在N+型半导体区域12与P型半导体区域16之间不会形成陡峭的PN结，因此能够抑制穿过表面缺陷的隧道电流的流动。

在此也可以是，光电二极管2还具有被配置在N+型半导体区域15与N+型半导体区域13之间的P型半导体区域16，P型半导体区域16的杂质浓度比P-型半导体层11的杂质浓度高。

据此，能够防止N+型半导体区域15与N+型半导体区域13之间的导通，从而能够防止检测的光信号漏出。

在此也可以是，P型半导体区域16被配置在，比N+型半导体区域13离N+型半导体区域15近的位置。

据此，P型半导体区域16与N+型半导体区域13之间的电场得到缓和，从而能够抑制因电场强度增高而导致的暗电流的增加。

在此也可以是，在N+型半导体区域15与P-型半导体层11之间施加反向偏压的第一电压。

据此，因基板表面的表面缺陷而产生的暗电流之中的电子的一部分能够流入到N+型半导体区域15，从而能够减少流入到N+型半导体区域12的暗电流。

在此也可以是，在N+型半导体区域12与P-型半导体层11之间施加反向偏压的第二电压，第一电压比第二电压高。

据此，流入到N+型半导体区域15的暗电流增加，据此能够抑制流入到N+型半导体区域12的暗电流。

在此也可以是，P型半导体区域14被配置在P-型半导体层11的内部，在平面视中具有比N+型半导体区域13大的面积。

据此，由于电子穿过雪崩倍增区域AM，因此，电荷难于引起雪崩倍增，从而能够提高光子检测效率。

在此也可以是，P型半导体区域14通过生长结晶法，而被形成为连续于P-型半导体层11。

据此，相对于以离子注入法来形成P型半导体区域14的情况而言，能够降低雪崩倍增区域AM的缺陷密度，从而能够抑制在P型半导体区域14内发生的暗电流。同时也抑制了因暗电流倍增而发生的倍增电子。

在此也可以是，N+型半导体区域13通过生长结晶法，而被形成为连续于P-型半导体层11。

据此，相对于以离子注入法来形成N+型半导体区域13的情况而言，能够降低雪崩倍增区域AM的缺陷密度，从而能够抑制在N+型半导体区域13内发生的暗电流。

在此也可以是，光从界面S1以及界面S2之中的界面S2侧照射。

在此也可以是，P型半导体区域14被配置在P-型半导体层11的内部，不在界面S2露出，光电二极管2进一步具有被配置在界面S2上的P+型半导体区域10，P+型半导体区域10的杂质浓度比P-型半导体层11的杂质浓度高。

据此，能够使P-型半导体层11的表面的大部分在N+型半导体区域15中为非活性化，因此能够将成为暗电流的发生源的空乏层面积抑制到最小限。据此，能够减少流入到P型半导体区域14的暗电流。

在此也可以是，进一步具备：与N+型半导体区域13电连接的电阻42、以及经由电阻42与N+型半导体区域13连接的信号线41。

据此，能够抑制在进行光检测时每个像素中的峰值的不均一。因此，能够根据在光照射时流入到信号线41的电流的峰值，对入射的光子数进行同时识别。

并且，上述实施方式所涉及的光电二极管阵列3也可以具备多个具有上述光电二极管的像素30。

据此，界面S1中的空乏区域发生在N+型半导体区域12与P-型半导体层11的边界。在这种情况下，相对于光电转换区域PD，N+型半导体区域12能够以小的面积来形成，因此能够减少暗电流。从而，能够实现暗电流少且灵敏度高的光检测器。

在此也可以是，P型半导体区域14以由多个像素30共享的方式而被配置。

据此，在P型半导体区域14与P+型半导体区域10(P-型半导体层11)之间因光电转换而产生的电荷之中的电子，容易流向被施加了反向偏压的N+型半导体区域13。因此，能够容易地穿过雪崩倍增区域AM，从而能够提高光子检测效率。

在此也可以是，N+型半导体区域15以由多个像素30共享的方式而被配置。

在此也可以是，通过对P型的杂质进行离子注入，从而使N+型半导体区域13按每个像素30而分离。

在此也可以是，具备：上述的光电二极管或上述的光电二极管阵列；与N+型半导体区域12电连接、且对在雪崩区域被倍增的电荷进行蓄积的电荷蓄积部22；以及对被蓄积在电荷蓄积部22的电荷进行检测的检测电路。

(其他的实施方式)

以上对本申请的实施方式所涉及的光电二极管、光电二极管阵列、以及固体摄像元件进行了说明，但是本申请并非受上述实施方式1～5所限。

例如，可以对上述实施方式1～5所涉及的光电二极管、光电二极管阵列、以及固体摄像元件的的功能之中的至少一部分进行组合。

并且，上述所使用的所有数字是为了对本申请进行具体说明所举出的例子，本申请并非受这些例子中的数字所限。

并且，以上所示的各个构成要素的材料均是为了对本申请进行具体说明而举出的例子，本申请并非受这些例子的中材料所限。并且，构成要素间的连接关系也是为了对本申请进行具体说明所举出的例子，实现本申请的功能的连接关系并非受这些例子所限。

并且，在不脱离本申请的主旨的范围内，针对本实施方式执行本领域技术人员所能够想到的范围内的变更而得到的各种变形例均包含在本申请中。

本申请所涉及的光电二极管能够适用于对单一光子进行检测的高灵敏度光检测器、高灵敏度固体摄像装置等。

符号说明

1、2 光电二极管

3、4 光电二极管阵列

10 P+型半导体区域

11 P-型半导体层

12、13、15 N+型半导体区域

14 P型半导体区域

16 P型半导体区域

17、26 层间绝缘膜

18、18A、24 连接插头

19、19A、23 金属布线

20 透明电极

21 半导体基板

22 电荷蓄积部

25 布线层间膜

27 半导体基板

30、30A 像素

31 接合凸块金属

32、33 接合基底金属

34 树脂

41 信号线

42 电阻

100 固体摄像元件

101、101A、101B、101C、101D 光电转换部

201 检测电路部

301 接合部

AM 雪崩倍增区域

PD 光电转换区域

S1、S2、S3 界面