使用单一探针测试芯片的多个连接垫的测试装置及方法与流程

本发明涉及一种测试装置及测试方法，尤其涉及一种在切割道上短路多个连接垫，以使用单一探针测试芯片的多个连接垫的测试装置及测试方法。

背景技术：

现今半导体工艺已发展成熟，且半导体工艺的卓越技术使集成电路的应用越来越广泛，民众所使用的电子产品大多数都使用集成电路芯片做为核心元件，而用于控制电子产品。半导体工艺过程的演进越来越精密，因此现今发展出许多种测试设备及测试方式，以针对集成电路芯片进行测试，例如：集成电路芯片的连接垫测试(PAD test)，其是针对集成电路芯片中用于打线(wire-bonding)或金凸块(gold bump)的连接垫进行测试，以避免连接垫无法运作的集成电路芯片进行封装出货，进而防止瑕疵品流于市面上。

图1为一晶圆(wafer)1的示意图。晶圆1包含多个芯片(die)10，其中芯片10的周围形成有切割道(Scribe line)12。当晶圆1制作完成后随即进行连接垫测试。接着，晶圆1进行封装及分割工艺过程，将用于包覆芯片10的封装胶体形成于其上，同时沿着切割道12切割以将各芯片10分割，以准备包装出货。

然而，随着半导体工艺过程越来越精密的情况下，连接垫的数量也有增加的趋势，为了在固定面积下的晶圆增设集成电路芯片，进而提高生产效率，所以连接垫的尺寸也对应缩小且越来越密集。再者，由于现有测试装置(例如，探针卡(probe card))的测试探针数量必须相等于单一集成电路芯片的所有连接垫数量，因此现有测试装置的测试探针数量必须相对增加，且分布也更为密集，以分别对应连接垫的位置，所以测试装置的电路设计也会更加复杂，而造成测试装置的制作难度上升。此外，测试探针分布的密集度增加(例如，探针之间的距离(pitch)太近)会导致测试装置的成本随之增加，且使用寿命也较短。

因此，如何针对上述问题而提出一种用于测试连接垫的测试装置，以改善现有连接垫测试的缺点，并提升连接垫测试的可靠度，实为业界的重要课题之一。

技术实现要素：

因此，本发明的主要目的在于提供一种在切割道上短路多个连接垫，以使用单一探针测试芯片的多个连接垫的测试装置及测试方法。

本发明公开一种测试装置，用于测试一晶圆上的一芯片，其中该至少一芯片周围形成有切割道。该测试装置包含有一测试电路、多个短路元件以及多个测试探针。该测试电路耦接于该至少一芯片，用来产生一第一控制信号至该至少一芯片，使该至少一芯片产生多个测试信号。该多个短路元件形成于该切割道上，其中该多个短路元件的每一者用来短路该至少一芯片的多个连接垫，且该多个连接垫包含一待测连接垫及至少一非待测连接垫。该多个测试探针耦接于该多个短路元件及该测试电路，用来通过该多个短路元件从该待测连接垫接收该多个测试信号，使该测试电路根据该多个测试信号产生一测试结果。

本发明另公开一种测试方法，用于测试一晶圆上的一芯片，其中该至少一芯片周围形成有切割道。该测试方法包含有产生一第一控制信号至该至少一芯片，使该至少一芯片产生一多个测试信号；于该切割道上形成多个短路元件，其中该多个短路元件的每一者用来短路该至少一芯片的多个连接垫，且该多个连接垫包含一待测连接垫及至少一非待测连接垫；通过该多个短路元件从该待测连接垫接收该多个测试信号；以及根据该多个测试信号产生一测试结果。

附图说明

图1为一晶圆的示意图。

图2为本发明实施例一测试装置的示意图。

图3为本发明实施例另一测试装置的局部示意图。

图4为本发明实施例另一测试装置的局部示意图。

图5绘示执行切割工艺过程后的芯片。

图6为本发明实施例用于测试芯片的连接垫的流程图。

其中，附图标记说明如下：

10 芯片

11 信号处理电路

12 切割道

20、30、40 测试装置

21 测试电路

22、32、43 短路元件

23、33、42 测试探针

P1～PM 连接垫

T1～TN 测试信号

CT1、CT2 控制信号

T_rst 测试结果

60 流程

600～606 步骤

具体实施方式

图2为本发明实施例一测试装置20的示意图。测试装置20可为一探针卡(Probe card)，用于测试图1的晶圆1的芯片10。测试装置20包含有一测试电路21、多个短路元件22以及多个测试探针23。

测试电路21耦接于芯片10，用来产生一控制信号CT至芯片10，使芯片10产生测试信号T1～TN。短路元件22形成于切割道12中，用来短路芯片10的多个连接垫，且该多个连接垫包含一待测连接垫及至少一非待测连接垫。为便于说明，在本实施例中，短路元件22短路二连接垫P1及P2，并假设待测连接垫为P1，而非待测连接垫为P2。

测试探针23耦接于短路元件22及测试电路21，用来通过短路元件22从待测连接垫P1接收测试信号T1～TN，使测试电路20根据测试信号T1～TN产生一测试结果T_rst。如此一来，操作人员可根据测试结果T_rst，判断芯片10是否正常操作，以进行后续分割工艺过程及封装出货。

请注意，芯片10的电路设计通常内建有多个开关(或切换元件、可调阻抗电路等)以及一信号处理电路11，因此可通过信号处理电路11执行相关功能的运算，并通过信号处理电路11控制多个开关，进而达成所需的信号输出与输入。据此，本发明利用上述芯片10的功能来协助测试装置20进行测试。

具体而言，信号处理电路11耦接于测试电路21，用来根据控制信号CT1，产生一控制信号CT2以及测试信号T1～TN。多个开关分别耦接于多个连接垫及信号处理电路11，用来根据控制信号CT2，连接待测连接垫与信号处理电路11的连结，以及断开非待测连接垫与信号处理电路11的连结，以通过待测连接垫输出测试信号T1～TN。

以输出测试信号T1为例，当控制信号CT1指示待测连接垫为P1且非待测连接垫为P2时，信号处理电路11产生控制信号CT2至对应连接垫P1及P2的多个开关，连接待测连接垫P1与信号处理电路11的连结，以及断开非待测连接垫P2与信号处理电路11的连结。反之，当控制信号CT1指示待测连接垫为P2且非待测连接垫为P1时，信号处理电路11产生控制信号CT2至对应连接垫P1及P2的多个开关，连接待测连接垫P2与信号处理电路11的连结，以及断开非待测连接垫P1与信号处理电路11的连结。如此一来，测试装置20可使用单一测试探针23来测试二个连接垫，如此即可减少测试芯片10所需的探针数量。

图3为本发明实施例一测试装置30的局部示意图。测试装置30包含测试探针33以及形成于切割道12上的多个短路元件32，每一短路元件32用来同时短路四个连接垫P1、P2、P3及P4。测试装置30可输出控制信号CT1来指示四个连接垫P1、P2、P3及P4中的一者为待测连接垫以及其余三者为非待测连接垫。例如，若连接垫P2为待测连接垫，则连接垫P1、P3及P4为非待测连接垫。接着，芯片10可控制对应连接垫P1、P2、P3及P4的多个开关，连接待测连接垫P2与信号处理电路11(未绘示)的连结，以及断开非待测连接垫P1、P3及P4与信号处理电路11的连结。以此类推，测试装置30可使用单一测试探针33来测试四个连接垫，如此即可减少测试芯片10所需的探针数量。

图4为本发明实施例一测试装置40的局部示意图。测试装置40包含测试探针43以及形成于切割道12上的多个短路元件42，每一短路元件42用来同时短路M个连接垫P1～PM。测试装置40可输出控制信号CT1来指示M个连接垫P1～PM中的一者为待测连接垫以及其余(M-1)者为非待测连接垫。例如，若连接垫P2为待测连接垫，则连接垫P1及P3～PM为非待测连接垫。接着，芯片10可控制对应连接垫P1～PM的多个开关，连接待测连接垫P2与信号处理电路11(未绘示)的连结，以及断开非待测连接垫P1及P3～PM与信号处理电路11的连结。以此类推，测试装置40可使用单一测试探针43来测试M个连接垫，如此即可减少测试芯片10所需的探针数量。

从上述图2至图4的实施例可知，假设短路元件可同时短路M个连接垫，且芯片10总共有K个连接垫。本发明的测试电路仅需M分之一的测试探针数量即可测试单一芯片10的所有连接垫(其中，N＝K/M，N为测试探针数量)。换言之，本发明的测试电路可通过较少的测试探针数量来测试单一芯片10的所有连接垫。当测试探针数量减少时，可增加测试探针之间的间隔(Pitch)，如此可降低制作测试探针卡难度，进而提升测试探针卡的良率及使用寿命。

另一方面，当测试探针数量减少时，虽然测试时间会相对增加，但减少测试探针带来的效益(包含节省的材料成本及降低的制作难度)优于增加测试时间的成本，因此本发明的测试装置在业界仍具备一定的竞争力。实务上，短路元件同时短路二至八个连接垫(M个连接垫实质上包含二至八个连接垫，即M＝2～8)所增加的测试时间是在可容忍的范围内。

图5绘示执行切割工艺过程后的芯片10。测试装置20、30及43分别包含一切割单元(未绘于图式)，耦接于测试电路21，用来在芯片10测试完成后，沿切割道12进行分割工艺过程，以分离芯片10并分别去除短路元件22、32及43。切割单元用来执行芯片10在生产工艺过程中的一道切割工艺过程，切割单元可以是任何用来进行切割工艺过程(Dicing)的相关设备，例如雷射切割器、钻头、刀具等。由于短路元件形成于切割道上，因此芯片10在进行分割工艺过程时，短路元件可随着切割道一并被切除，因此不会增加额外的工艺过程及相关费用来移除短路元件。值得注意的是，本发明提前在晶圆产出阶段即进行测试，因此在进行分割工艺过程前即可根据测试结果筛选出优良芯片并且淘汰不良芯片，只有优良芯片才会进行后续的封装工艺过程，以确保出货质量。

简言之，本发明在切割道上设置短路元件来同时短路芯片的多个连接垫，同时利用芯片内部的开关来连接待测连接垫并断开非待测连接垫，以通过待测连接垫输出测试信号，得知相对应的测试结果。因此，本发明的测试电路可使用单一测试探针来测试多个连接垫，即可通过较少的测试探针数量来测试单一芯片的所有连接垫。当测试探针数量减少时，可增加测试探针之间的间隔，如此可降低制作测试探针卡难度，进而提升测试探针卡的良率及使用寿命。此外，由于短路元件形成于切割道上，芯片在进行分割工艺过程时，短路元件可随着切割道一并被切除，因此不会增加额外的工艺过程及相关费用来移除短路元件。

上述实施例的操作可归纳为一测试流程60，如图6所示，测试流程60可用于测试装置，用于测试芯片的连接垫。测试流程60包含以下步骤。

步骤600：开始。

步骤601：产生一控制信号至至少一芯片，使该至少一芯片产生多个测试信号。

步骤602：于一切割道上形成多个短路元件，其中该多个短路元件的每一者用来短路该至少一芯片的多个连接垫，且该多个连接垫包含一待测连接垫及至少一非待测连接垫。

步骤603：通过该多个短路元件从该待测连接垫接收该多个测试信号。

步骤604：根据该多个测试信号产生一测试结果。

步骤605：沿该切割道进行一分割工艺过程，以分离该至少一芯片并去除该多个短路元件。

步骤606：结束。

测试流程60的详细操作说明可参考图2至图4的实施例，于此不赘述。步骤602转换至步骤603的过程为芯片根据控制信号连接待测连接垫与内部信号处理电路及断开非待测连接垫与内部信号处理电路的相关操作，详细操作说明也可参考图2至图4的实施例。

综上所述，本发明在切割道上设置短路元件来同时短路芯片的多个连接垫，同时利用芯片内部的开关来连接待测连接垫并断开非待测连接垫，以通过待测连接垫输出测试信号来得知相对应的测试结果。因此，本发明的测试电路可使用单一测试探针来测试多个连接垫，即可通过较少的测试探针数量来测试单一芯片的所有连接垫。当测试探针数量减少时，可增加测试探针之间的间隔，如此可降低制作测试探针卡的难度，进而提升测试探针卡的良率及使用寿命。此外，由于短路元件形成于切割道上，芯片在进行分割工艺过程时，短路元件可随着切割道一并被切除，因此不会增加额外的工艺过程及相关费用来移除短路元件。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。