半导体结构及其制作方法与流程

本发明是有关一种半导体结构及一种半导体结构的制作方法。

背景技术：

已知在制作半导体结构时，可将两晶圆通过间隔层接合，并于其中之一的晶圆形成硅通孔(Through Silicon Via；TSV)，使另一晶圆的焊垫裸露。

接着，可通过化学气相沉积制程(Chemical Vapor Deposition；CVD)于围绕硅通孔的晶圆表面、间隔层与焊垫上形成氧化层。之后，可施以蚀刻制程去除焊垫上的氧化层。如此一来，便可于晶圆表面与焊垫上的氧化层形成导电层。

然而，当两晶圆通过间隔层接合时，间隔层容易因压力与高温而往硅通孔的方向凸出，使得凸出的间隔层会与焊垫之间形成空穴。空穴会造成间隔层与焊垫之间的导电层易悬空而断裂，进而降低产品的良率。此外，化学气相沉积制程与蚀刻制程的设备昂贵，使半导体结构的制作成本难以降低。

技术实现要素：

本发明的一技术态样为一种半导体结构。

根据本发明一实施方式，一种半导体结构包含第一基底、第二基底、间隔层、光阻层与导电层。第一基底具有焊垫。第二基底具有通孔、壁面及相对的第一表面与第二表面，通孔贯穿第一表面与第二表面，壁面围绕通孔，且焊垫对齐通孔。间隔层位于第一基底与第二基底的第二表面之间，至少部分的间隔层往通孔的方向凸出。光阻层位于第二基底的第一表面与壁面上、凸出通孔的间隔层上、及焊垫与凸出通孔的间隔层之间。导电层位于光阻层 上与焊垫上。

在本发明一实施方式中，上述凸出通孔的间隔层具有弧面。

在本发明一实施方式中，上述弧面与焊垫之间形成空穴。

在本发明一实施方式中，上述光阻层填满于空穴中。

在本发明一实施方式中，上述第二基底的壁面与第二表面的连接处位于弧面的一端缘上，且弧面的另一端缘位于焊垫上。

在本发明一实施方式中，上述半导体结构还包含绝缘层。绝缘层位于第二基底的第二表面上。

在本发明一实施方式中，上述通孔的口径从第二基底的第一表面往第二表面的方向逐渐减小。

本发明的另一技术态样为一种半导体结构的制作方法。

根据本发明一实施方式，一种半导体结构的制作方法包含下列步骤：a)提供相接合的第一基底与第二基底，其中间隔层位于第一基底与第二基底之间；b)蚀刻该第二基底，以于第二基底形成通孔，其中第一基底的焊垫从通孔裸露，且间隔层至少部分往通孔的方向凸出；c)形成光阻层于第二基底背对间隔层的表面上、第二基底围绕通孔的壁面上、凸出通孔的间隔层上、及从通孔裸露的焊垫上；d)图案化光阻层，使至少部分焊垫从通孔裸露；以及e)形成导电层于光阻层上与从通孔裸露的焊垫上。

在本发明一实施方式中，上述步骤c)包含：以旋转涂布的方式形成光阻层。

在本发明一实施方式中，上述步骤c)包含：以喷雾涂布的方式形成光阻层。

在本发明一实施方式中，上述步骤d)包含：施以曝光处理于光阻层。经曝光处理后，施以显影处理于光阻层。

在本发明一实施方式中，上述步骤e)包含：以溅镀的方式形成导电层。

在本发明上述实施方式中，由于光阻层位于第二基底的第一表面与壁面上、凸出通孔的间隔层上、及焊垫与凸出通孔的间隔层之间，因此当导电层形成于光阻层上与焊垫上后，导电层不易于间隔层与焊垫之间悬空，可避免断裂，进而提升产品的良率。此外，本发明的半导体结构及其制作方法可省略已知的氧化层，因此可节省有关氧化层的化学气相沉积制程及蚀刻制程的成本，使半导体结构的制作成本得以降低。

附图说明

图1绘示根据本发明一实施方式的半导体结构的俯视图。

图2绘示图1的半导体结构沿线段2-2的剖面图。

图3绘示图2的半导体结构的局部放大图。

图4绘示根据本发明一实施方式的半导体结构的制作方法的流程图。

图5绘示根据本发明一实施方式的第二基底形成通孔后的俯视图。

图6绘示图5沿线段6-6的剖面图。

图7绘示图6的第二基底、间隔层与焊垫上形成光阻层后的俯视图。

图8绘示图7沿线段8-8的剖面图。

图9绘示图8的光阻层图案化后的俯视图。

图10绘示图9沿线段10-10的剖面图。

其中，附图中符号的简单说明如下：

100：半导体结构 110：第一基底

112：焊垫 120：第二基底

121：通孔 122：壁面

124：第一表面 126：第二表面

130：间隔层 132：弧面

140：光阻层 150：导电层

160：绝缘层 2-2：线段

6-6：线段 8-8：线段

10-10：线段 c：空穴

D：方向 e1：端缘

e2：端缘 P：连接处

R1：口径 R2：口径

S1～S5：步骤。

具体实施方式

以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些已知惯用的结构与元件在图式中将以简单示意的方式绘示。

图1绘示根据本发明一实施方式的半导体结构100的俯视图。图2绘示图1的半导体结构100沿线段2-2的剖面图。同时参阅图1与图2，半导体结构100包含第一基底110、第二基底120、间隔层130、光阻层140与导电层150。第一基底110具有焊垫112。第二基底120具有通孔121、壁面122及相对的第一表面124与第二表面126。通孔121贯穿第一表面124与第二表面126。壁面122围绕通孔121。第一基底110的焊垫112对齐第二基底120的通孔121。在本实施方式中，第一基底110与第二基底120的材质可以包含硅，例如尚未经切割制程的硅晶圆(silicon wafer)或经切割制程后的硅晶片。通孔121可以为硅通孔(Through Silicon Via；TSV)。

间隔层130位于第一基底110与第二基底120的第二表面126之间。至少部分的间隔层130往通孔121的方向凸出。光阻层140位于第二基底120的第一表 面124与壁面122上、凸出通孔121的间隔层130上、及焊垫112与凸出通孔121的间隔层130之间。导电层150位于光阻层140上与焊垫112上。

由于光阻层140位于第二基底120的第一表面124与壁面122上、凸出通孔121的间隔层130上、及焊垫112与凸出通孔121的间隔层130之间，因此当导电层150形成于光阻层140上与焊垫112上后，导电层150不易于间隔层130与焊垫112之间悬空，可避免断裂，进而提升产品的良率。

在本实施方式中，通孔121的口径从第二基底120的第一表面124往第二表面126的方向D逐渐减小，也就是说，口径R1大于口径R2。此外，半导体结构100还可包含绝缘层160。绝缘层160位于第二基底120的第二表面126上。在其他实施方式中，半导体结构100也可不具有绝缘层160。

图3绘示图2的半导体结构100的局部放大图。同时参阅图2与图3，当第一基底110与第二基底120通过间隔层130接合时，间隔层130会因压力与高温而往通孔121的方向凸出。在本实施方式中，凸出通孔121的间隔层130具有弧面132，且弧面132与焊垫112之间形成空穴c。此外，第二基底120的壁面122与第二表面126的连接处P位于弧面132的一端缘e1上，而弧面132的另一端缘e2位于焊垫112上。

由于光阻层140在烘烤前呈液态，因此能先涂布光阻层140于第二基底120的第一表面124与壁面122上、凸出通孔121的间隔层130上、及焊垫112与凸出通孔121的间隔层130之间，使光阻层140可填满于空穴c中。待光阻层140烘烤后，便可由液态转为固态。当导电层150形成于光阻层140上与焊垫112上后，导电层150便不易在空穴c的位置断裂。

本发明的半导体结构100因具有光阻层140，可省略已知的氧化层，因此可节省有关氧化层的化学气相沉积制程及蚀刻制程的成本，使半导体结构100的制作成本得以降低。

应了解到，在以下叙述中，已叙述过的元件连接关系与材料将不再重复 赘述，将说明半导体结构100的制作方法，合先叙明。

图4绘示根据本发明一实施方式的半导体结构的制作方法的流程图。半导体结构的制作方法包含下列步骤。首先在步骤S1中，提供相接合的第一基底与第二基底，其中间隔层位于第一基底与第二基底之间。接着在步骤S2中，蚀刻该第二基底，以于第二基底形成通孔，其中第一基底的焊垫从通孔裸露，且间隔层至少部分往通孔的方向凸出。之后在步骤S3中，形成光阻层于第二基底背对间隔层的表面上、第二基底围绕通孔的壁面上、凸出通孔的间隔层上、及从通孔裸露的焊垫上。接着在步骤S4中，图案化光阻层，使至少部分焊垫从通孔裸露。最后在步骤S5中，形成导电层于光阻层上与从通孔裸露的焊垫上。

在以下叙述中，将说明上述半导体结构的制造方法的各步骤。

图5绘示根据本发明一实施方式的第二基底120形成通孔121后的俯视图。图6绘示图5沿线段6-6的剖面图。同时参阅图5与图6，可先提供相接合的第一基底110与第二基底120，其中间隔层130位于第一基底110与第二基底120之间。第一基底110与第二基底120在接合前，间隔层130可位于第一基底110或第二基底120上，并不用以限制本发明。接着，可蚀刻(etching)第二基底120，以于第二基底120形成通孔121，使得第一基底110的焊垫112可从第二基底120的通孔121裸露。由于间隔层130在接合制程时会因压力与高温而凸出第二表面126与壁面122的连接处，因此在通孔121形成后，间隔层130至少部分会往通孔121的方向凸出。

图7绘示图6的第二基底120、间隔层130与焊垫112上形成光阻层140后的俯视图。图8绘示图7沿线段8-8的剖面图。同时参阅图7与图8，待通孔121形成后，可于第二基底120背对间隔层130的第一表面124上、第二基底120围绕通孔121的壁面122上、凸出通孔121的间隔层130上、及从通孔121裸露的焊垫112上形成光阻层140。在本实施方式中，可采用旋转涂布(spin coating)的 方式形成光阻层140。又或者，可采用喷雾涂布(spray coating)的方式形成光阻层140，依设计者需求而定。

图9绘示图8的光阻层140图案化后的俯视图。图10绘示图9沿线段10-10的剖面图。同时参阅图9与图10，待光阻层140形成后，可图案化光阻层140，使至少部分焊垫112从通孔121裸露。当图案化光阻层140时，可先施以曝光(exposure)处理于光阻层140。经曝光处理后，施以显影(develop)处理于光阻层140，使光阻层140形成连通通孔121的开口。

同时参阅图10与图2，待焊垫112从通孔121裸露后，便可于光阻层140上与从通孔121裸露的焊垫112上形成导电层150。在本实施方式中，可采用溅镀(sputtering)的方式形成导电层150。导电层150的材质可以包含铝。待导电层150形成于光阻层140与焊垫112上后，便可得到图2的半导体结构100。

本发明的半导体结构100的制作方法以光阻层140取代已知的氧化层，因此可节省有关氧化层的化学气相沉积制程及蚀刻制程的成本，使半导体结构100的制作成本得以降低。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。