半导体器件及其制造方法与流程

本申请要求于2015年6月5日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2015-0079606的优先权，该申请的内容以应用方式全文并入本文中。

技术领域

示例实施例涉及一种半导体器件和/或其制造方法。更具体地说，示例实施例涉及一种可变电阻存储器装置和/或其制造方法。

背景技术：

随着半导体器件高度地集成，已制造出具有交叉点阵列结构的可变电阻存储器装置。

技术实现要素：

示例实施例涉及一种包括彼此准确对齐的下图案和上图案的半导体器件。

示例实施例涉及一种制造包括彼此准确对齐的下图案和上图案的半导体器件的方法。

根据示例实施例，一种半导体器件包括衬底、多根第一导线、多个第一结构、第一绝缘图案、第二绝缘图案、可变电阻图案和第二电极。第一导线位于衬底上。第一导线在第一方向上延伸。第一结构可彼此间隔开，并且可位于第一导线上。第一结构包括按次序堆叠的开关图案和第一电极。各个开关图案的顶表面实质上彼此共面，各个第一电极的顶表面实质上彼此共面。第一绝缘图案位于衬底上。第一绝缘图案在第一结构之间在第一方向上延伸，以在实质上垂直于第一方向的第二方向上填充第一结构之间的空间。第一绝缘图案的第一顶 表面高于第一结构的顶表面。第二绝缘图案位于衬底上。第二绝缘图案在第二方向上延伸，以在第一方向上填充第一结构之间的空间。第二绝缘图案的第二顶表面高于第一结构的顶表面。可变电阻图案位于第一结构上，并且可变电阻图案填充由第一绝缘图案和第二绝缘图案限定的开口。第二电极位于可变电阻图案上。

在示例实施例中，半导体器件还可包括：第一间隔件，其位于第一结构上方的第一绝缘图案的上侧壁上；以及第二间隔件，其位于第一结构上方的第二绝缘图案的上侧壁上。

在示例实施例中，可变电阻图案的底表面的面积可小于第一结构的顶表面的面积。

在示例实施例中，可变电阻图案可位于第一结构的中心上表面上。

在示例实施例中，可变电阻图案的下部宽度可小于可变电阻图案的上部宽度。

在示例实施例中，可变电阻图案的顶表面可与第一绝缘图案的第一顶表面实质上共面。

在示例实施例中，第二电极可在第二方向上延伸。

在示例实施例中，第二顶表面可高于第一顶表面，并且第二电极可位于第一绝缘图案上方的第二绝缘图案的突出部分之间。

在示例实施例中，第二电极的顶表面可与第二绝缘图案的顶表面实质上共面，或者第二电极的顶表面可低于第二绝缘图案的顶表面。

在示例实施例中，第一绝缘图案和第二绝缘图案可包括实质上相同的材料。

在示例实施例中，还可在第二电极上形成第二导电图案，第二导电图案的电阻可低于第二电极的电阻，并且第二导电图案可在第二方向上延伸。

在示例实施例中，第二导电图案的顶表面可高于第二绝缘图案的第二顶表面。

在示例实施例中，第二电极的顶表面可与第二绝缘图案的顶表面实质上共面，或者第二电极的顶表面可低于第二绝缘图案的顶表面。

在示例实施例中，可变电阻图案可包括基于硫族化物的材料。

在示例实施例中，第二电极可具有柱形。

在示例实施例中，第一顶表面和第二顶表面可实质上彼此共面，并且第二电极可在由第一绝缘图案和第二绝缘图案限定的开口中位于可变电阻图案上。

在示例实施例中，第二电极的顶表面可与第二绝缘图案的顶表面实质上共面，或者第二电极的顶表面可低于第二绝缘图案的顶表面。

在示例实施例中，第一导线在第二方向上的上部宽度可与第一结构在第二方向上的下部宽度实质上相同。

根据示例实施例，一种半导体器件包括衬底、多根第一导线、多个第一结构、第一绝缘图案、第二绝缘图案、第一间隔件、第二间隔件、可变电阻图案和第二电极。第一导线位于衬底上，并且第一导线在第一方向上延伸。各个第一结构可彼此间隔开并且位于第一导线上。第一结构包括按次序堆叠的开关图案和第一电极。各个开关图案的顶表面实质上彼此共面，各个第一电极的顶表面实质上彼此共面。第一绝缘图案位于衬底上。第一绝缘图案在第一方向上延伸，以在实质上垂直于第一方向的第二方向上填充第一结构之间的空间，并且第一绝缘图案的第一顶表面高于第一结构的顶表面。第二绝缘图案位于衬底上，并且在第二方向上延伸，以在第一方向上填充第一结构之间的空间。第二绝缘图案的第二顶表面高于第一结构的顶表面。第一间隔件位于第一结构上方的第一绝缘图案的上侧壁上。第二间隔件位于第一结构上方的第二绝缘图案的上侧壁上。可变电阻图案位于第一结构上，并且可变电阻图案填充由第一绝缘图案和第二绝缘图案限定的开口。第二电极位于可变电阻图案上。

在示例实施例中，第二电极可在第二方向上延伸。

在示例实施例中，第二电极可具有柱形。

在示例实施例中，可变电阻图案可包括基于硫族化物的材料。

根据示例实施例，一种制造半导体器件的方法包括：在衬底上形成初始第一结构，并且初始第一结构包括在第一方向上延伸的第一导线、初始开关图案、初始第一电极和初始第一硬掩模。第一结构和 第一硬掩模形成在第一导线上。在第一导线上形成第一结构和第一硬掩模的步骤包括：在实质上垂直于第一方向的第二方向上蚀刻初始第一电极、初始开关图案和初始第一硬掩模的一些部分。第一结构包括按次序堆叠的第一电极和开关图案。第一绝缘图案和第二绝缘图案形成在衬底上。第一绝缘图案在第一方向上延伸，以在第二方向上填充第一结构之间的空间。第一绝缘图案在第二方向上填充第一结构之间的空间，并且第一绝缘图案的第一顶表面高于第一结构的顶表面，第二绝缘图案在第一方向上填充第一结构之间的空间，并且第二绝缘图案的第二顶表面高于第一结构的顶表面。可变电阻图案形成在第一结构上，以填充由第一绝缘图案和第二绝缘图案限定的开口。第二电极形成在可变电阻图案上。

在示例实施例中，在衬底上形成初始第一结构的步骤可包括：在衬底上形成第一导电层、初始开关层和第一电极；在第一电极层上形成在第一方向上延伸的初始第一硬掩模；以及利用初始第一硬掩模作为蚀刻掩模对第一导电层、初始开关层和第一电极层进行蚀刻。

在示例实施例中，形成初始第一结构的步骤可包括形成多个初始第一结构。在形成初始第一结构之后，可在衬底上形成第一牺牲层，以填充初始第一结构之间的空间，并且可在初始第一硬掩模和第一牺牲层上形成在第二方向上延伸的第二硬掩模。

在示例实施例中，当在第一导线上形成第一结构和第一硬掩模时，可利用第二硬掩模作为蚀刻掩模对初始硬掩模和第一牺牲层进行蚀刻。

在示例实施例中，当在衬底上形成第一绝缘图案和第二绝缘图案时，可去除第一牺牲层。绝缘材料可填充第一结构之间的空间，以在衬底上形成第一绝缘图案和第二绝缘图案。可去除第一硬掩模和第二硬掩模。

在示例实施例中，在形成可变电阻图案之前，还可在第一结构上方的第一绝缘图案的上侧壁上形成第一间隔件。可在第一结构上方的第二绝缘图案的上侧壁上形成第二间隔件。

在示例实施例中，第一顶表面可高于第二顶表面。可由第一绝 缘图案和第二绝缘图案限定第一结构上方的第一开口。可由第二绝缘图案限定在第一开口上方在第二方向上延伸的第二开口。

在示例实施例中，形成可变电阻图案的步骤可包括：形成可变电阻层以部分地填充第一开口和第二开口；以及回蚀可变电阻层以暴露出第一绝缘图案和第二绝缘图案的顶表面，以在第一开口中形成可变电阻图案。

在示例实施例中，形成第二电极的步骤可包括：在可变电阻图案上形成第二电极层以填充第二开口；以及平面化第二电极层直至可暴露出第二绝缘图案的顶表面，以形成第二电极。

在示例实施例中，第一顶表面可与第二顶表面实质上共面，从而由第一绝缘图案和第二绝缘图案限定的第一开口和第二开口可形成在第一结构上。

在示例实施例中，当在第一结构上形成可变电阻图案时，可变电阻层可部分地填充开口。可回蚀可变电阻层以形成填充每个开口的下部的可变电阻图案，并且可变电阻层的顶表面可低于第一绝缘图案和第二绝缘图案的顶表面。

在示例实施例中，当在可变电阻图案上形成第二电极时，可在可变电阻图案以及第一绝缘图案和第二绝缘图案上形成第二电极层。可将第二电极层平面化直至可暴露出第二绝缘图案的顶表面，以形成第二电极。

在示例实施例中，可在第二电极上形成第二导线。第二导线的电阻可低于第二电极的电阻，并且第二导线可在第二方向上延伸。

根据示例实施例，通过浮雕蚀刻工艺可分别形成第一导线、开关图案、第一电极，并且可通过凹版蚀刻工艺将可变电阻图案和第二电极形成为与第一电极自对齐。因此，上部图案与下部图案之间的未对齐情况可减少。因此，由于未对齐情况造成的故障可减少，从而半导体器件可具有良好的电气特性。

根据示例实施例，一种半导体器件包括：衬底；衬底上的第一导线，各个第一导线在第一方向上延伸并且在与第一方向交叉的第二方向上彼此间隔开；第一导线上的第一结构，各个第一结构在第一导 线上在第一方向上彼此间隔开；第一结构上的可变电阻图案，该可变电阻图案包括分别位于第一结构上的可变电阻结构；位于可变电阻图案上方的衬底上的电极，该电极在第一方向上彼此间隔开并且在第二方向上延伸，电极在第一导线上方与其交叉；衬底上的第一绝缘图案，该第一绝缘图案在电极的底表面与衬底通过第一导线暴露的一部分之间延伸；以及第一导线上的第二绝缘图案，该第二绝缘图案在第二方向上延伸，该第二绝缘图案在相邻的第一结构对之间、相邻的可变电阻结构对之间和相邻的电极对之间延伸。

在示例实施例中，半导体器件还可包括第一结构上的第一间隔件以及第一结构上的第二间隔件。第一结构可包括开关结构上的第一电极。可变电阻图案上方的衬底上的电极可为第二电极。在每个第一结构上，可有在第二方向上彼此间隔开的两个第一间隔件。在每个第一结构上，可有在第一方向上彼此间隔开的两个第二间隔件。第一结构上的可变电阻结构可位于两个第一间隔件与两个第二间隔件之间。第二间隔件的高度可大于第一间隔件的高度。

在示例实施例中，可变电阻结构的底部的面积可小于可变电阻结构的顶部的面积。

在示例实施例中，第一绝缘图案可在相邻的第一导线对之间延伸，并且第一绝缘图案的底表面可比第二绝缘图案的底表面更加靠近衬底。

在示例实施例中，第二绝缘图案的顶表面可与电极的顶表面处于相同水平。

附图说明

通过以下结合附图对非限制性实施例的详细描述，将更加清楚地理解示例实施例。附图不一定按比例，其重点在于示出本发明构思的原理。在图中：

图1是示出根据示例实施例的半导体器件的透视图；

图2至图3是沿着图1的线II-II'和III-III'截取的剖视图；

图4至图14是示出制造根据示例实施例的半导体器件的方法的 各阶段的剖视图；

图15是示出根据示例实施例的半导体器件的透视图；

图16是示出制造根据示例实施例的半导体器件的方法的各阶段的透视图；

图17是示出根据示例实施例的半导体器件的透视图；

图18是示出制造根据示例实施例的半导体器件的方法的各阶段的透视图；

图19至图21是示出根据示例实施例的半导体器件的透视图和剖视图；

图19是示出根据示例实施例的半导体器件的透视图；

图20至图21是沿着图19的线XX-XX'和XXI-XXI'截取的剖视图；

图22至图26是示出制造根据示例实施例的半导体器件的方法的各阶段的透视图；

图27是示出根据示例实施例的半导体器件的透视图；

图28是示出根据示例实施例的信息处理系统的示意性构造的框图；以及

图29至图30是示出根据示例实施例的半导体器件的剖视图。

具体实施方式

下文中，将参照其中示出了一些示例实施例的附图更加完全地描述各个示例实施例。然而，本发明构思可按照许多不同形式实施，并且不应理解为限于本文阐述的示例实施例。相反，提供这些示例实施例是为了使得本说明将是彻底和完整的，并且将把本发明构思的范围完全传递给本领域技术人员。在图中，为了清楚起见，可夸大层和区的尺寸和相对尺寸。附图中的相同的附图标记和/或数字指代相同的元件，因此将不重复对它们的描述。

应该理解，当一个元件或层被称作“位于”另一元件或层“上”、“连接至”或“结合至”另一元件或层时，所述一个元件或层可直接位于所述另一元件或层上、连接至或结合至所述另一元件或层，或者 可存在中间元件或层。相反，当一个元件被称作“直接位于”另一元件或层“上”、“直接连接至”或“直接结合至”另一元件或层时，不存在中间元件或层。应该按照相同的方式解释其它用于描述元件或层之间的关系的词语(例如，“在……之间”与“直接在……之间”、“邻近”与“直接邻近”、“在……上”与“直接在……上”)。如本文所用，术语“和/或”包括相关所列项之一或多个的任何和所有组合。

应该理解，虽然本文中可使用术语第一、第二、第三、第四来描述多个元件、组件、区、层和/或部分，但是这些元件、组件、区、层和/或部分不应被这些术语限制。这些术语仅用于将一个元件、组件、区、层或部分与另一区、层或部分区分开。因此，下面讨论的第一元件、第一组件、第一区、第一层或第一部分可被称作第二元件、第二组件、第二区、第二层或第二部分，而不脱离本发明构思的示例实施例的教导。

为了方便描述，本文中可使用诸如“在……下方”、“在……之下”、“下”、“在……之上”、“上”等的空间相对术语，以描述附图中所示的一个元件或特征与另一个(或一些)元件或特征的关系。应该理解，空间相对术语旨在涵盖使用或操作中的装置的除图中所示的取向之外的不同取向。例如，如果图中的装置颠倒，则被描述为“在其它元件或特征之下”或“在其它元件或特征下方”的元件将因此被取向为“在其它元件或特征之上”。因此，术语“在……之下”可涵盖“在……之上”和“在……之下”这两个取向。装置可按照其它方式取向(旋转90度或位于其它取向)，并且本文所用的空间相对描述语将相应地解释。

本文所用的术语仅是为了描述特定示例实施例，并非旨在限制本发明构思的示例实施例。如本文所用，除非上下文清楚地指明不是这样，否则单数形式“一”、“一个”和“该”也旨在包括复数形式。还应该理解，术语“包括”和/或“包括……的”当用于本说明书中时，指明存在所列特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组 件和/或它们的组。当诸如“……中的至少一个”的表达出现于元件的列表之后时，其修饰元件的整个列表而不修饰列表中的单独的元件。

本文参照作为理想示例实施例(和中间结构)的示意图的剖视图来描述示例实施例。这样，作为例如制造技术和/或公差的结果，可以预见附图中的形状的变化。这样，示例实施例不应理解为限于本文示出的区的具体形状，而是包括例如由制造工艺导致的形状的偏差。例如，示为矩形的注入区将通常具有圆形或弯曲特征和/或在其边缘具有注入浓度的梯度，而非从注入区至非注入区二值变化。同样地，通过注入形成的掩埋区可在掩埋区与通过其发生注入的表面之间的区中导致一些注入。因此，图中示出的区实际上是示意性的，并且它们的形状不旨在示出器件的区的实际形状，并且不旨在限制本发明构思的示例实施例的范围。

除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本发明构思的示例实施例所属领域的普通技术人员之一通常理解的含义相同的含义。还应该理解，除非本文中明确这样定义，否则诸如在通用词典中定义的那些术语应该被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应该理想化地或过于正式地解释它们。

图1是示出根据示例实施例的半导体器件的透视图。图2至图3是沿着图1的线II-II'和III-III'截取的剖视图。在示例实施例中，半导体器件可包括可变电阻存储器装置。

第一方向和第二方向可基本平行于衬底的顶表面，并且可彼此基本垂直。另外，第三方向可基本垂直于衬底的顶表面。下文中，第一方向至第三方向的定义在所有附图中可相同。

参照图1至图3，半导体器件可包括衬底100上的第一导线104、第一结构120、第一绝缘图案126a、第二绝缘图案126b、可变电阻图案130和第二电极132。第一结构120可包括开关图案106b和第一电极108b。半导体器件还可包括第二电极132上的第二导线136。

衬底100可包括硅、锗、硅-锗或者III-V化合物(例如，GaP、GaAs、GaSb等)。在示例实施例中，衬底100可为绝缘体上硅(SOI) 衬底或者绝缘体上锗(GOI)衬底。

衬底100可包括在第一方向上延伸的沟槽(未示出)，并且隔离图案(未示出)可填充沟槽。隔离图案可包括绝缘材料(例如，氧化硅)。可在隔离图案之间的衬底100的上部形成杂质区(未示出)。

第一导线104可在第一方向上延伸，并且可在第二方向上排列多根第一导线104(例如，在第二方向上彼此间隔开)。在示例实施例中，第一导线104可在隔离图案之间形成在衬底100上。

第一导线104可包括金属和/或金属氮化物。在示例实施例中，第一导线104可包括按次序堆叠的第一欧姆图案104a、第一金属图案104b和第二欧姆图案104c。第一欧姆图案104a和第二欧姆图案104c可包括金属氮化物(例如，氮化钛、氮化钨、氮化钽、氮化锆等)或金属硅氮化物(例如，钛硅氮化物、钨硅氮化物、钽硅氮化物、锆硅氮化物等)，但是不限于此。第一金属图案104b可包括金属(例如，钨(W)、铂(Pt)、钯(Pd)、铑(Rh)、钌(Ru)、铱(Ir)、铜(Cu)、铝(Al)、钛(Ti)、钽(Ta)等，但是不限于此)。

第一导线104的上表面可为平坦的。第一导线104可在半导体器件中用作字线。

第一结构120可形成在第一导线104上。多个第一结构120可在第二方向上彼此间隔开。

第一结构120可具有柱形，其包括按次序堆叠的开关图案106b和第一电极108b。开关图案106b和第一电极108b的上表面可为平坦的。因此，第一结构120的侧壁可不弯曲。

例如，开关图案106b可包括二极管。在示例实施例中，开关图案106b可包括掺杂有n型杂质的多晶硅和掺杂有p型杂质的多晶硅。在示例实施例中，开关图案106b可包括氧化物二极管，其包括n型金属氧化物和p型金属氧化物。开关图案106b可包括位于第一导线104上的在第一方向上彼此间隔开的开关结构。

第一电极108b可包括金属氮化物或者金属硅氮化物，例如，氮化钛、钛硅氮化物、氮化钨、钨硅氮化物、氮化钽、钽硅氮化物、氮化锆、锆硅氮化物等。

第一导线104在第二方向上的上部宽度可与第一结构120在第二方向上的下部宽度基本相同。

第一绝缘图案126a和第二绝缘图案126b可形成在衬底100上，并且可填充第一结构120之间的空间。第一绝缘图案126a和第二绝缘图案126b可突出至第一结构120上方。

第一绝缘图案126a可具有第一顶表面，第二绝缘图案126b可具有第二顶表面。第一顶表面和第二顶表面可高于第一结构120的顶表面。

在示例实施例中，第二顶表面可高于第一顶表面。因此，由第一绝缘图案126a和第二绝缘图案126b限定的第一开口(见图11中的127a)可形成在第一结构120上，并且多个第一开口可彼此隔离。由第二隔离图案126b限定的第二开口(见图11中的127b)可形成在第一开口上方，并且第二开口可在第二方向上延伸。

第一绝缘图案126a和第二绝缘图案126b可包括基本相同的材料，并且可通过基本相同的沉积工艺形成。在示例实施例中，第一绝缘图案126a和第二绝缘图案126b可包括氮化物(例如，氮化硅)。在示例实施例中，第一绝缘图案126a和第二绝缘图案126b可包括其它绝缘材料(例如，氧化硅、氧氮化硅)。

在示例实施例中，第一间隔件128a可形成在第一绝缘图案126a的突出至第一结构120上方的上侧壁上，第二间隔件128b可形成在第二绝缘图案126b的突出至第一结构120上方的上侧壁上。也就是说，第一间隔件128a和第二间隔件128b可形成在第一电极108b上，并且可覆盖第一电极108b的边缘部分。

第一间隔件128a和第二间隔件128b可包括相同的材料或者基本相同的材料。第一间隔件128a和第二间隔件128b可包括相对于第一绝缘图案126a和第二绝缘图案126b具有蚀刻选择性的材料。在示例实施例中，例如，第一间隔件128a和第二间隔件128b可包括氧化硅。在示例实施例中，例如，第一间隔件128a和第二间隔件128b可包括氮化硅。

第一开口的内部宽度会由第一间隔件128a和第二间隔件128b 而减小，并且第二开口的内部宽度会由第二间隔件128b而减小。因此，可通过第一间隔件128a和第二间隔件128b的厚度来控制第一开口和第二开口的内部宽度。

在示例实施例中，可在第一间隔件128a和第二间隔件128b下方保留蚀刻停止图案110b。

可变电阻图案130可形成在第一电极108b的中心上表面上，并且可填充第一开口。可变电阻图案130的顶表面可与第一绝缘图案126b的顶表面基本共面或低于第一绝缘图案126b的顶表面。可变电阻图案130可具有柱形，并且多个可变电阻图案130可彼此隔离。

可变电阻图案130的底部可小于第一电极108b的顶表面。第一间隔件128a和第二间隔件128b可接触可变电阻图案130的侧壁。由于第一间隔件128a和第二间隔件128b的形状，可变电阻图案130的上部宽度可大于可变电阻图案130的下部宽度。

在示例实施例中，可变电阻图案130可包括其电阻可通过相变改变的材料。在这种情况下，半导体器件可为相变随机存取存储器(PRAM)装置。可变电阻图案130可包括以给定比率组合锗(Ge)、锑(Sb)和/或碲(Te)的基于硫族化物的材料。

在示例实施例中，可变电阻图案130可包括其电阻可通过磁场或者自旋转移力矩(STT)改变的材料。在这种情况下，半导体器件可为磁性随机存取存储器(MRAM)装置。可变电阻图案130可包括诸如铁(Fe)、镍(Ni)、钴(Co)、镝(Dy)、钆(Gd)等的铁磁材料。

在示例实施例中，例如，可变电阻图案130可包括过渡金属氧化物或者基于钙钛矿的材料。在这种情况下，半导体器件可为阻变式随机存取存储器(ReRAM)装置。

第二电极132可形成在可变电阻图案130和第一绝缘图案126a上，并且可填充第二开口。第二电极132的顶表面可与第二绝缘图案126b的顶表面基本共面或低于第二绝缘图案126b的顶表面。因此，第二电极132可在第二方向上延伸。第二间隔件128b可接触第二电极132的侧壁。

第二电极132可包括金属氮化物(例如，氮化钛、氮化钨、氮化钽、氮化锆等)或者金属硅氮化物(例如，钛硅氮化物、钨硅氮化物、钽硅氮化物、锆硅氮化物等)。

在示例实施例中，第二导线136可形成在第二电极132上，并且第二导线136可在第二方向上延伸。第二导线136可用作位线。第二导线136可包括其电阻可低于第二电极132的电阻的金属。例如，第二导线136可包括钨(W)、铂(Pt)、钯(Pd)、铑(Rh)、钌(Ru)、铱(Ir)、铜(Cu)、铝(Al)、钛(Ti)、钽(Ta)等。

第二导线136的顶表面可高于第二绝缘图案126b的顶表面。

如上所述，第一导线104和第二导线136可彼此交叉，并且存储器单元可形成在第一导线104和第二导线136的交叉点处。存储器单元可包括在第三方向上按次序堆叠的开关图案106b、第一电极108b、可变电阻图案130和第二电极132。

半导体器件可包括第一结构120上的可变电阻图案130和第二电极132，并且可变电阻图案130和第二电极132可填充由第一绝缘图案126a和第二绝缘图案126b限定的第一开口和第二开口。因此，第一结构120、可变电阻图案130和第二电极132可在第三方向上自对齐，从而可使第一结构120、可变电阻图案130和第二电极132之间的未对齐情况减少。也就是说，可减少由于未对齐情况造成的故障。

图29至图30是示出根据示例实施例的半导体器件的剖视图。

参照图29和图30，半导体器件可与图1至图3所示的半导体器件相似，不同的是，可省略第一电极108b，并且可变电阻图案130可直接形成在开关图案106b上。

图4至图14是示出根据示例实施例的制造半导体器件的方法的各阶段的剖视图。

参照图4，可在衬底100上按次序形成第一导电层102、开关层106、第一电极层108、蚀刻停止层110和第一硬掩模层112。

在示例实施例中，可通过执行浅沟槽隔离(STI)工艺在衬底100上形成隔离图案(未示出)。隔离图案可在第一方向上延伸。衬底100在隔离图案之间的那些部分可掺杂有杂质以形成杂质区(未示 出)。

第一导电层102可由金属或者金属氮化物形成。

在示例实施例中，第一导电层102可包括按次序堆叠的第一欧姆层102a、第一金属层102b和第二欧姆层102c。第一欧姆层102a和第二欧姆层102c可由金属氮化物(例如，氮化钛、氮化钨、氮化钽、氮化锆等)或者金属硅氮化物(例如，钛硅氮化物、钨硅氮化物、钽硅氮化物、锆硅氮化物等)形成。第一金属层102b可由例如钨(W)、铂(Pt)、钯(Pd)、铑(Rh)、钌(Ru)、铱(Ir)、铜(Cu)、铝(Al)、钛(Ti)、钽(Ta)等的金属形成。

开关层106可由用于形成二极管的半导体材料形成。在示例实施例中，开关层106可包括掺杂有n型杂质的多晶硅和掺杂有p型杂质的多晶硅。在示例实施例中，开关层106可为包括n型金属氧化物和p型金属氧化物的氧化物二极管。

第一电极层108可由金属氮化物(例如，氮化钛、氮化钨、氮化钽、氮化锆等)或者金属硅氮化物(例如，钛硅氮化物、钨硅氮化物、钽硅氮化物、锆硅氮化物等)形成。

蚀刻停止层110可由相对于第一硬掩模层112具有蚀刻选择性的材料形成。在示例实施例中，蚀刻停止层110可由氮化硅形成。在示例实施例中，可以不形成蚀刻停止层110。

在示例实施例中，第一硬掩模层112可由氧化硅形成。在示例实施例中，第一硬掩模层112可由氮化硅形成。下文中，将描述第一硬掩模层112包括氧化硅的示例。

可通过沉积工艺(例如，物理气相沉积(PVD)工艺、溅射工艺、原子层沉积(ALD)工艺、化学气相沉积(CVD)工艺等)形成第一导电层102、开关层106、第一电极层108、蚀刻停止层110和第一硬掩模层112。第一导电层102、开关层106、第一电极层108、蚀刻停止层110和第一硬掩模层112可形成在衬底100的平坦顶表面上，以使得第一导电层102、开关层106、第一电极层108、蚀刻停止层110和第一硬掩模层112的顶表面可为基本平坦的。

参照图5，可将第一硬掩模层112图案化以形成在第一方向上延 伸的初始第一硬掩模112a。可利用初始第一硬掩模112a作为蚀刻掩模对蚀刻停止层110、第一电极层108、开关层106和第一导电层102进行各向异性蚀刻。因此，可在衬底100上形成第一导线104、初始开关图案106a、初始第一电极108a、初始蚀刻停止图案110a和初始第一硬掩模112a，它们可限定初始第一结构。

初始第一结构可在第一方向上延伸。可在第二方向上排列多个初始第一结构。第一导线104可包括按次序堆叠的第一欧姆图案104a、第一金属图案104b和第二欧姆图案104c。第一导线104可用作半导体器件的字线。

根据初始第一硬掩模112a的高度，可控制随后形成的可变电阻图案130的高度(参照图13)。在示例实施例中，初始第一硬掩模112a可形成为具有与可变电阻图案130的高度基本相同的高度。

参照图6，牺牲层可形成为填充初始第一结构之间的空间，并且可将牺牲层平面化直至可暴露出初始第一结构的顶表面，以形成第一牺牲图案114。可通过化学机械抛光(CMP)工艺和/或回蚀工艺执行平面化工艺。

可利用相对于初始第一硬掩模112a具有蚀刻选择性的材料形成牺牲层。可通过各向同性蚀刻工艺容易地去除牺牲层的材料，并且牺牲层的材料可具有良好的间隙填充特性。在示例实施例中，牺牲层可包括例如含碳的旋涂硬掩模(SOH)。

参照图7，第二硬掩模层116可形成在初始第一结构和第一牺牲图案114上。第二硬掩模层116可由与初始第一硬掩模112a的材料相同(或基本相同)的材料形成。在示例实施例中，第二硬掩模可由氧化硅形成。

根据第二硬掩模层116的高度，可控制随后形成的第二电极132(参照图14)的高度。在示例实施例中，第二硬掩模层116可形成为其厚度大于第二电极132的厚度。

参照图8，可将第二硬掩模层116图案化以形成在第二方向上延伸的第二硬掩模116a。可利用第二硬掩模116a作为蚀刻掩模对第一牺牲图案114、初始第一硬掩模112a、初始蚀刻停止图案110a、初 始第一电极108a和初始开关图案106a进行各向异性蚀刻。在蚀刻工艺中，可不蚀刻第一导线104。

因此，可在第一导线104上形成第一结构120和第一硬掩模112b，并且第一结构120可包括按次序堆叠的开关图案106b、第一电极108b和蚀刻停止图案110b。多个第一结构120可在第一导线104上形成为彼此间隔开。另外，可在第二方向上排列第一结构120。

通过执行所述工艺，可形成包括在每一个存储器单元中的第一导线104和第一结构120。可在第一方向上蚀刻第一导电层102以形成第一导线104。可在第一方向和第二方向的每一个上蚀刻形成在第一导电层102上的各层，以形成具有柱形的第一结构120。因此，第一结构120和第一导线104可彼此准确对齐。也就是说，第一结构120在第二方向上的下部宽度可与第一导线104在第二方向上的上部宽度基本相同。开关图案106b和第一电极108b的上表面可为平坦的。

可蚀刻第一牺牲图案114以在第二方向上在第一结构120和第一硬掩模112b的堆叠结构之间形成第二牺牲图案114a。另外，第一沟槽122可在第一方向上形成在第一结构120之间，并且可在第二方向上延伸。

参照图9，可通过各向同性蚀刻工艺去除第二牺牲图案114a。可替换地，可通过灰化工艺和/或剥离工艺去除第二牺牲图案114a。

通过去除第二牺牲图案114a，可在第二硬掩模116a下方形成第一间隙124，第一间隙124可与第一沟槽122连通。

参照图10，第一绝缘图案126a和第二绝缘图案126b可分别形成为填充第一间隙124和第一沟槽122。

具体地说，绝缘层可形成为充分填充第一间隙124和第一沟槽122。绝缘层可由相对于第一硬掩模112b和第二硬掩模116a具有蚀刻选择性的材料形成。在示例实施例中，绝缘层可由氮化硅或氧氮化硅形成。

可将绝缘层平面化，直至可暴露出第二硬掩模116a的顶表面。可通过CMP工艺和/或回蚀工艺来执行平面化工艺。因此，第一绝缘图案126a可形成为填充第一间隙124，第二绝缘图案126b可形成为 填充第一沟槽122。

第一绝缘图案126a和第二绝缘图案126b可为包括基本相同的材料的单一结构。第一绝缘图案126a和第二绝缘图案126b可彼此交叉。

第一绝缘图案126a可在第二方向上形成在第一结构120之间。第一绝缘图案126a可具有柱形。第二硬掩模116a可形成在第一绝缘图案126a上。第一绝缘图案126a的顶表面可与第一硬掩模112b的顶表面基本共面。因此，第一绝缘图案126a的顶表面可低于第二硬掩模116a的顶表面。

在示例实施例中，可通过第二硬掩模116a的高度控制随后形成的第二电极132的高度。可通过平面化工艺控制第二硬掩模116a的高度。在示例实施例中，第二硬掩模116a的高度可与第二电极的高度基本相同。

参照图11，可通过蚀刻工艺(例如，各向同性蚀刻工艺)去除第一硬掩模112b和第二硬掩模116a。

当第一硬掩模112b和第二硬掩模116a包括氧化硅时，可利用包括HF的蚀刻剂去除第一硬掩模112b和第二硬掩模116a。

通过蚀刻工艺，第一绝缘图案126a和第二绝缘图案126b可从第一结构120突出。第一绝缘图案126a可具有第一顶表面，第二绝缘图案126b可具有第二顶表面。第一顶表面和第二顶表面可高于第一结构120的顶表面。在示例实施例中，第二顶表面可高于第一顶表面。

可将第一硬掩模112b去除以形成第一开口127a。也就是说，第一开口127a可形成在第一结构120上，并且由第一绝缘图案126a和第二绝缘图案126b限定。多个第一开口127a可彼此隔离。可将第二硬掩模116a去除以形成第二开口127b。也就是说，第二开口127b可形成在第一开口127a上方，并且可在第二方向上延伸。

参照图12，第一间隔件128a和第二间隔件128b可分别形成在第一绝缘图案126a和第二绝缘图案126b的从第一结构120突出的上侧壁上。可对蚀刻停止图案110b进行蚀刻以通过第一开口127a和第 二开口127b暴露出第一电极108b。

在示例实施例中，可在第一开口127a和第二开口127b的内壁以及第一绝缘图案126a和第二绝缘图案126b的顶表面上共形地形成绝缘间隔件层。可对绝缘间隔件层和绝缘间隔件层下方的蚀刻停止图案110b进行各向异性蚀刻以形成第一间隔件128a和第二间隔件128b。第一开口127a和第二开口127b的内部宽度可由第一间隔件128a和第二间隔件128b而减小。具体地说，可通过第一间隔件128a和第二间隔件128b的厚度控制第一开口127a的内部宽度，并且可通过第二间隔件128b的厚度控制第二开口127b的内部宽度。

在示例实施例中，第一间隔件128a和第二间隔件128b可形成在第一电极108b上，以覆盖第一电极108b的边缘部分。因此，可通过第一开口127a暴露出第一电极108b的中心上表面。根据第一间隔件128a和第二间隔件128b的形状，第一开口127a的上部宽度可大于下部宽度。

第一间隔件128a和第二间隔件128b可由相对于第一绝缘图案126a和第二绝缘图案126b具有蚀刻选择性的材料形成。在示例实施例中，第一间隔件128a和第二间隔件128b可包括氧化硅。

参照图13，可在第一开口127a中形成可变电阻图案130。

具体地说，可在第一绝缘图案128a和第二绝缘图案128b上形成可变电阻层，以填充第一开口127a。可以对可变电阻层进行蚀刻直至可暴露出第一绝缘图案128a的顶表面。因此，可变电阻层可分离以形成分别填充第一开口127a的可变电阻图案130。可变电阻图案130的顶表面可与第一绝缘图案126a的顶表面基本共面或低于第一绝缘图案126a的顶表面。

可变电阻图案130可接触第一电极108b的中心上表面。可变电阻图案130的底部可小于(例如，面积可小于)第一电极108b的顶表面。

如上所述，可通过镶嵌工艺形成可变电阻图案130。可变电阻图案130可与第一电极108b自对齐，从而可使可变电阻图案130与第一电极108b之间的未对齐情况减少。

在示例实施例中，可变电阻图案130可包括相变材料。在这种情况下，半导体器件可为PRAM装置。可变电阻图案130可包括以给定比率组合锗(Ge)、锑(Sb)和/或碲(Te)的基于硫族化物的材料。

在示例实施例中，可变电阻图案130可包括其电阻可通过磁场或自旋转移力矩(STT)改变的材料。在这种情况下，半导体器件可为MRAM装置。可变电阻图案130可包括铁磁材料，例如，铁(Fe)、镍(Ni)、钴(Co)、镝(Dy)、钆(Gd)等。

在示例实施例中，可变电阻图案130可包括例如过渡金属氧化物或者基于钙钛矿的材料。在这种情况下，半导体器件可为ReRAM装置。

参照图14，可在可变电阻图案130和第一绝缘图案126a上形成第二电极132以填充第二开口127b。第二电极132可在第二方向上延伸。

具体地说，第二电极层可形成在可变电阻图案130以及第一绝缘图案126a和第二绝缘图案126b上，以填充第二开口127b。可将第二电极层平面化，直至可暴露出第二绝缘图案126b的顶表面，以形成第二电极132。可通过CMP工艺和/或回蚀工艺执行平面化工艺。也就是说，第二电极132的顶表面可与第二绝缘图案126b的顶表面基本共面或低于第二绝缘图案126b的顶表面。

在示例实施例中，第二电极132可由金属氮化物(例如，氮化钛、氮化钨、氮化钽、氮化锆等)或金属硅氮化物(例如，钛硅氮化物、钨硅氮化物、钽硅氮化物、锆硅氮化物等)形成。然而，示例实施例不限于此，其它材料也可适合用于形成第二电极132。

如上所述，可通过镶嵌工艺形成第二电极132。第二电极132可与可变电阻图案130自对齐，从而可使第二电极132与可变电阻图案130之间的未对齐情况减少。

再参照图1至图3，第二导线136可形成在第二电极132上以在第二方向上延伸。

具体地说，第二导电层可形成在第二电极132和第二绝缘图案 126b上，并且可将第二导电层图案化以形成第二导线136。第二导线136可由其电阻低于第二电极132的电阻的金属形成。例如，第二导线136可由钨(W)、铂(Pt)、钯(Pd)、铑(Rh)、钌(Ru)、铱(Ir)、铜(Cu)、铝(Al)、钛(Ti)、钽(Ta)等形成。

第二导线136可用作位线。第二导线136的顶表面可高于第二绝缘图案126b的顶表面。

如上所述，可通过浮雕蚀刻工艺分别形成第一导线104、开关图案106b和第一电极108b，从而可使未对齐情况减少。可通过凹版蚀刻工艺形成可变电阻图案130和第二电极132，并且可与第一电极108b自对齐。因此，由于未对齐情况而造成的故障可减少。

图15是示出根据示例实施例的半导体器件的透视图。

该半导体器件可与参照图1至图3示出的半导体器件基本相同或相似，不同的是，第二电极的顶表面低于第二绝缘图案的顶表面，并且第二导线的顶表面与第二绝缘图案的顶表面基本共面。

参照图15，可在衬底100上形成第一导线104、多个第一结构120、第一绝缘图案126a、第二绝缘图案126b、可变电阻图案130和第二电极132。第一结构120中的每一个可包括按次序堆叠的开关图案106b和第一电极108b。可在第二电极132上形成第二导线136a。

第一绝缘图案126a和第二绝缘图案126b可形成在衬底100上，并且可填充第一结构120之间的空间。第一绝缘图案126a和第二绝缘图案126b可突出至第一结构120上方。

第一绝缘图案126a可在第二方向上填充第一结构120之间的空间，并且第二绝缘图案126b可在第一方向上填充第一结构120之间的空间。第一绝缘图案126a可具有柱形，并且多个第一绝缘图案126a可彼此间隔开。第二绝缘图案126b可在第二方向上延伸。

第一绝缘图案126a可具有第一顶表面，第二绝缘图案126b可具有第二顶表面。第一顶表面和第二顶表面可高于第一结构120的顶表面。

可变电阻图案130可形成在第一电极108b上，并且可填充由第一绝缘图案126a和第二绝缘图案126b限定的第一开口。

第二电极132和第二导线136a可按次序堆叠在可变电阻图案130和第一绝缘图案126a上，并且可在第二方向上延伸。第二电极132和第二导线136a可形成为填充在可变电阻图案130上方由第二绝缘图案126b限定的第二开口。

因此，第二导线136a的顶表面可与第二绝缘图案126b的顶表面基本共面。

图16是示出根据示例实施例的制造半导体器件的方法的各阶段的透视图。

首先，可执行与参照图4至图13示出的那些工艺基本相同或相似的工艺。然而，第二硬掩模层可形成为其厚度大于图7所示的第二硬掩模层的厚度。在示例实施例中，第二硬掩模层的厚度可大于第二电极132和第二导线136a的厚度之和。因此，第一绝缘图案126a与第二绝缘图案126b的顶表面之间的高度差可增大。

参照图16，第二电极132可形成在可变电阻图案130和第一绝缘图案126a上以填充第二开口。第二电极132可在第二方向上延伸。

具体地说，可在可变电阻图案130以及第一绝缘图案126a和第二绝缘图案126b上形成第二电极层以填充第二开口。可回蚀第二电极层以形成部分地填充第二开口的第二电极132。也就是说，第二电极132的顶表面可低于第二绝缘图案126b的顶表面。因此，可在第二电极126b上方形成第三开口135。

如上所述，可通过镶嵌工艺形成第二电极132，以使得第二电极132可与可变电阻图案130自对齐。因此，第二电极132与可变电阻图案130之间的未对齐情况可减少。

再参照图15，第二导线136a可形成在第二电极132上以填充第三开口135，并且可在第二方向上延伸。

具体地说，可在第二电极132上形成第二导电层以填充第三开口135，并且可将第二导电层平面化直至可暴露出第二绝缘图案126b的顶表面，以形成第二导线136a。可通过CMP工艺和/或回蚀工艺执行平面化工艺。

如上所述，可通过镶嵌工艺形成第二导线136a，从而第二导线 136a可与第二电极132自对齐。因此，第二导线136a与第二电极132之间的未对齐情况可减少。

图17是示出根据示例实施例的半导体器件的透视图。

该半导体器件可与参照图1至图3示出的半导体器件基本相同或相似，不同的是，在第一绝缘图案和第二绝缘图案的侧壁上分别不形成第一间隔件和第二间隔件。

参照图17，第一导线104、多个第一结构120、第一绝缘图案126a、第二绝缘图案126b、可变电阻图案130a和第二电极132a可形成在衬底100上。第一结构120中的每一个可包括按次序堆叠的开关图案106b和第一电极108b。可在第二电极132a上形成第二导线136。

第一绝缘图案126a可在第二方向上填充第一结构120之间的空间，第二绝缘图案126b可在第一方向上填充第一结构120之间的空间。第一绝缘图案126a可具有柱形，并且多个第一绝缘图案126a可彼此间隔开。第二绝缘图案126b可在第二方向上延伸。

可变电阻图案130a可形成在第一电极108b上，并且可填充由第一绝缘图案126a和第二绝缘图案126b限定的第一开口。在示例实施例中，可变电阻图案130a可接触第一电极108b的整个顶表面。可变电阻图案130a的侧壁可直接接触第一绝缘图案126a的侧壁和第二绝缘图案126b的侧壁。

第二电极132a可形成在可变电阻图案130a上。第二电极132a可在可变电阻图案130a上方填充由第二绝缘图案126b限定的第二开口。在示例实施例中，第二电极132a的侧壁可直接接触第二绝缘图案126b的侧壁。

图18是示出根据示例实施例的制造半导体器件的方法的各阶段的透视图。

首先，可执行与参照图4至图10示出的那些工艺基本相同或相似的工艺。

参照图18，可通过各向同性蚀刻工艺去除第一硬掩模112b和第二硬掩模116a，并且可通过各向同性蚀刻工艺或各向异性蚀刻工艺 去除蚀刻停止图案110b。

通过蚀刻工艺，第一绝缘图案126a和第二绝缘图案126b可形成在第一结构120之间，并且可突出至第一结构120上方。可去除第一硬掩模112b和蚀刻停止图案110b以形成第一开口127a。第一电极108b的顶表面可通过第一开口127a暴露出来。可去除第二硬掩模116a以形成第二开口127b。第二开口127b可形成在第一开口127a上方，并且可在第二方向上延伸。

可执行与参照图13至图14示出的那些工艺基本相同或相似的工艺，并且可形成第二导线136(参照图17)。也就是说，可不形成第一间隔件和第二间隔件。因此，可制造图17的半导体器件。

图19是示出根据示例实施例的半导体器件的透视图。图20和图21是沿着图19的线XX-XX'和XXI-XXI'截取的剖视图。半导体器件可与参照图1至图3示出的半导体器件基本相同或相似，但是第二电极的形状不同。

参照图19至图21，可在衬底100上形成第一导线104、多个第一结构120、第一绝缘图案126a、第二绝缘图案126c、可变电阻图案130和第二电极132b。第一结构120中的每一个可包括开关图案106b和第一电极108b。可在第二电极132b上形成第二导线136。

第一绝缘图案126a和第二绝缘图案126c可形成在衬底100上，并且可填充第一结构120之间的空间。第一绝缘图案126a和第二绝缘图案126c可突出至第一结构120上方。

第一绝缘图案126a可在第二方向上填充第一结构120之间的空间，并且第二绝缘图案126c可在第一方向上填充第一结构120之间的空间。第一绝缘图案126a可具有柱形，并且多个第一绝缘图案126a可彼此间隔开。第二绝缘图案126c可在第二方向上延伸。

第一绝缘图案126a的顶表面和第二绝缘图案126c的顶表面可彼此基本共面。可合并为单一结构的第一绝缘图案126a和第二绝缘图案126c可具有格栅形状。第一开口可形成在第一电极108b上方，并且多个第一开口可彼此隔离。

在示例实施例中，可在第一绝缘图案126a和第二绝缘图案126c 的上侧壁上形成间隔件128。在示例实施例中，可不在第一绝缘图案126a和第二绝缘图案126c的上侧壁上形成间隔件128。

可变电阻图案130可形成在第一电极108b上，并且可填充由第一绝缘图案126a和第二绝缘图案126c限定的第一开口的下部。也就是说，可变电阻图案130的顶表面可低于第一绝缘图案126a和第二绝缘图案126c的顶表面。

第二电极132b可形成在可变电阻图案130上，并且可充分填充第一开口。在示例实施例中，第二电极132b的顶表面可与第一绝缘图案126a和第二绝缘图案126c的顶表面基本共面。

包括按次序堆叠的可变电阻图案130和第二电极132b的结构可具有柱形。

第二导线136可形成在第一绝缘图案126a和第二电极132b上。可在第二方向上排列多个第二电极132b。第二导线136可接触在第二方向上排列的第二电极132b，并且可在第二方向上延伸。

图22至图26是示出根据示例实施例的制造半导体器件的方法的各阶段的透视图。

参照图22，首先，可执行与参照图4至图10示出的那些工艺基本相同或相似的工艺。然而，第一硬掩模层可形成为其厚度大于图4所示的第一硬掩模层的厚度。在示例实施例中，第一硬掩模层的厚度可大于可变电阻图案130和第二电极132的厚度之和。因此，第一绝缘图案126a的高度可增大，并且第一绝缘图案126a与第二绝缘图案126c的顶表面之间的高度差可减小。

参照图23，可将第二硬掩模116a和第二绝缘图案126c的上部平面化，直至可暴露出第一硬掩模112b的顶表面。因此，可部分地去除第二绝缘图案126c，以使得第一绝缘图案126a和第二绝缘图案126c的顶表面可彼此基本共面。第一绝缘图案126a和第二绝缘图案126c可在第一方向和第二方向上彼此交叉，并且可具有格栅形状。可通过CMP工艺和/或回蚀工艺执行平面化工艺。

参照图24，可通过各向同性蚀刻工艺或各向异性蚀刻工艺去除第一硬掩模112a和第二硬掩模116a。

通过蚀刻工艺，第一开口可形成在第一结构120上方，并且可由第一绝缘图案126a和第二绝缘图案126c限定。

参照图25，可在第一开口的侧壁上形成间隔件128。可对蚀刻停止图案110b进行蚀刻，从而可通过第一开口127c暴露出第一电极108b。可在第一电极108b上形成可变电阻图案130以填充第一开口127c的下部。

具体地说，可在第一开口127c的内壁以及第一绝缘图案126a和第二绝缘图案126c的顶表面上共形地形成绝缘间隔件层。可对绝缘间隔件层和绝缘间隔件层下方的蚀刻停止图案110b进行各向异性蚀刻，以形成间隔件128。间隔件128可在第一结构120上方形成在第一绝缘图案126a和第二绝缘图案126c的上侧壁上。

可变电阻层可形成为填充第一开口127c。可对变电阻层进行回蚀以形成可变电阻图案130，来填充第一开口127c的下部。可变电阻图案130的顶表面可低于第一绝缘图案126a和第二绝缘图案126c的表面。

参照图26，可在可变电阻图案130上形成第二电极132b以填充第一开口127c。

具体地说，第二电极层可形成为填充第一开口127c。可将第二电极层的上部平面化，直至可暴露出第一绝缘图案126a和第二绝缘图案126c的顶表面，以在第一开口127c中形成第二电极132b。可通过CMP工艺和/或回蚀工艺执行平面化工艺。

第二电极132b的顶表面可与第一绝缘图案126a和第二绝缘图案126c的顶表面基本共面。

包括按次序堆叠的可变电阻图案130和第二电极132b的结构可具有柱形。

再参照图19，第二导线136可形成在第一绝缘图案126a和第二电极132b上，并且可在第二方向上延伸。具体地说，可在第一绝缘图案126a和第二电极132b上形成第二导电层，并且可将第二导电层图案化以形成第二导线136。

图27是示出根据示例实施例的半导体器件的透视图。

该半导体器件可与参照图1至图3示出的半导体器件基本相同或相似，不同的是，半导体器件包括在多个水平高度上堆叠的存储器单元。

参照图27，在衬底100上可按次序堆叠包括下存储器单元的下部结构200a和包括上存储器单元的上部结构200b。

下部结构200a可包括第一导线105、第一结构120、第一绝缘图案126a、第二绝缘图案126b、第一可变电阻图案130和第二电极132。第一结构120可包括第一开关图案106b和第一电极108b。

第一导线105可在第一方向上延伸。在示例实施例中，第一导线105可用作第一位线。第一导线105上的第一结构120、第一绝缘图案126a和第二绝缘图案126b、第一可变电阻图案130和第二电极132可用作下存储器单元。下存储器单元可与参照图1至图3示出的存储器单元基本相同。

上部结构200b可形成在第二电极132和第二绝缘图案126b上。

上部结构200b可包括第二导线205、第二结构220、第三绝缘图案226a、第四绝缘图案226b、第二可变电阻图案230和第四电极232。第二结构220可包括第二开关图案206b和第三电极208b。

第二导线205可在第二方向上延伸。第三导线234可在第一方向上延伸。在示例实施例中，第二导线205可用作下存储器单元和上存储器单元的公共字线。第三导线234可用作上存储器单元的位线。

第二结构220、第三绝缘图案226a和第四绝缘图案226b、第二可变电阻图案230和第四电极232可用作上存储器单元。上存储器单元可与参照图1至图3示出的存储器单元基本相同。然而，第二导线205和第一导线105可在基本彼此垂直的方向上延伸。

因此，下存储器单元134可形成在第一导线105与第二导线205的交叉点处，并且上存储器单元可形成在第二导线205和第三导线234的交叉点处。

下部结构200a的第一电极108b、第一可变电阻图案130和第二电极132可自对齐，并且上部结构200b的第三电极208b、第二可变电阻图案230和第四电极232可自对齐。因此，半导体器件由于未对 齐情况而导致的故障可减少。

在图27中，半导体器件具有分别在两个水平高度堆叠的存储器单元。然而，本发明构思可不限于此，并且半导体器件可具有分别在超过两个水平高度上堆叠的存储器单元。

在一些示例实施例中，第二导线205和第二电极132可组合以形成公共电极结构。可替换地，可省略第二导线205，并且结构220可直接形成在第二电极上。

可通过重复地执行与参照图4至图14示出的那些工艺基本相同或相似的工艺来形成图27的半导体器件。也就是说，可在第一导线105上形成第一结构120、第一绝缘图案126a和第二绝缘图案126b、第一可变电阻图案130和第二电极132。第一结构120可包括第一开关图案106b和第一电极108b。

可在第二绝缘图案126b和第二电极132上按次序形成第二导电层、第二开关层、第三电极层、第二蚀刻停止层和第三硬掩模层。

可再次执行与参照图5至图14示出的那些工艺基本相同或相似的工艺。然而，第三硬掩模可在与第一硬掩模的方向不同的方向上延伸，并且第四硬掩模可在与第二硬掩模的方向不同的方向上延伸。具体地说，第三硬掩模可在第二方向上延伸，并且第四硬掩模可在第一方向上延伸。上部结构200b可包括第一间隔件228a和第二间隔件228b。上部结构200b的第一间隔件228a和第二间隔件228b可与下部结构200a中的第一间隔件128a和第二间隔件128b由相同材料形成。可替换地，上部结构200b的第一间隔件228a和第二间隔件228b可与下部结构200a中的第一间隔件128a和第二间隔件128b由不同材料形成。

因此，第二导线205可形成在第二绝缘图案126b和第二电极132上，并且可在第二方向上延伸。上存储器单元可形成在第二导线205上，并且可包括第二开关图案206b、第三电极208b、第三绝缘图案226a和第四绝缘图案226b、第二可变电阻图案230和第四电极232。

可在第四电极232和第四绝缘图案226b上形成第三导电层，并且可将第三导电层图案化以形成在第一方向上延伸的第三导线234。

如上所述，可制造包括在多个水平高度上堆叠的存储器单元的半导体器件。另外，半导体器件由于未对齐情况而导致的故障可减少。

图28是示出根据示例实施例的信息处理系统的示意性构造的框图。

参照图28，信息处理系统500可包括可电连接至系统总线505的CPU 520、RAM 530、用户接口540、调制解调器550(例如，基频芯片组)和至少一个存储器系统510。存储器系统510可包括存储器装置512和存储器控制器511。存储器装置512可包括根据示例实施例的上述可变电阻存储器装置之一。因此，通过CPU 520处理或者从外部装置输入的大量数据可以高稳定性存储在存储器装置512中。存储器控制器511可具有能够控制存储器装置512的构造。通过存储器装置512与存储器控制器511的组合，存储器系统510可用作例如存储卡或者固态硬盘(SSD)。当信息处理系统500是移动装置时，还可设置电池以供应信息处理系统500的驱动电压。信息处理系统500还可包括应用芯片组、相机图像处理器(CIS)、移动DRAM等。信息处理系统500可用于移动电话、MP3播放器和各种器械。

以上示出了示例实施例，并且不应将其理解为是示例实施例的限制。虽然已经描述了几个示例实施例，但是本领域技术人员应该容易理解，在不实质脱离本发明构思的示例实施例的新颖教导和特征的情况下，示例实施例中的许多修改都是可能的。对根据示例实施例的各个装置或方法中的特征或方面的描述应该通常被认为适用于根据示例实施例的其它装置或方法中的其它相似特征或方面。因此，所有这些修改旨在被包括在如权利要求限定的本发明构思的示例实施例的范围内。在权利要求中，装置加功能条款旨在覆盖本文描述的执行所述功能的结构，并且不仅覆盖结构等同物而且还覆盖等同结构。因此，应该理解，上文示出了各个示例实施例，并且不应将其理解为限于公开的特定示例实施例，并且对公开的示例实施例的修改形式以及其它示例实施例旨在被包括在权利要求的范围内。