有机发光二极管显示器的制作方法

技术领域

所描述的技术总体上涉及一种有机发光二极管显示器。

背景技术：

平板显示器的示例包括有机发光二极管(OLED)显示器、液晶显示器和等离子体显示面板等。

在这些平板显示器中，OLED显示器包括形成在基底上的薄膜晶体管和OLED。

在典型的OLED显示器中，通过诸如光刻工艺的MEMS技术在基底上方制造薄膜晶体管。

在此背景技术部分公开的以上信息仅用于增强对所描述的技术的背景的理解，因此其可能包含不组成本领域的普通技术人员在本国已知的现有技术的信息。

技术实现要素：

一个发明方面涉及一种OLED显示器，即使在基底上不期望地出现多个薄膜晶体管的有源图案的宽度之间的差异，所述OLED显示器也可以抑制在基底上出现供应到多个OLED的电流值之间的差异。

另一方面是一种OLED显示器，所述OLED显示器包括：基底，包括显示图像的显示区域；多个有机发光元件，形成在基底的显示区域上并彼此分开；多个像素电路，形成在基底的显示区域上，并且包括分别连接到所述多个有机发光元件的多个薄膜晶体管和通过接触孔将所述多个薄膜晶体管中的任意一个和另一个连接的节点线，其中，所述多个像素电路之中的形成在显 示区域的第一区域中的第一像素电路的接触孔不同于形成在显示区域的第二区域中的第二像素电路的接触孔。

基底还可以包括与显示区域相邻的非显示区域，显示区域的第二区域与第一区域相比可以较靠近非显示区域。

第二像素电路的接触孔可以具有比第一像素电路的接触孔大的面积。

第二像素电路还可以包括与接触孔相邻的至少一个附加接触孔。

第二像素电路的节点线可以通过附加接触孔将所述多个薄膜晶体管中的任意一个和另一个连接。

所述多个薄膜晶体管还可以包括连接到有机发光元件的驱动薄膜晶体管和连接到驱动薄膜晶体管的至少一个开关薄膜晶体管。

第二像素电路的接触孔可以与驱动薄膜晶体管的有源图案叠置。

第一像素电路的接触孔可以不与驱动薄膜晶体管的有源图案叠置。

第一像素电路的接触孔可以与驱动薄膜晶体管的有源图案叠置，第二像素电路的接触孔可以与驱动薄膜晶体管的有源图案叠置，并具有比第一像素电路的接触孔宽的面积。

OLED显示器还可以包括在基底上沿一个方向延伸并连接到所述多个薄膜晶体管的数据线，所述多个薄膜晶体管可以包括：第一薄膜晶体管，形成在基底上，并且包括连接到有机发光元件的第一有源图案和形成在第一有源图案上并通过接触孔接触节点线的第一栅电极；第二薄膜晶体管，连接到第一有源图案的一端，并且包括连接到数据线的第二有源图案和形成在第二有源图案上的第二栅电极；第三薄膜晶体管，连接到第一有源图案的另一端，并且包括通过节点线连接到第一栅电极的第三有源图案和形成在第三有源图案上的第三栅电极。

节点线可以与数据线形成在同一层上。

OLED显示器还可以包括：第一扫描线，形成在第二有源图案上以与第二有源图案和第三有源图案交叉并连接到第二栅电极和第三栅电极；驱动电源线，在第一扫描线上与数据线相邻以与第一扫描线交叉，并连接到第一有源图案。

OLED显示器还可以包括：电容器电极，在第一栅电极上连接到驱动电源线，并与第一栅电极叠置以与第一栅电极一起形成电容器。

电容器电极还包括与接触孔连通的开口。

所述多个薄膜晶体管还可以包括：第四薄膜晶体管，连接到第三有源图案，并且包括通过节点线连接到第一栅电极的第四有源图案和形成在第四有源图案上的第四栅电极；第二扫描线，形成在第四有源图案上以与第四有源图案交叉，并连接到第四栅电极，还可以包括连接到第四有源图案的初始化电源线。

所述多个薄膜晶体管还可以包括：第五薄膜晶体管，包括将第一有源图案和驱动电源线连接的第五有源图案和形成在第五有源图案上的第五栅电极；第六薄膜晶体管，包括将第一有源图案和有机发光元件连接的第六有源图案和形成在第六有源图案上的第六栅电极，还可以包括形成在第五有源图案和第六有源图案上以分别与第五有源图案和第六有源图案交叉并分别连接到第五栅电极和第六栅电极的发光控制线。

所述多个薄膜晶体管还可以包括具有连接到第四有源图案的第七有源图案和形成在第七有源图案上的第七栅电极的第七薄膜晶体管，还可以包括形成在第七有源图案上以与第七有源图案交叉并连接到第七栅电极的第三扫描线。

另一方面是一种OLED显示器，所述OLED显示器包括：基底，包括显示图像的显示区域；多个有机发光元件，形成在基底的显示区域上并彼此分开；多个像素电路，形成在基底的显示区域上并包括分别连接到所述多个有机发光元件的多个薄膜晶体管和通过接触孔将所述多个薄膜晶体管中的任意一个和另一个连接的节点线，其中，与形成在显示区域的第二区域中的第二像素电路的接触孔相比，所述多个像素电路中的形成在显示区域的第一区域中的第一像素电路的接触孔具有较大的面积。

另一方面是一种OLED显示器，所述OLED显示器包括：基底，包括显示图像的显示区域；多个有机发光元件，形成在基底的显示区域上并彼此分开；多个像素电路，形成在基底的显示区域上，并且包括分别连接到所述多个有机发光元件的多个薄膜晶体管和通过接触孔将所述多个薄膜晶体管中的任意一个和另一个连接的节点线，其中，与形成在显示区域的第二区域中的第二像素电路的接触孔相比，所述多个像素电路中的形成在显示区域的第一区域中的第一像素电路的接触孔以较大的数目存在。

另一方面是一种OLED显示器，所述OLED显示器包括：基底，包括显示图像的显示区域；多个有机发光元件，形成在基底的显示区域上并彼此分 开；多个像素电路，形成在基底的显示区域上并且包括分别连接到所述多个有机发光元件的多个薄膜晶体管和通过接触孔将所述多个薄膜晶体管中的任意一个和另一个连接的节点线，其中，所述多个像素电路中的形成在显示区域的第一区域中的第一像素电路的接触孔与任何一个薄膜晶体管的有源图案叠置，并相较于形成在显示区域的第二区域中的第二像素电路的接触孔具有较宽的面积。

另一方面是一种有机发光二极管(OLED)显示器，所述OLED显示器包括：基底，包括构造为显示图像的显示区域，其中，显示区域包括第一区域和第二区域；多个OLED，形成在显示区域中并且彼此分开；多个像素电路，形成在显示区域中，并包括第一区域中的第一像素电路和第二区域中的第二像素电路，其中，第一接触孔和第二接触孔分别形成在第一像素电路和第二像素电路中，其中，每个像素电路包括1)具有第一TFT和第二TFT并电连接到OLED的多个薄膜晶体管(TFT)以及2)构造为通过第一接触孔和第二接触孔将第一TFT电连接到第二TFT的节点线，其中，第一接触孔不同于第二接触孔。

在上面的OLED显示器中，基底还包括围绕显示区域的非显示区域，其中，显示区域的第二区域比第一区域靠近非显示区域。

在上面的OLED显示器中，第二接触孔比第一接触孔面积大。

在上面的OLED显示器中，第二像素电路还包括位于与第二接触孔相邻的第三接触孔。

在上面的OLED显示器中，TFT包括第三TFT和第四TFT，其中，第二像素电路的节点线还被构造为通过第三接触孔将第三TFT电连接到第四TFT。

在上面的OLED显示器中，TFT包括：驱动TFT，电连接到OLED；至少一个开关TFT，电连接到驱动TFT。

在上面的OLED显示器中，第二接触孔在OLED显示器的深度维度上与驱动TFT的有源图案叠置。

在上面的OLED显示器中，第一接触孔在OLED显示器的深度维度上不与驱动TFT的有源图案叠置。

在上面的OLED显示器中，第一接触孔在OLED显示器的深度维度上与驱动TFT的有源图案叠置，其中，第二接触孔与驱动TFT的有源图案叠置并 且具有比第一接触孔的面积宽的面积。

上面的OLED显示器还包括形成在基底上方并沿一个方向延伸的数据线，其中，数据线电连接到TFT，其中，TFT包括：第一TFT，形成在基底上方，并且包括1)电连接到OLED的第一有源图案和2)形成在第一有源图案上并通过第一接触孔电连接到节点线的第一栅电极；第二TFT，电连接到第一有图案图案的第一端，并且包括1)连接到数据线的第二有源图案和2)形成在第二有源图案上的第二栅电极；第三TFT，电连接到第一有源图案的第二端，并且包括1)通过节点线连接到第一栅电极的第三有源图案和2)形成在第三有源图案上的第三栅电极。

在上面的OLED显示器中，节点线形成在与数据线同一层上。

上面的OLED显示器还包括：第一扫描线，形成在第二有源图案上并与第二有源图案和第三有源图案交叉，其中，第一扫描线电连接到第二栅电极和第三栅电极；驱动电源线，与数据线相邻形成并与第一扫描线交叉，其中，驱动电源线电连接到第一有源图案。

上面的OLED显示器还包括：电容器电极，电连接到驱动电源线，并在OLED显示器的深度维度上与第一栅电极叠置的以与第一栅电极一起形成电容器。

在上面的OLED显示器中，电容器电极还包括连接到接触孔的开口。

在上面的OLED显示器中，TFT还包括第四TFT，第四TFT连接到第三有源图案，并且包括1)通过节点线电连接到第一栅电极的第四有源图案和2)形成在第四有源图案上的第四栅电极，其中，OLED显示器还包括：第二扫描线，形成在第四有源图案上并与第四有源图案交叉，其中，第二扫描线电连接到第四栅电极；初始化电源线，电连接到第四有源图案。

在上面的OLED显示器中，TFT还包括：第五TFT，包括1)被构造为将第一有源图案电连接到驱动电源线的第五有源图案和2)形成在第五有源图案上的第五栅电极；第六TFT，包括1)被构造为将第一有源图案电连接到OLED的第六栅电极和2)形成在第六有源图案上的第六栅电极，其中，OLED显示器还包括形成在第五有源图案和第六有源图案上并与第五有源图案和第六有源图案交叉的发光控制线，其中，发光控制线电连接到第五栅电极和第六栅电极。

在上面的OLED显示器，TFT还包括第七TFT，第七TFT包括1)电连 接到第四有源图案的第七有源图案和2)形成在第七有源图案上的第七栅电极，其中，OLED显示器还包括形成在第七有源图案上并与第七有源图案交叉的第三扫描线，其中，第三扫描线电连接到第七栅电极。

另一方面是一种有机发光二极管(OLED)显示器，所述OLED显示器包括：基底，包括被构造为显示图像的显示区域，其中，显示区域包括第一区域和第二区域；多个OLED，形成在显示区域中并且彼此分开；多个像素电路，形成在显示区域中，每个像素电路包括第一区域中的第一像素电路和第二区域中的第二像素电路，其中，第一接触孔和第二接触孔分别形成在第一像素电路和第二像素电路中，其中，每个像素电路包括1)具有第一TFT和第二TFT并且电连接到OLED的多个薄膜晶体管以及2)被构造为通过第一接触孔和第二接触孔将第一TFT电连接到第二TFT的节点线，其中，第二接触孔比第一接触孔面积大。

另一方面是一种有机发光二极管(OLED)显示器，所述OLED显示器包括：基底，包括被构造为显示图像的显示区域，其中，显示区域包括第一区域和第二区域；多个OLED，形成在显示区域中并且彼此分开；多个像素电路，形成在显示区域中并且包括第一区域中的第一像素电路和第二区域中的第二像素电路，其中，每个像素电路包括1)具有第一TFT和第二TFT并电连接到OLED的多个TFT以及2)被构造为通过一个或更多个接触孔将第一TFT电连接到第二TFT的节点线，其中，第一像素电路的接触孔的数目比第二像素电路的接触孔的数目大。

另一方面是一种有机发光二极管(OLED)显示器，所述OLED显示器包括：基底，包括被构造为显示图像的显示区域，其中，显示区域包括第一区域和第二区域；多个OLED，形成在显示区域中并且彼此分开；多个像素电路，形成在显示区域中并且包括第一区域中的第一像素电路和第二区域中的第二像素电路，其中，第一接触孔和第二接触孔分别形成在第一像素电路和第二像素电路中，其中，每个像素电路包括1)具有第一TFT和第二TFT并电连接到OLED的多个TFT以及2)被构造为通过第一接触孔和第二接触孔将第一TFT电连接到第二TFT的节点线，其中，第一接触孔与TFT中的一个的有源图案叠置，并且比第二接触孔面积大。

在上面的OLED显示器中，第二像素电路的接触孔位于这一个TFT的有源图案的沟道区域中。

另一方面是一种有机发光二极管(OLED)显示器，所述OLED显示器包括：基底，包括被构造为显示图像的显示区域，其中，显示区域包括第一区域和第二区域；多个OLED，形成在显示区域中并且彼此分开；多个像素电路，形成在显示区域中并且包括第一区域中的第一像素电路和第二区域中的第二像素电路，其中，第一接触孔和第二接触孔分别形成在第一像素电路和第二像素电路中，其中，每个像素电路包括1)具有第一TFT和第二TFT并且电连接到OLED的多个TFT以及2)被构造为通过第一接触孔和第二接触孔将第一TFT电连接到第二TFT的节点线，其中，第一接触孔在第一像素电路中与多个TFT中的一个的有源图案局部叠置，其中，第二接触孔在第二像素电路中与多个TFT中的一个的有源图案完全叠置。

根据至少一个公开的实施例，当在遍及整个基底的多个薄膜晶体管的每个有源图案的宽度方面不期望地产生差异时，OLED显示器可以抑制分别供应到遍及基底的多个有机发光元件的电流的差异。

附图说明

图1是示意性示出根据示例性实施例的OLED显示器的平面图。

图2是示出根据图1中示出的示例性实施例的OLED显示器的像素的电路图。

图3是示出根据图1中示出的示例性实施例的OLED显示器的第一像素的布局图。

图4是沿图3的线IV-IV截取的剖视图。

图5是示出根据图1中示出的示例性实施例的OLED显示器的第二像素的布局图。

图6是示出在一个实验示例中薄膜晶体管根据其在OLED显示器中的位置的驱动范围的图。

图7是分别示出在另一实验示例中具有不同条件的多个薄膜晶体管的图。

图8是示出图7中示出的多个薄膜晶体管的各驱动范围的曲线图。

图9是用于解释根据示例性实施例的OLED显示器的效果的曲线图。

图10是示出根据另一示例性实施例的OLED显示器的第二像素的布局图。

图11是示出根据另一示例性实施例的OLED显示器的第二像素的布局图。

图12是示出根据另一示例性实施例的OLED显示器的第一像素的布局图。

图13是示出根据另一示例性实施例的OLED显示器的第二像素的布局图。

图14是示出根据另一示例性实施例的OLED显示器的第一像素的布局图。

图15是示出根据另一示例性实施例的OLED显示器的第二像素的布局图。

具体实施方式

在下面的详细描述中，已经通过举例说明的方式简单示出和描述了仅某些示例性实施例。如本领域的技术人员将理解的，在不脱离所描述的技术的精神或范围的所有情况下，可以以各种不同的方式修改所描述的实施例。

因此，附图和描述要被认为是本质上示意性的，而非限制性的，同样的附图标记在整个说明书中表示同样的元件。

此外，在示例性实施例中，因为同样的附图标记表示具有相同构造的元件，所以第一示例性实施例被代表性地表述，在其他示例性实施例中，将仅描述与第一示例性实施例不同的构造。

另外，为了理解和易于描述，附图中示出的每种构造的尺寸和厚度被任意示出，但是所描述的技术不限于此。

在附图中，为了清楚，夸大了层、膜、面板、区域等的厚度。在附图中，为了理解和易于描述，夸大了一些层和区域的厚度。将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“上”时，该元件可以直接地在所述另一元件上或者也可以存在中间元件。

另外，除非明确相反描述，否则词语“包括”和诸如“包含”的变型将理解为暗指包括所陈述的元件，而非排除任何其他元件。此外，在说明书中，词语“在……上”意味着位于目标部分的上方或下方，而非本质上意味着位于基于重力方向的目标部分的上侧上。在此公开中，术语“基本上”包括完全、几乎完全或在一些应用情况下并根据本领域技术人员所通常理解的任何 显著程度的含义。术语“连接”可以包括电气连接。

在下文中，将参照图1至图5描述根据示例性示例的OLED显示器。

图1是示意性示出根据示例性实施例的OLED显示器的平面图。在下文中，像素可以意味着显示图像的最小单元。

如图1中所示，根据示例性实施例的OLED显示器包括基底SUB、多个像素PXn、多条数据线DA和数据驱动器DD。

基底SUB包括显示图像的显示区域DIA和与显示区域DIA相邻的非显示区域NDA。非显示区域NDA可以形成为包围显示区域DIA的边缘。基底SUB是由玻璃、聚合物或不锈钢等形成的绝缘基底。基底SUB可以是柔性的、可伸缩的、可折叠的、可弯曲的或可卷曲的。基底SUB是柔性的、可伸缩的、可折叠的、可弯曲的或可卷曲的，从而整个OLED显示器可以是柔性的、可伸缩的、可折叠的、可弯曲的或可卷曲的。

像素PXn对应于基底SUB的显示区域DIA形成在基底SUB上。像素PXn分别包括像素电路，像素电路包括连接到数据线DA并发射与对应于由数据线DA供应的数据信号的驱动电流对应的亮度的光的OLED以及控制OLED中流动的驱动电流的多个薄膜晶体管和至少一个电容器。像素PXn均包括OLED，使得分别包括多个OLED和连接到OLED的多个薄膜晶体管的多个像素电路形成在基底SUB的显示区域DIA上。

为了便于解释，尽管未在图1中示出，但是像素PXn均可以分别连接到与供应不同的扫描信号的栅极驱动器连接的多条扫描线，并且还可以连接到供应电压的驱动电源线和初始化电源线。此外，作为分别包括在多个像素PXn中的每个中的OLED的阴极的第二电极可以连接到共电源。将在下面描述每个像素的详细结构。前述栅极驱动器、扫描线、驱动电源线和初始化电源线将在下面进行描述，但不限于此，因此可以以已知的各种形式分别连接到像素PXn。

像素PXn包括形成在基底的显示区域DIA的第一区域AR1中的第一像素PX1和形成在显示区域DIA的第二区域AR2中的第二像素PX2。

这里，基底SUB的显示区域DIA的第二区域AR2可以是与第一区域AR1相比靠近非显示区域NDA的区域，然而其不限于此，第一区域AR1和第二区域AR2可以分别对应于作为基底SUB的显示区域DIA中的不同区域的任意区域。

数据线DA在基底SUB上均沿一个方向延伸为分别连接到像素PXn。

数据驱动器DD形成在基底SUB的非显示区域NDA上并连接到数据线DA。数据驱动器DD对应于从诸如时序控制器的外部装置供应的控制信号将数据信号分别供应到数据线DA。每当扫描信号从扫描线被供应到由扫描信号选择的一个像素PXn时，从数据驱动器DD供应到数据线DA的数据信号被供应到所选择的这一个像素PXn。接下来，一个像素PXn被充以与数据信号对应的电压并且发射与其对应的亮度的光。

接下来，将参照图2更详细地描述根据示例性实施例的OLED显示器的一个像素PXn的电路。

图2是示出根据图1中示出的示例性实施例的OLED显示器的像素的电路图。

如图2中所示，根据示例性实施例的OLED显示器的一个像素PXn包括：像素电路PC，包括多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7以及电容器Cst；选择性地连接到薄膜晶体管T1、T2、T3、T4、T5、T6和T7的多条布线Sn、Sn-1、Sn-2、EM、Vin、DA和ELVDD；OLED。

薄膜晶体管T1、T2、T3、T4、T5、T6和T7包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7。

第一薄膜晶体管T1的第一栅电极G1分别连接到第三薄膜晶体管T3的第三漏电极D3和第四薄膜晶体管T4的第四漏电极D4，第一源电极S1分别连接到第二薄膜晶体管T2的第二漏电极D2和第五薄膜晶体管T5的第五漏电极D5，第一漏电极D1分别连接到第三薄膜晶体管T3的第三源电极S3和第六薄膜晶体管T6的第六源电极S6。

第二薄膜晶体管T2的第二栅电极G2连接到第一扫描线Sn，第二源电极S2连接到数据线DA，第二漏电极D2连接到第一薄膜晶体管T1的第一源电极S1。

第三薄膜晶体管T3的第三栅电极G3连接到第一扫描线Sn，第三源电极S3连接到第一薄膜晶体管T1的第一漏电极D1，第三漏电极D3连接到第一薄膜晶体管T1的第一栅电极G1。

第四薄膜晶体管T4的第四栅电极G4连接到第二扫描线Sn-1，第四源电极S4连接到初始化电源线Vin，第四漏电极D4连接到第一薄膜晶体管T1的 第一栅电极G1。

第五薄膜晶体管T5的第五栅电极G5连接到发光控制线EM，第五源电极S5连接到驱动电源线ELVDD，第五漏电极D5连接到第一薄膜晶体管T1的第一源电极S1。

第六薄膜晶体管T6的第六栅电极G6连接到发光控制线EM，第六源电极S6连接到第一薄膜晶体管T1的第一漏电极D1。

第七薄膜晶体管T7的第七栅电极G7连接到第三扫描线Sn-2，第七源电极S7连接到OLED，第七漏电极D7连接到第四薄膜晶体管T4的第四源电极S4。

前述扫描线包括将第一扫描信号分别传输到第二薄膜晶体管T2的第二栅电极G2和第三薄膜晶体管T3的第三栅电极G3的第一扫描线Sn、将第二扫描信号传输到第四薄膜晶体管T4的第四栅电极G4的第二扫描线Sn-1、将第三扫描信号传输到第七薄膜晶体管T7的第七栅电极G7的第三扫描线Sn-2以及将发射控制信号分别传输到第五薄膜晶体管T5的第五栅电极G5和第六薄膜晶体管T6的第六栅电极G6的发光控制线EM。

电容器Cst包括连接到驱动电源线ELVDD的一个电极以及连接到第一栅电极G1和第三薄膜晶体管T3的第三漏电极D3的另一电极。

OLED包括第一电极、形成在第一电极上的第二电极以及形成在第一电极与第二电极之间的有机发光层。OLED的第一电极分别连接到第七薄膜晶体管T7的第七源电极S7和第六薄膜晶体管T6的第六漏电极D6，第二电极连接到有共信号传输到的共电源ELVSS。

作为包括像素电路PC、布线Sn、Sn-1、Sn-2、EM、Vin、DA和ELVDD以及OLED的一个像素PXn的驱动的示例，首先，当第三扫描信号被传输到第三扫描线Sn-2以导通第七薄膜晶体管T7时，在OLED的第一电极中流动的残余电流通过第七薄膜晶体管T7流出到第四薄膜晶体管T4，使得OLED抑制由于OLED的第一电极中流动的残余电流而导致的不期望地发射光。

接下来，当第二扫描信号被传输到第二扫描线Sn-1并且初始信号被传输到初始化电源线Vin时，第四薄膜晶体管T4被导通并且因此根据初始信号的初始电压通过第四薄膜晶体管T4被供应到第一薄膜晶体管T1的第一栅电极G1和电容器Cst的另一电极，使得第一栅电极G1和电容器Cst被初始化。在这种情况下，第一薄膜晶体管T1在第一栅电极G1被初始化的同时而导通。

接下来，当第一扫描信号被传输到第一扫描线Sn并且数据信号被传输到数据线DA时，第二薄膜晶体管T2和第三薄膜晶体管T3均被导通以通过第二薄膜晶体管T2、第一薄膜晶体管T1和第三薄膜晶体管T3将根据数据信号的数据电压Vd提供到第一栅电极G1。在这种情况下，供应补偿电压{Vd+Vth，Vth是负(-)值}作为供应到第一栅电极G1的电压，补偿电压从由第一数据线DA供应的数据电压Vd减小了第一薄膜晶体管T1的阈值电压Vth这么多。供应到第一栅电极G1的补偿电压(Vd+Vth)被供应到电容器Cst的连接到第一栅电极G1的另一电极。

接下来，根据驱动信号的驱动电压Vel从驱动电源线ELVDD被供应到电容器Cst的一个电极并且前述补偿电压(Vd+Vth)被供应到电容器Cst的另一个电极，因此电容器Cst存储与施加到两个电极的电压差对应的电荷，使得第一薄膜晶体管T1被导通达预定的时间。

接下来，当发射控制信号被施加到发光控制线EM时，第五薄膜晶体管T5和第六薄膜晶体管T6均被导通，因此根据来自驱动电源线ELVDD的驱动信号的驱动电压Vel通过第五薄膜晶体管T5被供应到第一薄膜晶体管T1。

然后，在驱动电压Vel经过由电容器Cst导通的第一薄膜晶体管T1的同时，与根据电容器Cst的供应到第一栅电极G1的电压和驱动电压Vel之间的差对应的驱动电流I_d在第一薄膜晶体管T1的第一漏电极D1中流动，并且驱动电流I_d通过第六薄膜晶体管T6被供应到OLED，使得OLED发射预定时间的光。

同时，根据示例性实施例的OLED显示器的像素电路被构造为包括第一薄膜晶体管T1至第七薄膜晶体管T7、电容器Cst、第一扫描线Sn至第三扫描线Sn-2、数据线DA、驱动电源线ELVDD和初始化电源线Vin，但不限于此，根据另一示例性实施例的OLED显示器的像素电路可以被构造为包括多个薄膜晶体管、至少一个电容器以及包括至少一条扫描线和至少一条驱动电源线的布线。

在下文中，在根据参照图3至图5描述的示例性实施例的OLED显示器的像素PXn中，将分别描述形成在基底SUB的显示区域DIA的第一区域AR1中的第一像素PX1和位于显示区域DIA的第二区域AR2中的第二像素PX2的布置。

绝缘层形成于在下面将描述的不同的层上形成的组件之间，其中所述绝 缘层可以是有机绝缘层或者由氮化硅或氧化硅等形成的无机绝缘层。此外，这些绝缘层可以以单层或多层形成。

图3是示出根据图1中示出的示例性实施例的OLED显示器的第一像素的布局图。图4是沿图3的线IV-IV截取的剖视图。

如图3和图4中所示，位于基底SUB的显示区域DIA的第一区域AR1中的第一像素PX1包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第一扫描线Sn、第二扫描线Sn-1、第三扫描线Sn-2、发光控制线EM、电容器Cst、数据线DA、驱动电源线ELVDD、节点线GB、初始化电源线Vin和OLED。在这种情况下，作为第一像素PX1的薄膜晶体管的第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、节点线GB和电容器Cst形成连接到OLED的第一像素电路PC1。即，第一像素电路PC1形成在显示区域DIA的第一区域AR1中。

在包括在第一像素电路PC1中的薄膜晶体管之中，第一薄膜晶体管T1连接到OLED以用作驱动薄膜晶体管，第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7可以用作连接到第一薄膜晶体管T1的开关薄膜晶体管。

第一薄膜晶体管T1形成在基底SUB上并包括第一有源图案A1和第一栅电极G1。

第一有源图案A1包括第一源电极S1、第一沟道C1和第一漏电极D1。第一源电极S1分别连接到第二薄膜晶体管T2的第二漏电极D2和第五薄膜晶体管T5的第五漏电极D5，第一漏电极D1分别连接到第三薄膜晶体管T3的第三源电极S3和第六薄膜晶体管T6的第六源电极S6。作为第一有源图案A1的与第一栅电极G1叠置的沟道区域的第一沟道C1至少被弯曲一次并在与第一栅电极G1叠置的空间(该空间是有限空间)内延伸，因此第一沟道C1的长度可以形成为长的，使得施加到第一栅电极G1的栅极电压的驱动范围可以形成为宽的。结果，施加到第一栅电极G1的栅极电压的幅值在宽的驱动范围内改变以更精准地控制从OLED发射的光的灰度，从而改善从OLED显示器显示的图像的品质。第一有源图案A1的形状可以以诸如“反S”、“S”、“M”和“W”的各种形式而进行各种改变。

第一有源图案A1可以由多晶硅或氧化物半导体制成。氧化物半导体可以由钛(Ti)、铪(Hf)、锆(Zr)、铝(Al)、钽(Ta)、锗(Ge)、锌(Zn)、镓(Ga)、锡(Sn)或铟(In)的氧化物以及作为其复合氧化物的铟-镓-锌氧化物(InGaZnO₄)、铟-锌氧化物(Zn-In-O)、锌-锡氧化物(Zn-Sn-O)、铟-镓氧化物(In-Ga-O)、铟-锡氧化物(In-Sn-O)、铟-锆氧化物(In-Zr-O)、铟-锆-锌氧化物(In-Zr-Zn-O)、铟-锆-锡氧化物(In-Zr-Sn-O)、铟-锆-镓氧化物(In-Zr-Ga-O)、铟-铝氧化物(In-Al-O)、铟-锌-铝氧化物(In-Zn-Al-O)、铟-锡-铝氧化物(In-Sn-Al-O)、铟-铝-镓氧化物(In-Al-Ga-O)、铟-钽氧化物(In-Ta-O)、铟-钽-锌氧化物(In-Ta-Zn-O)、铟-钽-锡氧化物(In-Ta-Sn-O)、铟-钽-镓氧化物(In-Ta-Ga-O)、铟-锗氧化物(In-Ge-O)、铟-锗-锌氧化物(In-Ge-Zn-O)、铟-锗-锡氧化物(In-Ge-Sn-O)、铟-锗-镓氧化物(In-Ge-Ga-O)、钛-铟-锌氧化物(Ti-In-Zn-O)和铪-铟-锌氧化物(Hf-In-Zn-O)中的任意一种形成。在第一有源图案A1由氧化物半导体制成的情况下，可以加入单独的保护层以保护容易受到诸如暴露于高温等的外部环境的影响的氧化物半导体。

第一有源图案A1的第一沟道C1可以用N型杂质或P型杂质进行沟道掺杂，第一源电极S1和第一漏电极D1彼此分隔开并使第一沟道C1介于其间，并且第一源电极S1和第一漏电极D1均可以用具有与第一沟道C1中掺杂的掺杂杂质相反类型的掺杂杂质来掺杂。

第一栅电极G1形成在第一有源图案A1的第一沟道C1上并具有岛形状。第一栅电极G1由节点线GB通过第一接触孔CNT1连接到第四薄膜晶体管T4的第四漏电极D4和第三薄膜晶体管T3的第三漏电极D3。第一栅电极G1通过第一接触孔CNT1接触节点线GB并与第一有源图案A1叠置。第一栅电极G1与电容器电极CE叠置并且可以同时用作第一薄膜晶体管T1的栅电极和电容器Cst的另一电极。即，第一栅电极G1与电容器电极CE一起形成电容器Cst。

第二薄膜晶体管T2形成在基底SUB上，并且包括第二有源图案A2和第二栅电极G2。第二有源图案A2包括第二源电极S2、第二沟道C2和第二漏电极D2。第二源电极S2通过接触孔连接到数据线DA，第二漏电极D2连接到第一薄膜晶体管T1的第一源电极S1。作为第二有源图案A2的与第二栅电极G2叠置的沟道区域的第二沟道C2形成在第二源电极S2与第二漏电极 D2之间。即，第二有源图案A2连接到第一有源图案A1。

第二有源图案A2的第二沟道C2可以用N型杂质或P型杂质进行沟道掺杂。第二源电极S2和第二漏电极D2彼此分隔开并使第二沟道C2介于其间，并且第二源电极S2和第二漏电极D2均可以用具有与第二沟道C2中掺杂的掺杂杂质相反类型的掺杂杂质来掺杂。第二有源图案A2与第一有源图案A1形成在同一层上，第二有源图案A2由与第一有源图案A1相同的材料制成，第二有源图案A2与第一有源图案A1一体地形成。

第二栅电极G2形成在第二有源图案A2的第二沟道C2上并与第一扫描线Sn一体地形成。

第三薄膜晶体管T3形成在基底SUB上并包括第三有源图案A3和第三栅电极G3。

第三有源图案A3包括第三源电极S3、第三沟道C3和第三漏电极D3。第三源电极S3连接到第一漏电极D1，第三漏电极D3由节点线GB通过第一接触孔CNT1连接到第一薄膜晶体管T1的第一栅电极G1。作为第三有源图案A3的与第三栅电极G3叠置的沟道区域的第三沟道C3形成在第三源电极S3与第三漏电极D3之间。即，第三有源图案A3将第一有源图案A1连接到第一栅电极G1。

第三有源图案A3的第三沟道C3可以用N型杂质或P型杂质进行沟道掺杂，第三源电极S3和第三漏电极D3彼此分隔开并使第三沟道C3介于其间，并且第三源电极S3和第三漏电极D3均可以用具有与第三沟道C3中掺杂的掺杂杂质相反类型的掺杂杂质来掺杂。第三有源图案A3与第一有源图案A1和第二有源图案A2形成在同一层上，并且第三有源图案A3与第一有源图案A1和第二有源图案A2一体地形成。

第三栅电极G3形成在第三有源图案A3的第三沟道C3上并与第一扫描线Sn一体地形成。第三栅电极G3形成为双栅电极，然而其不限于此，其可以由单一栅电极形成。

第四薄膜晶体管T4形成在基底(SUB)上并包括第四有源图案A4和第四栅电极G4。

第四有源图案A4包括第四源电极S4、第四沟道C4和第四漏电极D4。第四源电极S4通过接触孔连接到初始化电源线Vin，第四漏电极D4由节点线GB通过第一接触孔CNT1连接到第一薄膜晶体管T1的第一栅电极G1。 作为第四有源图案A4的与第四栅电极G4叠置的沟道区域的第四沟道C4形成在第四源电极S4与第四漏电极D4之间。即，第四有源图案A4分别连接到第三有源图案A3和第一栅电极G1，基本上同时将初始化电源线Vin连接到第一栅电极G1。

第四有源图案A4的第四沟道C4可以用N型杂质或P型杂质进行沟道掺杂，第四源电极S4和第四漏电极D4彼此分隔开并使第四沟道C4介于其间，并且第四源电极S4和第四漏电极D4均可以用与第四沟道C4中掺杂的掺杂杂质相反类型的掺杂杂质来掺杂。第四有源图案A4与第一有源图案A1、第二有源图案A2和第三有源图案A3形成在同一层上，第四有源图案A4由与第一有源图案A1、第二有源图案A2和第三有源图案A3相同的材料制成，第四有源图案A4与第一有源图案A1、第二有源图案A2和第三有源图案A3一体地形成。

第四栅电极G4形成在第四有源图案A4的第四沟道C4上并且与第二扫描线Sn-1一体地形成。第四栅电极G4形成为双栅电极，然而其不限于此，其可以由单一栅电极形成。

第五薄膜晶体管T5形成在基底(SUB)上，并包括第五有源图案A5和第五栅电极G5。

第五有源图案A5包括第五源电极S5、第五沟道C5和第五漏电极D5。第五源电极S5通过接触孔连接到驱动电源线ELVDD，第五漏电极D5连接到第一薄膜晶体管T1的第一源电极S1。作为第五有源图案A5的与第五栅电极G5叠置的沟道区域的第五沟道G5形成在第五源电极S5与第五漏电极D5之间。即，第五有源图案A5将驱动电源线ELVDD连接到第一有源图案A1。

第五有源图案A5的第五沟道C5可以用N型杂质或P型杂质进行沟道掺杂，第五源电极S5和第五漏电极D5彼此分隔开并使第五沟道C5介于其间，并且第五源电极S5和第五漏电极D5均可以用与第五沟道C5中掺杂的掺杂杂质相反类型的掺杂杂质来掺杂。第五有源图案A5与第一有源图案A1、第二有源图案A2、第三有源图案A3和第四有源图案A4形成在同一层上，第五有源图案A5由与第一有源图案A1、第二有源图案A2、第三有源图案A3和第四有源图案A4相同的材料制成，第五有源图案A5与第一有源图案A1、第二有源图案A2、第三有源图案A3和第四有源图案A4一体地形成。

第五栅电极G5形成在第五有源图案A5的第五沟道C5上并与发光控制 线EM一体地形成。

第六薄膜晶体管T6形成在基底SUB上，并且包括第六有源图案A6和第六栅电极G6。

第六有源图案A6包括第六源电极S6、第六沟道C6和第六漏电极D6。第六源电极S6连接到第一薄膜晶体管T1的第一漏电极D1，第六漏电极D6通过接触孔连接到OLED的第一电极E1。作为第六有源图案A6的与第六栅电极G6叠置的沟道区域的第六沟道C6形成在第六源电极S6与第六漏电极D6之间。即，第六有源图案A6连接在第一有源图案A1与OLED的第一电极E1之间。

第六有源图案A6的第六沟道C6可以用N型杂质或P型杂质进行沟道掺杂，第六源电极S6和第六漏电极D6彼此分隔开并使第六沟道C6介于其间，并且第六源电极S6和第六漏电极D6均可以用与第六沟道C6中掺杂的掺杂杂质相反类型的掺杂杂质来掺杂。第六有源图案A6与第一有源图案A1、第二有源图案A2、第三有源图案A3、第四有源图案A4和第五有源图案A5形成在同一层上，第六有源图案A6由与第一有源图案A1、第二有源图案A2、第三有源图案A3、第四有源图案A4和第五有源图案A5相同的材料制成，第六有源图案A6与第一有源图案A1、第二有源图案A2、第三有源图案A3、第四有源图案A4和第五有源图案A5一体地形成。

第六栅电极G6形成在第六有源图案A6的第六沟道C6上并且与发光控制线EM一体地形成。

第七薄膜晶体管T7形成在基底(SUB)上，并且包括第七有源图案A7和第七栅电极G7。

第七有源图案A7包括第七源电极S7、第七沟道C7和第七漏电极D7。第七源电极S7连接到未在图2中示出的另一像素(形成在图3的像素上方的像素)的OLED的第一电极，第七漏电极D7连接到第四薄膜晶体管T4的第四源电极S4。作为第七有源图案A7的与第七栅电极G7叠置的沟道区域的第七沟道C7形成在第七源电极S7与第七漏电极D7之间。即，第七有源图案A7将OLED的第一电极连接到第四有源图案A4。

第七有源图案A7的第七沟道C7可以用N型杂质或P型杂质进行沟道掺杂，第七源电极S7和第七漏电极D7彼此分隔开并使第七沟道C7介于其间，并且第七源电极S7和第七漏电极D7均可以用与第七沟道C7中掺杂的 掺杂杂质相反类型的掺杂杂质来掺杂。第七有源图案A7与第一有源图案A1、第二有源图案A2、第三有源图案A3、第四有源图案A4、第五有源图案A5和第六有源图案A6形成在同一层上，第七有源图案A7由与第一有源图案A1、第二有源图案A2、第三有源图案A3、第四有源图案A4、第五有源图案A5和第六有源图案A6相同的材料形成，第七有源图案A7与第一有源图案A1、第二有源图案A2、第三有源图案A3、第四有源图案A4、第五有源图案A5和第六有源图案A6一体地形成。

第七栅电极G7形成在第七有源图案A7的第七沟道C7上并且与第三扫描线Sn-2一体地形成。

多个绝缘层顺序层压在第一有源图案A1、第二有源图案A2、第三有源图案A3、第四有源图案A4、第五有源图案A5、第六有源图案A6和第七有源图案A7上。绝缘层可以是诸如氮化硅或氧化硅的无机绝缘层，或者可以是有机绝缘层。另外，绝缘层可以由单层或多层形成。

第一扫描线Sn形成在第二有源图案A2和第三有源图案A3上以沿与第二有源图案A2和第三有源图案A3交叉的一个方向延伸，并且与第二栅电极G2和第三栅电极G3一体地形成而连接到第二栅电极G2和第三栅电极G3。

第二扫描线Sn-1与第一扫描线Sn分隔开而形成在第四有源图案A4上，并且与第四栅电极G4一体地形成而沿与第四有源图案A4交叉的一个方向延伸并连接到第四栅电极G4。

第三扫描线Sn-2与第二扫描线Sn-1分隔开而形成在第七有源图案A7上，并且与第七栅电极G7一体地形成而沿与第七有源图案A7交叉的一个方向延伸并连接到第七栅电极G7。

发光控制线EM与第一扫描线Sn分隔开而形成在第五有源图案A5和第六有源图案A6上，并且与第五栅电极G5和第六栅电极G6一体地形成而沿与第五有源图案A5和第六有源图案A6交叉的一个方向延伸并连接到第五栅电极G5和第六栅电极G6。

如上所述，发光控制线EM、第三扫描线Sn-2、第二扫描线Sn-1、第一扫描线Sn、第一栅电极G1、第二栅电极G2、第三栅电极G3、第四栅电极G4、第五栅电极G5、第六栅电极G6和第七栅电极G7形成在同一层上并由相同的材料制成。同时，根据另一示例性实施例，发光控制线EM、第三扫描线Sn-2、第二扫描线Sn-1、第一扫描线Sn、第一栅电极G1、第二栅电极 G2、第三栅电极G3、第四栅电极G4、第五栅电极G5、第六栅电极G6和第七栅电极G7均选择性形成在不同的层上并由不同的材料制成。

电容器Cst包括其间具有绝缘层的彼此面对的一个电极和另一个电极。上述一个电极可以是电容器电极CE并且另一个电极可以是第一栅电极G1。电容器电极CE形成在第一栅电极G1上并通过接触孔连接到驱动电源线ELVDD。

电容器电极CE与第一栅电极G1一起形成电容器Cst，第一栅电极G1和电容器电极CE分别在不同的层中由相同的金属或不同的金属形成。

电容器电极CE包括暴露第一栅电极G1的一个部分的开口OA，开口OA与第一接触孔CNT1连通。节点线GB穿过电容器电极CE的开口OA和第一接触孔CNT1连接到第一栅电极G1。

数据线DA形成在第一扫描线Sn上以沿与第一扫描线Sn交叉的另一方向延伸，并且通过接触孔连接到第二有源图案A2的第二源电极S2。数据线DA跨过第一扫描线Sn、第二扫描线Sn-1、第三扫描线Sn-2和发光控制线EM延伸。

与数据线DA分开的驱动电源线ELVDD形成在第一扫描线Sn上，沿与第一扫描线Sn交叉的另一方向延伸，并且连接到通过接触孔与电容器电极CE和第一有源图案A1连接的第五有源图案A5的第五源电极S5。驱动电源线ELVDD跨过第一扫描线Sn、第二扫描线Sn-1、第三扫描线Sn-2和发光控制线EM延伸。

形成在第一扫描线Sn上的节点线GB与驱动电源线ELVDD分开，通过第一接触孔CNT1分别连接到第三有源图案A3的第三漏电极D3和第四有源图案A4的第四漏电极D4，并且连接到由电容器电极CE的开口OA暴露的第一栅电极G1。即，节点线GB将一个第一薄膜晶体管T1分别连接到第三薄膜晶体管T3和第四薄膜晶体管T4。第一像素电路PC1的使节点线GB穿过的第一接触孔CNT1在平面上具有第一面积，并且具有比稍后将描述的第二像素电路的第二接触孔小的面积。的第一像素电路PC1的使节点线GB穿过的第一接触孔CNT1与第一有源图案A1的第一沟道C1叠置，并且可以在形成在节点线GB下面的至少一个绝缘层中形成。

节点线GB与数据线DA和驱动电源线ELVDD相应地形成在同一层上并由相同的材料形成。同时，在另一示例性实施例中，数据线DA、驱动电源 线ELVDD和节点线GB选择性形成在不同的层上并且由不同的材料形成。

初始化电源线Vin形成在第二扫描线Sn-1上并且通过接触孔连接到第四有源图案A4的第四源电极S4。初始化电源线Vin与OLED的第一电极E1形成在同一层上并且由相同的材料形成。根据另一示例性实施例，初始化电源线Vin与第一电极E1形成在不同的层上并可以由不同的材料形成。

OLED包括第一电极E1、有机发光层OL和第二电极E2。第一电极E1通过接触孔连接到第六薄膜晶体管T6的第六漏电极D6。有机发光层OL形成在第一电极E1与第二电极E2之间。第二电极E2形成在有机发光层OL上。第一电极E1和第二电极E2中的至少一个可以是光透射电极、光反射电极和光半透射电极中的任意一种，从有机发光层OL发射的光可以沿第一电极E1和第二电极E2中的至少任意一个方向发射。

覆盖OLED的覆层可以形成在OLED上，薄膜包封部可以形成在OLED上或者包封基底可以形成在OLED上并使覆层介于其间。

第二像素PX2形成在基底SUB的显示区域DIA的第二区域AR2中以与形成在基底SUB的显示区域DIA的第一区域AR1中的第一像素PX1分开。

图5是根据图1中示出的示例性实施例的OLED显示器的第二像素的布局图。

在下文中，与前述第一像素PX1相比，将描述第二像素PX2的不同的部分。

如图5中所示，位于基底SUB的显示区域DIA的第二区域EA中的第二像素PX2包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第一扫描线Sn、第二扫描线Sn-1、第三扫描线Sn-2、发光控制线EM、电容器Cst、数据线DA、驱动电源线ELVDD、节点线GB、初始化电源线Vin和OLED。这里，作为第二像素PX2的薄膜晶体管的第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7、节点线GB和电容器Cst形成连接到OLED的第二像素电路PC2。即，第二像素电路PC2位于显示区域DIA的第二区域AR2中。

在包括在第二像素电路PC2中的薄膜晶体管中，第一薄膜晶体管T1连接到OLED以用作驱动薄膜晶体管，第二薄膜晶体管T2、第三薄膜晶体管 T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7可以分别用作连接到作为驱动薄膜晶体管的第一薄膜晶体管T1的开关薄膜晶体管。

在第二像素电路PC2中，第一薄膜晶体管T1的第一有源图案A1、第二薄膜晶体管T2的第二有源图案A2、第三薄膜晶体管T3的第三有源图案A3、第四薄膜晶体管T4的第四有源图案A4、第五薄膜晶体管T5的第五有源图案A5、第六薄膜晶体管T6的第六有源图案A6和第七薄膜晶体管T7的第七有源图案A7彼此连接。第一有源图案A1、第二有源图案A2、第三有源图案A3、第四有源图案A4、第五有源图案A5、第六有源图案A6和第七有源图案A7可以分别具有比描述的第一像素电路PC1的薄膜晶体管的每个有源图案长的宽度。这里，有源图案的宽度可以是有源图案在与有源图案的延伸方向交叉上的宽度。

第二像素电路PC2的第一有源图案A1具有比第一像素电路PC1的第一有源图案A1长的宽度，原因是第二像素电路PC2形成在显示区域DIA的与形成有第一像素电路PC1的第一区域AR1相比靠近非显示区域NDA的第二区域AR2中。在由一个半导体层形成第一有源图案A1的光刻工艺中，形成在第二区域AR2中的光阻材料可以相较于第一区域AR1更多或更少地暴露在外部区域的第二区域AR2中。例如，因为形成在与数据驱动器DD相邻的外部区域的第二区域AR2中的有源图案对应于相较于其他外部区域形成有有源图案的边缘部分，所以形成比其他区域长的宽度。

第二像素PX2的第二像素电路PC2的节点线GB通过第二接触孔CNT2将第三薄膜晶体管T3连接到第一薄膜晶体管T1，详细地，节点线GB通过第二接触孔CNT2接触第一薄膜晶体管T1的第一栅电极G1。

形成在显示区域DIA的第二区域AR2中的第二像素电路PC2的第二接触孔CNT2不同于形成在显示区域DIA的第一区域AR1中的第一像素电路PC1的第一接触孔CNT1，第二像素电路PC2的第二接触孔CNT2与第一有源图案A1的第一沟道C1叠置以在平面中具有比第一像素电路PC1的第一接触孔CNT1大的面积。

如上所述，在示例性实施例中，形成在显示区域DIA的第二区域AR2中的第二像素PX2的第二像素电路PC2的第二接触孔CNT2具有比形成在显示区域DIA的第一区域AR1中的第一像素PX1的第一像素电路PC1的第一 接触孔CNT1大的面积。

接下来，将参照图6至图8描述根据示例性实施例的OLED显示器。

图6示出在一个实验示例中薄膜晶体管根据其在OLED显示器中的位置的驱动范围。例如，图6是示出在根据一个实验示例的OLED显示器的整个平面位置中的作为驱动薄膜晶体管的第一薄膜晶体管的驱动范围(DR-范围)的图。(A)是示出在OLED显示器的整个平面位置中第一薄膜晶体管的驱动范围的图。(B)是示出在OLED显示器的整个平面位置中第一薄膜晶体管的驱动范围的曲线图。(B)的X轴示出OLED显示器的整个位置，Y轴示出第一薄膜晶体管的驱动范围的幅值。

如图6中所示，在一个实验示例中，连接到有机发光元件的第一薄膜晶体管的驱动范围根据遍及OLED显示器的整个平面的平面位置而不同。例如，在由一个半导体层形成第一薄膜晶体管的第一有源图案的光刻工艺中形成在不同区域中的光阻的材料更深地或较少地暴露在与第一区域AR1相比是外部区域的第二区域AR2中，使得形成在第二区域AR2中的第一薄膜晶体管的驱动范围不同于形成在第一区域AR1中的第一薄膜晶体管的驱动范围。

例如，与形成在第一区域AR1中的第一有源图案相比，形成在第二区域AR2中的第一有源图案由于工艺误差具有较长的宽度，使得与形成在第一区域AR1中的第一薄膜晶体管相比，形成在第二区域AR2中的第一薄膜晶体管的薄膜晶体管特性被改善。与形成在第一区域AR1中的第一薄膜晶体管的驱动范围相比，形成在第二区域AR2中的第一薄膜晶体管的驱动范围较小。

为了解决这些问题，在下面描述六个薄膜晶体管并且示出根据六个薄膜晶体管的每种结构的驱动范围的差异。

图7是分别示出在另一实验示例中具有不同的条件的多个薄膜晶体管的图。

如图7中所示，示出了具有不同位置的接触孔的薄膜晶体管至薄膜晶体管No.1至No.6，接触孔的尺寸在1.8μm、2.0μm、2.2μm、2.4μm和2.6μm处而彼此不同。在薄膜晶体管No.1至No.6之中，在第二个薄膜晶体管和第三个薄膜晶体管中，接触孔与有源图案的沟道叠置。

图8是示出图7中示出的多个薄膜晶体管的各驱动范围的曲线图。在图8中，X轴以μm为单位表示的接触孔的尺寸，Y轴以V为单位来表示薄膜晶体管的驱动范围。

如图8中所示，在具有不同位置的接触孔的薄膜晶体管No.1至No.6中，接触孔与有源图案的沟道叠置的第二个薄膜晶体管和第三个薄膜晶体管的驱动范围基本上与该驱动范围的接触孔的尺寸成正比。

薄膜晶体管的驱动范围随着与薄膜晶体管的有源图案的沟道叠置的接触孔的尺寸增大而增大。

因为有源图案的悬键(dangling bond)不以与接触孔的位置和尺寸成比例地平稳地去除，并且薄膜晶体管的驱动范围随着与有源图案的沟道叠置的接触孔的尺寸增大而增大，所以在接触孔形成在覆盖有源图案的绝缘层中的状态下对薄膜晶体管的有源图案进行热处理。

接下来，将参照图9描述根据示例性实施例的OLED显示器的效果。

图9是解释根据示例性实施例的OLED显示器的效果的曲线图。在图9中，X轴表示OLED显示器的整个位置，Y轴表示与OLED显示器的整个位置对应的第一薄膜晶体管的驱动范围(DR范围)的尺寸。

在图9中，线B表示根据工艺的OLED显示器的每个位置的第一薄膜晶体管的驱动范围，线A表示根据使节点线穿过的接触孔的位置补偿设计的OLED显示器的每个位置的第一薄膜晶体管的预设驱动范围，线C表示实际的OLED显示器的每个位置的第一薄膜晶体管的驱动范围。

如图9中所示，在根据示例性实施例的OLED显示器中，与形成在第一区域AR1中的第一像素电路的第一接触孔的面积相比，形成在第二区域AR2中的第二接触孔具有较大的面积。因为形成在第二区域AR2中的第二像素电路的第一薄膜晶体管的驱动范围相较于形成在第一区域AR1中的第一像素电路的第一薄膜晶体管的驱动范围被劣化，所以第一区域AR1的第一薄膜晶体管和第二区域AR2的第一薄膜晶体管的每种特性差异被最小化。

即，由于制造误差，使得在整个OLED显示器中，会如同线B一样产生第一薄膜晶体管的驱动范围偏差。然而，通过将OLED显示器中的第一薄膜晶体管设计为如同线A一样，第一薄膜晶体管的驱动范围偏差在整个OLED显示器中如同线C一样被最小化。

如上所述，由于制造误差，使得与形成在第一区域AR1中的第一像素电路PC1的第一薄膜晶体管T1的驱动范围相比，形成在显示区域DIA的第二区域AR2中的第二像素电路PC2的第一薄膜晶体管T1的驱动范围会劣化。然而，在一些实施例中，相较于与第一像素电路PC1的第一薄膜晶体管T1 的第一有源图案A1叠置的第一接触孔CNT1，与第二像素电路PC2的第一薄膜晶体管T1的第一有源图案A1叠置的第二接触孔CNT2在平面上具有较大的面积。因为第二像素电路PC2的第一薄膜晶体管T1的晶体管特性被劣化，使得第一薄膜晶体管T1的驱动范围增大，所以第一像素电路PC1的第一薄膜晶体管T1与第二像素电路PC2的第一薄膜晶体管T1之间的差异被最小化。

例如，形成在第二区域AR2中的薄膜晶体管的晶体管特性(例如，电流量)可以通过将形成在第二区域AR2中的第二接触孔CNT2的面积形成为大于形成在第一区域AR1中的第一接触孔CNT1的面积而得以改善，从而解决了光刻工艺误差。形成在遍及基底SUB的整个显示区域DIA的薄膜晶体管之间的晶体管特性差异被最小化，使得连接到薄膜晶体管的有机发光元件的亮度差异被最小化。因此，提供了具有图像的最小化显示品质劣化的OLED显示器。

例如，即使在遍及整个基底SUB的薄膜晶体管的每个有源图案的宽度方面不期望地产生差异，也提供了供应到OLED的电流被抑制具有遍及整个基底SUB的差异的OLED显示器。

接下来，将参照图10描述根据另一示例性实施例的OLED显示器。在下文中，将描述与根据上面的示例性实施例的OLED显示器的差异。

图10是根据另一示例性实施例的OLED显示器的第二像素的布局图。

如图10所示，位于基底SUB的显示区域DIA的第二区域AR2中的第二像素PX2包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第一扫描线Sn、第二扫描线Sn-1、第三扫描线Sn-2、发光控制线EM、电容器Cst、数据线DA、驱动电源线ELVDD、节点线GB、初始化电源线Vin和OLED。这里，作为第二像素PX2的薄膜晶体管的第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7、节点线GB和电容器Cst形成连接到OLED的第二像素电路PC2。即，第二像素电路PC2形成在显示区域DIA的第二区域AR2中。

在包括在第二像素电路PC2的薄膜晶体管之中，第一薄膜晶体管T1连接到OLED以用作驱动薄膜晶体管，第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄 膜晶体管T7可以分别用作连接到作为驱动薄膜晶体管的第一薄膜晶体管T1的开关薄膜晶体管。

在第二像素电路PC2中，第一薄膜晶体管T1的第一有源图案A1、第二薄膜晶体管T2的第二有源图案A2、第三薄膜晶体管T3的第三有源图案A3、第四薄膜晶体管T4的第四有源图案A4、第五薄膜晶体管T5的第五有源图案A5、第六薄膜晶体管T6的第六有源图案A6和第七薄膜晶体管T7的第七有源图案A7彼此连接，第一有源图案A1、第二有源图案A2、第三有源图案A3、第四有源图案A4、第五有源图案A5、第六有源图案A6和第七有源图案A7可以分别具有比所描述的第一像素电路PC1的薄膜晶体管的每个有源图案长的宽度。

第二像素PX2的第二像素电路PC2的节点线GB通过第二接触孔CNT2连接在第三薄膜晶体管T3与第一薄膜晶体管T1之间。例如，节点线GB通过第二接触孔CNT2接触第一薄膜晶体管T1的第一栅电极G1。

形成在显示区域DIA的第二区域AR2中的第二像素电路PC2的第二接触孔CNT2不同于形成在显示区域DIA的第一区域AR1中的第一像素电路PC1的第一接触孔CNT1，第二像素电路PC2还包括与第二接触孔CNT2相邻的附加接触孔DCNT。

这里，附加接触孔DCNT可以形成为虚设的；然而其不限于此。

如上所述，在另一示例性实施例中，形成在显示区域DIA的第二区域AR2中的第二像素PX2的第二像素电路PC2还包括与第二接触孔CNT2相邻的附加接触孔DCNT。

附加接触孔DCNT与第一薄膜晶体管T1的第一有源图案A1的第一沟道C1叠置，然而其不限于此，在一些实施例中，附加接触孔DCNT不与第一沟道C1叠置。另外，可以有多个附加接触孔DCNT。

如上所述，在根据另一示例性实施例的OLED显示器中，由于工艺误差，使得与形成在第一区域AR1中的第一像素电路PC1的第一薄膜晶体管T1的驱动范围相比，形成在显示区域DIA的第二区域AR2中的第二像素电路PC2的第一薄膜晶体管T1的驱动范围被劣化。然而，第二像素电路PC2包括与第一薄膜晶体管T1的第一有源图案A1叠置的第二接触孔CNT2和附加接触孔DCNT。即使第二像素电路PC2的第一薄膜晶体管T1的晶体管特性被劣化，使得第一薄膜晶体管T1的驱动范围增大，也使第一像素电路PC1的第 一薄膜晶体管T1和第二像素电路PC2的第一薄膜晶体管T1的每个晶体管特性差异被最小化。

即，形成在第二区域AR2中的薄膜晶体管的晶体管特性得以改善而解决了由光刻工艺误差引起的问题。第二接触孔CNT2和附加接触孔DCNT形成在第二区域AR2中，即使形成在第二区域AR2中的薄膜晶体管的晶体管特性被劣化，也使遍及基底SUB的显示区域DIA形成的薄膜晶体管之间的晶体管特性差异被最小化，从而连接到薄膜晶体管的有机发光元件的亮度差异被最小化。因此，提供了具有图像的最小化显示品质劣化的OLED显示器。

例如，即使在遍及整个基底SUB的薄膜晶体管的每个有源图案的宽度方面不期望地产生所述差异，也提供了供应到OLED的电流被抑制具有遍及整个基底SUB的差异的OLED显示器。

接下来，将参照图11描述根据另一示例性实施例的OLED显示器。在下文中，将描述与根据上面的示例性实施例的OLED显示器的差异。

图11是示出根据另一示例性实施例的OLED显示器的第二像素的布局图。

如图11所示，位于基底SUB的显示区域DIA的第二区域AR2中的第二像素PX2包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第一扫描线Sn、第二扫描线Sn-1、第三扫描线Sn-2、发光控制线EM、电容器Cst、数据线DA、驱动电源线ELVDD、节点线GB、初始化电源线Vin和OLED。这里，作为第二像素PX1的薄膜晶体管的第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7、节点线GB和电容器Cst形成连接到OLED的第二像素电路PC2。即，第二像素电路PC2形成在显示区域DIA的第二区域AR2中。

在包括在第二像素电路PC2中的薄膜晶体管之中，第一薄膜晶体管T1连接到OLED以用作驱动薄膜晶体管，第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7可以分别用作连接到作为驱动薄膜晶体管的第一薄膜晶体管T1的开关薄膜晶体管。

在第二像素电路PC2中，第一薄膜晶体管T1的第一有源图案A1、第二 薄膜晶体管T2的第二有源图案A2、第三薄膜晶体管T3的第三有源图案A3、第四薄膜晶体管T4的第四有源图案A4、第五薄膜晶体管T5的第五有源图案A5、第六薄膜晶体管T6的第六有源图案A6和第七薄膜晶体管T7的第七有源图案A7彼此连接，第一有源图案A1、第二有源图案A2、第三有源图案A3、第四有源图案A4、第五有源图案A5、第六有源图案A6和第七有源图案A7可以分别具有比所描述的第一像素电路PC1的薄膜晶体管的每个有源图案长的宽度。

第二像素PX2的第二像素电路PC2的节点线GB通过第二接触孔CNT2和附加接触孔DCNT连接在第三薄膜晶体管T3与第一薄膜晶体管T1之间。例如，节点线GB通过第二接触孔CNT2和附加接触孔DCNT接触第一薄膜晶体管T1的第一栅电极G1。

形成在显示区域DIA的第二区域AR2中的第二像素电路PC2的第二接触孔CNT2不同于形成在显示区域DIA的第一区域AR1中的第一像素电路PC1的第一接触孔CNT1，第二像素电路PC2还包括与第二接触孔CNT2相邻的附加接触孔DCNT。

这里，节点线GB通过第二接触孔CNT2和附加接触孔DCNT接触第一栅电极G1。然而，实施例不限于此，节点线GB可以通过第二接触孔CNT2和附加接触孔DCNT中的至少一个接触第一栅电极G1。

如上所述，在另一示例性实施例中，形成在显示区域DIA的第二区域AR2中的第二像素PX2的第二像素电路PC2还包括与第二接触孔CNT2相邻的附加接触孔DCNT。

附加接触孔DCNT与第一薄膜晶体管T1的第一有源图案A1的第一沟道C1叠置。然而，其不限于此，在一些实施例中，附加接触孔DCNT不与第一沟道C1叠置。另外，可以有多个附加接触孔DCNT。

如上所述，当与形成在第一区域AR1中的第一像素电路PC1的第一薄膜晶体管T1的驱动范围相比，形成在显示区域DIA的第二区域AR2中的第二像素电路PC2的第一薄膜晶体管T1的驱动范围由于工艺误差被劣化时，在一些实施例中，第二像素电路PC2包括与第一薄膜晶体管T1的第一有源图案A1叠置的第二接触孔CNT2和附加接触孔DCNT。因此，即使第二像素电路PC2的第一薄膜晶体管T1的晶体管特性劣化，使得第一薄膜晶体管T1的驱动范围增大，也使第一像素电路PC1的第一薄膜晶体管T1和第二像素 电路PC2的第一薄膜晶体管T1的每个晶体管特性差异被最小化。

即，因为第二接触孔CNT2和附加接触孔DCNT形成在第二区域AR2中，所以形成在第二区域AR2中的薄膜晶体管的晶体管特性得以改善。因为由于制造误差导致形成在第二区域AR2中的薄膜晶体管的晶体管特性劣化，所以遍及基底SUB的显示区域DIA形成的薄膜晶体管之间的晶体管特性差异被最小化，使得连接到薄膜晶体管的有机发光元件的亮度差异被最小化。因此，提供了具有图像的最小化显示品质劣化的OLED显示器。

例如，即使在遍及整个基底SUB的薄膜晶体管的每个有源图案的宽度方面不期望地产生差异，也提供了供应到OLED的电流被抑制具有遍及整个基底SUB的差异的OLED显示器。

接下来，将参照图12和图13描述根据另一示例性实施例的OLED显示器。在下文中，将描述与根据上述示例性实施例的OLED显示器的差异。

图12是示出根据另一示例性实施例的OLED显示器的第一像素的布局图。图13是示出根据另一示例性实施例的OLED显示器的第二像素的布局图。

如图12中所示，第一像素PX1的第一像素电路PC1的第一接触孔CNT1不与作为驱动薄膜晶体管的第一薄膜晶体管T1的第一有源图案A1的第一沟道C1叠置。

如图13中所示，第二像素PX2的第二像素电路PC2的第二接触孔CNT2与作为驱动薄膜晶体管的第一薄膜晶体管T1的第一有源图案A1的第一沟道C1叠置。

如上所述，在另一示例性实施例中，不同于形成在第一区域AR1中的第一像素PX1的第一像素电路PC1的第一接触孔CNT1，形成在显示区域DIA的第二区域AR2中的第二像素PX2的第二像素电路PC2的第二接触孔CNT2与第一有源图案A1的第一沟道C1叠置。

如上所述，在根据另一示例性实施例的OLED显示器中，当与形成在第一区域AR1中的第一像素电路PC1的第一薄膜晶体管T1的驱动范围相比，形成在显示区域DIA的第二区域AR2中的第二像素电路PC2的第一薄膜晶体管T1的驱动范围由于工艺误差被劣化时，第一像素电路PC1的第一接触孔CNT1不与第一有源图案A1叠置，并且第二像素电路PC2的第二接触孔CNT2与第一有源图案A1叠置。因为第二像素电路PC2的第一薄膜晶体管T1的晶体管特性被劣化，使得第一薄膜晶体管T1的驱动范围增大，所以第 一像素电路PC1的第一薄膜晶体管T1和第二像素电路PC2的第一薄膜晶体管T1的每个晶体管特性差异被最小化。

即，当第二区域AR2的第二接触孔CNT2与第一有源图案A1叠置而第一区域AR1的第一接触孔CNT1不与第一有源图案A1叠置时，形成在第二区域AR2中的薄膜晶体管的晶体管特性得以改善。即使形成在第二区域AR2中的薄膜晶体管的晶体管特性由于工艺误差被劣化，也使遍及基底SUB的整个显示区域DIA的薄膜晶体管之间的晶体管特性差异被最小化，使得连接到薄膜晶体管的有机发光元件的亮度差异被最小化。因此，提供具有图像的最小化显示品质劣化的OLED显示器。

例如，即使在遍及整个基底SUB的薄膜晶体管的每个有源图案的宽度方面不期望地产生差异，也提供了供应到OLED的电流被抑制具有遍及整个基底SUB的差异的OLED显示器。

接下来，将参照图14和图15描述根据另一示例性实施例的OLED显示器。在下文中，将描述与根据上述的示例性实施例的OLED显示器的不同之处。

图14是示出根据另一示例性实施例的OLED显示器的第一像素的布局图。图15是示出根据另一示例性实施例的OLED显示器的第二像素的布局图。

如图14中所示，第一像素PX1的第一像素电路PC1的第一接触孔CNT1的一部分与作为驱动薄膜晶体管的第一薄膜晶体管T1的第一有源图案A1的第一沟道C1叠置。

如图15中所示，第二像素PX2的第二像素电路PC2的第二接触孔CNT2与作为驱动薄膜晶体管的第一薄膜晶体管T1的第一有源图案A1的第一沟道C1完全叠置。

另一方面，在另一示例性实施例中，第二像素电路PC2的第二接触孔CNT2与第一薄膜晶体管T1的第一有源图案A1的第一沟道C1部分叠置。

即，第二像素电路PC2的第二接触孔CNT2以与第一像素电路PC1的第一接触孔CNT1相比较宽的面积与作为驱动薄膜晶体管的第一薄膜晶体管T1的第一有源图案A1叠置。

如上所述，在另一示例性实施例中，与形成在第一区域AR1中的第一像素PX1的第一像素电路PC1的第一接触孔CNT1不同，形成在显示区域DIA的第二区域AR2中的第二像素PX2的第二像素电路PC2的第二接触孔CNT2 以较宽的面积与第一有源图案A1的第一沟道C1叠置。

如上所述，在根据另一示例性实施例的OLED显示器中，当形成在显示区域DIA的第二区域AR2中的第二像素电路PC2的第一薄膜晶体管T1的驱动范围由于工艺误差与形成在第一区域AR1中的第一像素电路PC1的第一薄膜晶体管T1的驱动范围相比被劣化时，第一像素电路PC1的第一接触孔CNT1以窄面积与第一有源图案A1叠置，并且第二像素电路PC2的第二接触孔CNT2以宽面积与第一有源图案A1叠置。即使第二像素电路PC2的第一薄膜晶体管T1的晶体管特性被劣化，使得第一薄膜晶体管T1的驱动范围增大，也使第一像素电路PC1的第一薄膜晶体管T1和第二像素电路PC2的第一薄膜晶体管T1的每个晶体管特性差异被最小化。

即，因为第二区域AR2的第二接触孔CNT2以宽面积与第一有源图案A1叠置，而第一区域AR1的第一接触孔CNT1以窄面积与第一有源图案A1叠置，所以形成在第二区域AR2中的薄膜晶体管的晶体管特性得以改善。因此，即使形成在第二区域AR2中的薄膜晶体管的晶体管特性被劣化，遍及基底SUB的整个显示区域DIA形成的薄膜晶体管之间的晶体管特性差异被最小化，使得连接到薄膜晶体管的有机发光元件的亮度差异被最小化。因此，提供了具有图像的最小化显示品质劣化的OLED显示器。

即使在遍及整个基底SUB的薄膜晶体管的每个有源图案的宽度方面不期望地产生差异，也提供了供应到OLED的电流被抑制具有遍及整个基底SUB的差异的OLED显示器。

虽然已经针对目前认为是实用性的示例性实施例描述了发明技术，但是将理解的是，本发明不限于所公开的实施例，而相反，其意图涵盖包括在所附权利要求的精神和范围内的各种改变和等同布置。