本发明涉及具备电阻元件和其他电子元件的复合电子部件以及复合电子部件中所用的电阻元件。
背景技术：
过去，从将各电子部件以高密度集成的观点出发，提出了由多个电子元件构成的复合电子部件的发明。
例如，在特开2001-338838号公报(专利文献1)中公开了由电容器元件和电阻元件构成的复合电子部件。在该复合电子部件中，在贴片型电容器的电容器主体的表面设有仅由电阻体构成的电阻元件。在该电容器主体的表面设置一对外部电极，这些外部电极和该电阻体连接。
另外，在特开平6-283301号公报(专利文献2)公开了一种复合电子部件，其对从贴片型电阻、贴片型热敏电阻、贴片型电容器以及贴片型变阻器等这样多个种类的电子元件中选出的2种以上的电子元件集成多个同形且同尺寸的电子元件。在该复合电子部件中，各电子元件沿着厚度方向相互重合，进而设于各个电子元件的端子电极总括被引线框覆盖而一体化。
专利文献
专利文献1：JP特开2001-338838号公报
专利文献2：JP特开平6-283301号公报
本发明的发明者们在特愿2015-049457中提出一种复合电子部件，相比于上述的专利文献1以及专利文献2中的公开，能提高电路设计的自由度。该复合电子部件是新的复合电子部件，具备：在发挥作为基板的作用的绝缘性的基部设置电阻功能的1个基板型的电子元件；和与该基板型的电子元件接合的另外1个电子元件。
在该新的复合电子部件中，基板型的电子元件的绝缘性的基部的上表面成为与其他1个电子元件对置的面。在该上表面设置上表面导体，上表面导体、和另外1个电子元件的外部电极经由接合件而连接。另外，在该新的构成的复合电子部件的某实施例中，基板型的电子元件的绝缘性的基部的上表面除了设置前述的上表面导体以外，还设置功能部。该功能部具有：电阻体、与电阻体连接的其他上表面导体、和保护电阻体的保护膜。
在该基板型的电子元件在上表面具有功能部的情况下，在该基板型的电子元件安装前述的其他电子元件时，有功能部接触到其他电子元件的可能性。由于功能部接触到其他电子元件导致该其他电子元件的外部电极从基板型的电子元件的上表面导体远离，作为结果，有可能会发生基板型的电子元件与其他电子元件之间的接合变得不充分这样所谓的接合不良。
技术实现要素：
因此，本发明的目的在于，提供能抑制制造时的电子元件间的接合不良的发生的复合电子部件以及其中所运用的电阻元件。
基于本发明的复合电子部件具备：电阻元件；和高度方向上安装在上述电阻元件的电子元件。上述电阻元件包含：具有与上述高度方向交叉的上表面以及下表面的绝缘性的基部；设于上述基部的上述上表面、且在与上述高度方向正交的长度方向上相互隔离的第1上表面导体以及第2上表面导体；设于上述基部的上述上表面、且位于上述第1上表面导体与上述第2上表面导体之间的电阻体；设于上述基部的上述上表面、位于上述第1上表面导体与上述第2上表面导体之间且与上述电阻体连接的第3上表面导体；和覆盖上述电阻体、上述基部的一部分以及上述第3上表面导体的至少一部分的保护膜。上述电子元件包含：具有与上述高度方向交叉的下表面的电子元件主体；和至少设于上述电子元件主体的上述下表面、在上述长度方向上相互隔离的第1外部电极以及第2外部电极。上述基部的上述上表面和上述电子元件主体的上述下表面在上述高度方向上对置。上述第1上表面导体和上述第1外部电极电连接，上述第2上表面导体和上述第2外部电极电连接。从上述基部的上述上表面到上述第1上表面导体的表面为止的上述高度方向的尺寸以及从上述基部的上述上表面到上述第2上表面导体的表面为止的上述高度方向的尺寸，均大于从上述基部的上述上表面到上述第3上表面导体的上述高度方向上与上述保护膜重叠的部分的表面为止的上述高度方向的尺寸。
在基于上述本发明的复合电子部件中，也可以让上述第1上表面导体以及上述第2上表面导体各自包含镀层，在该情况下，也可以让上述第3上表面导体的上述高度方向上与上述保护膜重叠的部分是被上述保护膜直接覆盖的烧结金属层或薄膜。
在基于上述本发明的复合电子部件中，也可以让上述第1上表面导体、上述第2上表面导体以及上述第3上表面导体各自包含烧结金属层，在该情况下，也可以让上述第1上表面导体以及上述第2上表面导体各自中所含的上述烧结金属层的上述高度方向的尺寸大于上述第3上表面导体中所含的上述烧结金属层的上述高度方向上与上述保护膜重叠的部分的上述高度方向的尺寸。
在基于上述本发明的复合电子部件中，也可以让上述第1上表面导体以及上述第2上表面导体各自包含烧结金属层，在该情况下，也可以让上述第3上表面导体的上述高度方向上与上述保护膜重叠的部分是溅射膜。
在基于上述本发明的复合电子部件中，也可以让上述电阻元件还包含：设于上述基部的上述下表面、且在上述长度方向上相互隔离的第1下表面导体以及第2下表面导体；设于上述基部的上述下表面、且位于上述第1下表面导体与上述第2下表面导体之间的第3下表面导体；将上述第1上表面导体以及上述第1下表面导体连接的第1连接导体；将上述第2上表面导体以及上述第2下表面导体连接的第2连接导体；将上述第3上表面导体以及上述第3下表面导体连接的第3连接导体。
在基于上述本发明的复合电子部件中，也可以让上述电阻元件还包含：设于上述基部的上述上表面、位于上述第1上表面导体与上述第2上表面导体之间且与上述电阻体连接的第4上表面导体，在该情况下，也可以让上述第3上表面导体以及上述第4上表面导体相互隔离。另外，也可以让上述保护膜覆盖上述第4上表面导体的至少一部分。进而在该情况下，也可以让从上述基部的上述上表面到上述第1上表面导体的表面为止的上述高度方向的尺寸以及从上述基部的上述上表面到上述第2上表面导体的表面为止的上述高度方向的尺寸，均大于从上述基部的上述上表面到上述第4上表面导体的上述高度方向上与上述保护膜重叠的部分的表面为止的高度方向的尺寸。
在基于上述本发明的复合电子部件中，也可以让上述第1上表面导体以及上述第2上表面导体各自包含镀层，在该情况下，也可以让上述第3上表面导体的上述高度方向上与上述保护膜重叠的部分以及上述第4上表面导体的上述高度方向上与上述保护膜重叠的部分各自是被上述保护膜直接覆盖的烧结金属层或薄膜。
在基于上述本发明的复合电子部件中，也可以让上述第1上表面导体、上述第2上表面导体、上述第3上表面导体以及上述第4上表面导体各自包含烧结金属层，在该情况下，优选上述第1上表面导体以及上述第2上表面导体各自中所含的上述烧结金属层的上述高度方向的尺寸，比上述第3上表面导体中所含的上述烧结金属层的上述高度方向上与上述保护膜重叠的部分的上述高度方向的尺寸以及上述第4上表面导体中所含的上述烧结金属层的上述高度方向上与上述保护膜重叠的部分的上述高度方向的尺寸都大。
在基于上述本发明的复合电子部件中，也可以让上述第1上表面导体以及上述第2上表面导体各自包含烧结金属层，在该情况下，优选上述第3上表面导体的上述高度方向上与上述保护膜重叠的部分以及上述第4上表面导体的上述高度方向上与上述保护膜重叠的部分各自是溅射膜。
在基于上述本发明的复合电子部件中，也可以让上述电阻元件还包含：设于上述基部的上述下表面、在上述长度方向上相互隔离的第1下表面导体以及第2下表面导体；设于上述基部的上述下表面、且相互隔离且位于上述第1下表面导体与上述第2下表面导体之间的第3下表面导体以及第4下表面导体；将上述第1上表面导体以及上述第1下表面导体连接的第1连接导体；将上述第2上表面导体以及上述第2下表面导体连接的第2连接导体；将上述第3上表面导体以及上述第3下表面导体连接的第3连接导体；和将上述第4上表面导体以及上述第4下表面导体连接的第4连接导体。
基于本发明的电阻元件具备：具有与高度方向交叉的上表面以及下表面的绝缘性的基部；设于上述基部的上述上表面、且在与上述高度方向正交的长度方向上相互隔离的第1上表面导体以及第2上表面导体；设于上述基部的上述上表面、且位于上述第1上表面导体与上述第2上表面导体之间的电阻体；设于上述基部的上述上表面、位于上述第1上表面导体与上述第2上表面导体之间且与上述电阻体连接的第3上表面导体；覆盖上述电阻体、上述基部的一部分以及上述第3上表面导体的至少一部分的保护膜。从上述基部的上述上表面到上述第1上表面导体的表面为止的上述高度方向的尺寸以及从上述基部的上述上表面到上述第2上表面导体的表面为止的上述高度方向的尺寸，均大于从上述基部的上述上表面到上述第3上表面导体的上述高度方向上与上述保护膜重叠的部分的表面为止的上述高度方向的尺寸。
在基于上述本发明的电阻元件中，也可以让上述第1上表面导体以及上述第2上表面导体各自包含镀层，在该情况下，优选上述第3上表面导体的上述高度方向上与上述保护膜重叠的部分是被上述保护膜直接覆盖的烧结金属层或薄膜。
在基于上述本发明的电阻元件中，也可以让上述第1上表面导体、上述第2上表面导体以及上述第3上表面导体各自包含烧结金属层，在该情况下，优选上述第1上表面导体以及上述第2上表面导体各自中所含的上述烧结金属层的上述高度方向的尺寸，大于上述第3上表面导体中所含的上述烧结金属层的上述高度方向上与上述保护膜重叠的部分的上述高度方向的尺寸。
在基于上述本发明的电阻元件中，也可以让上述第1上表面导体以及上述第2上表面导体各自包含烧结金属层，在该情况下，优选上述第3上表面导体的上述高度方向上与上述保护膜重叠的部分是溅射膜。
基于上述本发明的电阻元件也可以还具备：设于上述基部的上述下表面、且在上述长度方向上相互隔离的第1下表面导体以及第2下表面导体；设于上述基部的上述下表面、且位于上述第1下表面导体与上述第2下表面导体之间的第3下表面导体；将上述第1上表面导体以及上述第1下表面导体连接的第1连接导体；将上述第2上表面导体以及上述第2下表面导体连接的第2连接导体；将上述第3上表面导体以及上述第3下表面导体连接的第3连接导体。
基于上述本发明的电阻元件也可以还具备：设于上述基部的上述上表面、位于上述第1上表面导体与上述第2上表面导体之间且与上述电阻体连接的第4上表面导体，在该情况下，也可以让上述第3上表面导体以及上述第4上表面导体相互隔离。另外，也可以让上述保护膜覆盖上述第4上表面导体的至少一部分。进而在该情况下，也可以让从上述基部的上述上表面到上述第1上表面导体的表面为止的上述高度方向的尺寸以及从上述基部的上述上表面到上述第2上表面导体的表面为止的上述高度方向的尺寸，均大于从上述基部的上述上表面到上述第4上表面导体的上述高度方向上与上述保护膜重叠的部分的表面为止的上述高度方向的尺寸。
在基于上述本发明的电阻元件中，也可以让上述第1上表面导体以及上述第2上表面导体各自包含镀层，在该情况下，优选上述第3上表面导体的上述高度方向上与上述保护膜重叠的部分以及上述第4上表面导体的上述高度方向上与上述保护膜重叠的部分各自是被上述保护膜直接覆盖的烧结金属层或薄膜。
在基于上述本发明的电阻元件中，也可以让上述第1上表面导体、上述第2上表面导体、上述第3上表面导体以及上述第4上表面导体各自包含烧结金属层，在该情况下，优选上述第1上表面导体以及上述第2上表面导体各自中所含的上述烧结金属层的上述高度方向的尺寸，比上述第3上表面导体中所含的上述烧结金属层的上述高度方向上与上述保护膜重叠的部分的上述高度方向的尺寸以及上述第4上表面导体中所含的上述烧结金属层的上述高度方向上与上述保护膜重叠的部分的上述高度方向的尺寸都大。
在基于上述本发明的电阻元件中，也可以让上述第1上表面导体以及上述第2上表面导体各自包含烧结金属层，在该情况下，上述第3上表面导体的上述高度方向上与上述保护膜重叠的部分以及上述第4上表面导体的上述高度方向上与上述保护膜重叠的部分各自是溅射膜。
基于上述本发明的电阻元件也可以还具备：设于上述基部的上述下表面、且在上述长度方向上相互隔离的第1下表面导体以及第2下表面导体；设于上述基部的上述下表面、相互隔离且位于上述第1下表面导体与上述第2下表面导体之间的第3下表面导体以及第4下表面导体；将上述第1上表面导体以及上述第1下表面导体连接的第1连接导体；将上述第2上表面导体以及上述第2下表面导体连接的第2连接导体；将上述第3上表面导体以及上述第3下表面导体连接的第3连接导体；和将上述第4上表面导体以及上述第4下表面导体连接的第4连接导体。
发明的效果
根据本发明，能提供能抑制制造时的电子元件间的接合不良的发生的复合电子部件以及其中所用的电阻元件。
附图说明
图1是本发明的实施方式1所涉及的复合电子部件的概略立体图。
图2是图1所示的复合电子部件的示意截面图。
图3是图1所示的电阻元件的示意顶视图以及底视图。
图4是将图1所示的复合电子部件分解的示意立体图。
图5是表示图1所示的复合电子部件的制造流程的图。
图6是将图1所示的复合电子部件的主要部分放大的示意截面图。
图7是将第1以及第2变形例所涉及的复合电子部件的主要部分放大的示意截面图。
图8是本发明的实施方式2所涉及的复合电子部件的示意截面图。
图9是图8所示的电阻元件的示意顶视图、截面图以及底视图。
图10是将图8所示的电阻元件的主要部分放大的示意截面图。
图11是将第3变形例所涉及的复合电子部件的主要部分放大的示意截面图。
图12是将本发明的实施方式3所涉及的复合电子部件的主要部分放大的示意截面图。
图13是将第4变形例所涉及的复合电子部件的主要部分放大的示意截面图。
图14是将本发明的实施方式4所涉及的复合电子部件的主要部分放大的示意截面图。
图15是将第5变形例所涉及的复合电子部件的主要部分放大的示意截面图。
标号的说明
1A、1A1、1A2、1B、1B1、1C、1C1、1D、1D1 复合电子部件
10 电容器元件
11 电容器主体
11a 下表面
12 电介质层
13 内部电极层
14A 第1外部电极
14B 第2外部电极
20A、20A1、20A2、20B、20B1、20C、20C1、20D、20D1 电阻元件
21 基部
21a 上表面
21b 下表面
22 电阻体(厚膜)
22’ 电阻体(薄膜)
23 保护膜
23a、23b 端部
23c 中央部
24A 第1上表面导体
24B 第2上表面导体
24C 第3上表面导体
24D 第4上表面导体
24a、24a1、24a2 基底导电层(厚膜)
24a’ 基底导电层(薄膜)
24b、24c 被覆导电层
25A 第1下表面导体
25B 第2下表面导体
25C 第3下表面导体
25D 第4下表面导体
26A 第1连接导体(第1侧面导体)
26B 第2连接导体(第2侧面导体)
26C 第3连接导体(第3侧面导体)
26D 第4连接导体(第4侧面导体)
27A 第1连接导体(第1通路导体)
27B 第2连接导体(第2通路导体)
27C1、27D1 内部连接导体
27C2、27D2 上侧通路导体、
27C3、27D3 下侧通路导体
31 第1接合件
32 第2接合件
具体实施方式
以下，参考附图来详细说明本发明的实施方式。另外，在以下的记载中，关于同一或共通的部分在本说明书中以及图中标注同一标号，原则上不再重复其说明。
另外，在此，作为构成本申请的一部分的内容，援用本发明的发明者们提出的特愿2015-049457的内容。
(实施方式1)
图1是本发明的实施方式1所涉及的复合电子部件1A的概略立体图。图2(A)以及图2(B)分别是沿着图1中所示的IIA-IIA线以及IIB-IIB线来切断本实施方式所涉及的复合电子部件1A的情况下的示意截面图。图3(A)以及图3(B)分别是图1所示的电阻元件20A的示意顶视图以及底视图。另外，图4是将图1所示的本实施方式所涉及的复合电子部件1A分解的示意立体图。首先，参考这些图1到图4来说明本实施方式所涉及的复合电子部件1A以及电阻元件20A的构成。
如图1、图2以及图4所示那样，本实施方式所涉及的复合电子部件1A具备2个电子部件。即，复合电子部件1A作为第1电子元件而具备电容器元件10，作为第2电子元件而具备电阻元件20A。电容器元件是包含电容器要素(C)的电子部件。电阻元件20A是包含电阻要素(R)的电子部件。
主要如图1以及图4所示那样，电容器元件10具有大致长方体形状，沿着长度方向L的4边的尺寸大于沿着宽度方向W的4边的尺寸。在此所说的大致长方体形状中包含长方体的角部以及棱部的一部分或全部设置圆角的形状、在长方体的表面即6面的一部分或全部设有阶差或凹凸等的形状等。
同样主要如图1以及图4所示那样，电阻元件20A具有有给定的厚度的大致平板形状，沿着长度方向L的4边的尺寸大于沿着宽度方向W的4边的尺寸。在此所说的大致平板形状中包含在电阻元件20A的角部以及棱部的一部分或全部设置圆角等的形状、在电阻元件20A的表面即6面的一部分或全部设有阶差或凹凸等的形状等。
如图1、图2以及图4所示那样，电容器元件10配置在电阻元件20A上。在该配置中，电容器元件10的下表面11a、与电阻元件20A的上表面21a对置。然后如图1以及图2所示那样，电容器元件10经由第1接合件31以及第2接合件32与电阻元件20A接合。
在本发明的实施方式的说明中，为了具体说明复合电子部件1A的构成，将电容器元件10和电阻元件20A并排的方向称作高度方向H。并且，将与该高度方向H正交的方向当中的电容器元件10的第1外部电极14A以及第2外部电极14B所并排的方向称作长度方向L。另外，将与该高度方向H以及长度方向L均正交的方向称作宽度方向W。关于第1外部电极14A以及第2外部电极14B，之后详述。
如图1、图2以及图4所示那样，电容器元件10例如是层叠陶瓷电容器，具有：电容器主体11、和设于该电容器主体11的表面的第1外部电极14A以及第2外部电极14B。电容器主体11具有大致长方体形状，设于其表面的给定的区域的第1外部电极14A以及第2外部电极14B在长度方向L上相互隔离。
如图2所示那样，电容器主体11由多个电介质层12以及多个内部电极层13构成，多个电介质层12当中的各一层和多个内部电极层13当中的各一层交替层叠而构成。在本实施方式所涉及的复合电子部件1A中，多个电介质层12以及多个内部电极层13的层叠方向与高度方向H基本一致。但这只是一例，多个电介质层12以及多个内部电极层13的层叠方向也可以与宽度方向W基本一致。
多个电介质层12例如由包含以钛酸钡(BaTiO3)、钛酸钙(CaTiO3)、钛酸锶(SrTiO3)、或锆酸钙(CaZrO3)等为主成分的陶瓷材料的材料构成。另外，多个电介质层12也可以包含Mn、Mg、Si、Co、Ni、或稀土类等，作为含有量少于主成分的含有量的副成分。另一方面，多个内部电极层13例如由包含Ni、Cu、Ag、Pd、Ag-Pd合金、或Au等金属材料的材料构成。
第1外部电极14A以及第2外部电极14B均由包含基底导电层以及被覆导电层的多个导电层构成。基底导电层是指直接设于电容器主体11的表面的一部分的导电层，被覆导电层是指覆盖基底电极层的导电层。基底导电层例如是烧结金属层，所谓烧结金属层，是指通过将包含Cu、Ni、Ag、Pd、Ag-Pd合金、或Au等和玻璃的膏烧固而形成的层。本实施方式的基底导电层是用包含Cu的膏进行烧固而得到的Cu层。被覆导电层例如是镀层，所谓镀层，是在镀处理中形成的层。本实施方式的被覆导电层包括含Ni的镀层以及含Sn的镀层。被覆导电层也可以取代Ni层以及Sn层，选择含Cu的镀层或含Au的镀层。
另外，第1外部电极14A以及第2外部电极14B也可以省略基底导电层而仅由镀层构成。另外，基底导电层也可以由使含金属成分和树脂成分的导电性树脂膏硬化的导电性的树脂层构成。
如图1以及图2所示那样，电容器主体11具有：在长度方向L上面对面的一对端面；在宽度方向W上面对面的一对侧面；和在高度方向H上面对面的一对主面。这当中，在高度方向H上面对面的一对主面当中的一方的下表面11a与电阻元件20A对置。
另外，第1外部电极14A与电容器主体11的一方的端面、和上述一对侧面以及上述一对主面各自的一部分相连而设，第2外部电极14B与电容器主体11的另一方的端面、和上述一对侧面以及上述一对主面各自的一部分相连而设。由此，电容器主体11的下表面11a能分为：设置第1外部电极14A的区域、设置第2外部电极14B的区域、和不设置这些电极而使电容器主体11的一部分露出的区域。
如图2所示那样，沿着高度方向H夹着多个电介质层12当中的1层而相邻的多个内部电极层13的2层当中的一方，是引出到电容器主体11的一方的端面并与第1外部电极14A连接的第1内部电极层。并且，另一方是引出到电容器主体11的另一方的端面并与第2外部电极14B连接的第2内部电极层。由此，第1外部电极14A以及第2外部电极14B构成多个电容器并联电连接的状态。
上述的电容器元件10例如用以下的步骤制造。首先，将在成为电介质层12的陶瓷生片的表面印刷成为内部电极层13的导电性膏而成的多个素材薄片交替层叠并压接，由此得到层叠芯片。在此，也可以最初制作多个层叠芯片一体化的层叠块，之后将该层叠块切分，来制造层叠芯片。接下来，该层叠芯片被烧成而得到电容器主体11。之后，在电容器主体11的表面形成第1外部电极14A以及第2外部电极14B，从而制造上述的电容器元件10。
另外，本实施方式所涉及的电容器元件10的大小虽然没有特别限制，但作为一例，其长度方向L的尺寸为0.60[mm]，其宽度方向W的尺寸为0.30[mm]，其高度方向H的尺寸为0.30[mm]。
如图1到图4所示那样，本实施方式所涉及的电阻元件20A具有：绝缘性的基部21；电阻体22；保护膜23；第1上表面导体24A、第2上表面导体24B、第3上表面导体24C以及第4上表面导体24D(以下还有概括记载为「第1上表面导体24A到第4上表面导体24D」的情况)；第1下表面导体25A、第2下表面导体25B、第3下表面导体25C以及第4下表面导体25D(以下还有概括记载为第1下表面导体25A到第4下表面导体25D」的情况)；和第1连接导体26A、第2连接导体26B、第3连接导体26C以及第4连接导体26D(以下还有概括记载为「第1连接导体26A到第4连接导体26D」的情况)。在第1连接导体26A到第4连接导体26D分别设置在基部21的后述的第1侧面到第4侧面的情况下，还有将它们称作第1侧面导体26A到第4侧面导体26D的情况。
主要如图1以及图4所示那样，基部21具有有给定的厚度的大致平板形状，例如由环氧树脂等树脂材料或氧化铝等陶瓷材料、或者在它们中添加由无机材料或有机材料构成的填料、有纺布等而得到的材料等构成。更优选地，将包含氧化铝基板、低温共烧陶瓷(LTCC)基板的陶瓷基板作为基部21来利用。另外，在本实施方式中，作为基部21使用氧化铝基板。
基部21具有：在长度方向L上面对面的一对侧面即第1侧面以及第2侧面；在宽度方向W上面对面的一对侧面即第3侧面以及第4侧面；和在高度方向H上面对面的一对主面。如图2以及图4所示那样，一对主面当中的一方的上表面21a与电容器元件10的下表面11a相互面对，一对主面当中的另一方的下表面21b与安装复合电子部件1A的省略图示的布线基板对置。
如图2以及图3所示那样，电阻体22设置在基部21的上表面21a的给定位置。在沿着高度方向H俯视观察电阻元件20A的情况下，电阻体22具有例如矩形或圆形的膜形状。作为电阻体22，根据用途能使用各种材料，例如能利用金属覆膜、氧化金属覆膜、或氧化金属覆膜与玻璃的混合物的金属釉被膜等。从温度特性等观点出发，电阻体22优选由金属材料构成。另外，在本实施方式中，电阻体22由厚膜构成，该厚膜通过涂布膏、将涂布的膏烧固所谓的厚膜形成工艺而形成，其厚度例如为5[μm]以上30[μm]以下。
保护膜23在基部21的上表面21a上覆盖电阻体22，例如由玻璃或SiO2等无机材料、环氧树脂或聚酰亚胺树脂等树脂材料、或者它们的复合膜等所形成的绝缘性的膜构成。保护膜23的厚度例如为5[μm]以上30[μm]以下，在本实施方式中，保护膜23由厚度2[μm]的无机材料所形成的膜、和设于其上的厚度10[μm]的树脂材料所形成的膜的复合膜构成。在此，优选保护膜23完全覆盖电阻体22，以使电阻体22不会露出。
主要如图2(A)以及图4所示那样，第1上表面导体24A以及第2上表面导体24B设置在基部21的上表面21a。在沿着高度方向H俯视观察电阻元件20A时，第1上表面导体24A以及第2上表面导体24B由有大致矩形的多个导电层构成。第1上表面导体24A在长度方向L上配置于基部21的中心与第1侧面之间，第2上表面导体24B在长度方向L上配置于基部21的中心与第2侧面之间。第1上表面导体24A以及第2上表面导体24B在长度方向L上以例如0.35[mm]的距离相互隔离。
主要如图2(B)以及图4所示那样，第3上表面导体24C以及第4上表面导体24D设置在基部21的上表面21a。在沿着高度方向H俯视观察电阻元件20A时，第3上表面导体24C以及第4上表面导体24D由有大致矩形的1个或多个导电层构成。第3上表面导体24C以及第4上表面导体24D在长度方向L上位于第1上表面导体24A与第2上表面导体24B之间。第1上表面导体24A和第2上表面导体24B在宽度方向W上短于第1上表面导体24A以及第2上表面导体24B。第3上表面导体24C在宽度方向W上配置于基部21的中心与第3侧面之间，第4上表面导体24D在宽度方向W上配置于基部21的中心与第4侧面之间。第3上表面导体24C以及第4上表面导体24D在宽度方向W上以例如0.12[mm]的距离相互隔离。第3上表面导体24C以及第4上表面导体24D的配置并不限于此，例如也可以是图9所示的配置。关于在图9所示的配置，在另外实施方式中详述。
主要如图2(A)所示那样，第1下表面导体25A以及第2下表面导体25B设于基部21的下表面21b。在沿着高度方向H俯视观察电阻元件20A时，第1下表面导体25A以及第2下表面导体25B由有大致矩形的多个导电层构成。第1下表面导体25A在长度方向L上配置于基部21的中心与第1侧面之间，第2下表面导体25B在长度方向L上配置于基部21的中心与第2侧面之间。第1下表面导体25A以及第2下表面导体25B在长度方向L上相互隔离。第1下表面导体25A夹着基部21而与第1上表面导体24A面对面，第2下表面导体25B夹着基部21而与第2上表面导体24B面对面。
主要如图2(B)所示那样，第3下表面导体25C以及第4下表面导体25D设置在基部21的下表面21b。第3下表面导体25C以及第4下表面导体25D、在沿着高度方向H俯视观察电阻元件20A时，由有大致矩形的多个导电层构成。第3下表面导体25C以及第4下表面导体25D在长度方向L上位于第1下表面导体25A与第2下表面导体25B之间。第3下表面导体25C在宽度方向W上配置在基部21的中心与第3侧面之间，第4下表面导体25D在宽度方向W上配置于基部21的中心与第4侧面之间。第3下表面导体25C以及第4下表面导体25D在宽度方向W上相互隔离。第3下表面导体25C夹着基部21与第3上表面导体24C面对面，第4下表面导体25D夹着基部21与第4上表面导体24D面对面。第3下表面导体25C以及第4下表面导体25D的配置并不限于此，例如也可以是图9所示的配置。关于在图9所示的配置，在另外实施方式中详述。
主要如图2(A)以及图4所示那样，第1连接导体26A以及第2连接导体26B分别覆盖基部21的在长度方向L上面对面的一对侧面即第1侧面以及第2侧面，其中第1侧面导体26A覆盖第1侧面，第2侧面导体26B覆盖第2侧面，分别由多个导电层构成。第1侧面导体26A在基部21的第1侧面与第1上表面导体24A以及第1下表面导体25A连接。第2侧面导体26B在基部21的第2侧面与第2上表面导体24B以及第2下表面导体25B连接。
主要如图2(B)以及图4所示那样，第3连接导体26C以及第4连接导体26D分别覆盖基部21的在宽度方向W上面对面的一对侧面即第3侧面以及第4侧面，其中第3侧面导体26C覆盖第3侧面，第4侧面导体26D覆盖第4侧面，分别由多个导电层构成。第3侧面导体26C在基部21的第3侧面与第3上表面导体24C以及第3下表面导体25C连接。第4侧面导体26D在基部21的第4侧面与第4上表面导体24D以及第4下表面导体25D连接。
另外，第1连接导体26A到第4连接导体26D也可以不是设置在基部21的表面，而是由沿着高度方向H贯通基部21的内部的通路导体构成。在该情况下，能削减复合电子部件1A的安装面积。
在此，第1上表面导体24A以及第2上表面导体24B、和第3上表面导体24C以及第4上表面导体24D的任一者的上表面导体，都被分为未被保护膜23覆盖的部分、和被保护膜23覆盖的部分。各上表面导体的未被保护膜23覆盖的部分，由包含基底导电层以及2层的被覆导电层的多个导电层构成。第1下表面导体25A到第4下表面导体25D、和第1侧面导体26A到第4侧面导体26D，均由包含基底导电层以及2层的被覆导电层的多个导电层构成。基底导电层是烧结金属层，具体地，是通过将包含Cu和玻璃的膏烧固而形成的含Cu的烧结金属层。2层的被覆导电层分别是以镀处理而形成的含Ni的镀层以及覆盖其的含Sn的镀层。
另一方面，各上表面导体的被保护膜23覆盖的部分不包含2层的被覆导电层，仅由基底导电层构成。如后述那样，这是通过在基底导电层形成后、被覆导电层形成前，用保护膜23覆盖各上表面导体的一部分来实现的。
含Cu的烧结金属层是通过将含Cu和玻璃的膏烧固这样所谓的厚膜形成工艺形成的厚膜，其厚度为例如10[μm]以上30[μm]以下程度。另外，含Ni的镀层以及含Sn的镀层的总厚度例如为3[μm]以上30[μm]以下。另外，在基底导电层中除了能利用含Cu的烧结金属层以外，还能利用含Ag的烧结金属层等。另一方面，作为被覆导电层的材质，能对应于接合件适宜选择，例如从Cu、Ag、Au、Ni或Sn等中选择。
上述的电阻体22在长度方向L上位于设置第1上表面导体24A的区域与设置第2上表面导体24B的区域之间，在从高度方向H俯视观察的情况下，电阻体22的宽度方向W上的一端与第3上表面导体24C的一部分重叠，电阻体22的宽度方向W上的另一端与第4上表面导体24D的一部分重叠。由此，第3上表面导体24C以及第4上表面导体24D与电阻体22连接。
另外，本实施方式所涉及的电阻元件20A的大小虽无特别限制，但作为一例，其长度方向L的尺寸为0.60[mm]，其宽度方向W的尺寸为0.30[mm]，其高度方向H的尺寸为0.14[mm]。
另外，电阻元件20A也可以不包含第4上表面导体24D，在基部21的上表面仅具有第1上表面导体24A到第3上表面导体24C这3个上表面导体。在该情况下，电阻体22取代第4上表面导体24D而与第1上表面导体24A或第2上表面导体24B连接。另外，在该情况下，电阻元件20A也可以不包含第4下表面导体25D以及第4侧面导体26D。
图5是用于说明图1所示的复合电子部件1A的制造工序的流程图。以下参考该图5来说明本实施方式所涉及的复合电子部件1A的制造工序。
以下的制造工序的各工序当中的电阻元件20A的制作工序，是预先准备多个电阻元件20A被一体化的集合体，通过将该集合体切分来总括制作多个电阻元件20A的情况的工序。另外，电阻元件20A的制作流程并不限定于此。
如图5所示那样，首先制作陶瓷生片(工序ST1)。具体地，通过将陶瓷粉末、粘合剂树脂以及溶媒等以给定的配合比率混合来调制陶瓷浆料。通过将该陶瓷浆料在载体膜上通过模具涂敷、凹版涂敷、微凹版涂敷、丝网印刷、或喷射涂敷等涂布成薄片状，来形成陶瓷生片。形成的陶瓷生片是成为电阻元件20A的集合体即母基板的构成，另外，是成为电阻元件20A的基部21的构成。
接下来印刷导电性膏(工序ST2)。具体地，在陶瓷生片的上表面以及下表面，通过丝网印刷法或凹版印刷法等印刷Cu膏，作为导电性膏。由此，在陶瓷生片的上表面形成成为第1上表面导体24A到第4上表面导体24D的基底导电层的Cu膏所形成的给定形状的导电图案，进而在陶瓷生片的下表面形成成为第1下表面导体25A到第4下表面导体25D的基底导电层的Cu膏所形成的给定形状的导电图案。
接下来进行烧成(工序ST3)。具体地，将到此为止的半成品加热到给定的温度，由此进行陶瓷生片以及印刷在陶瓷生片上的Cu膏所形成的导电图案的烧结处理。其结果，陶瓷生片变化为硬质的母基板，导电图案变化为烧结金属层。由此，在母基板形成成为第1上表面导体24A到第4上表面导体24D、和第1下表面导体25A到第4下表面导体25D的一部分的基底导电层。
接下来印刷电阻体膏(工序ST4)。具体地，在母基板的上表面使用丝网印刷法或凹版印刷法等来印刷电阻体膏。由此在母基板的上表面形成电阻体膏所形成的电阻体图案。另外这时，在成为第3上表面导体24C以及第4上表面导体24D的基底导电层的一部分进行印刷，使这些电阻体图案重叠。
接下来将电阻体膏烧固(工序ST5)。具体地，将到此为止的半成品加热到给定的温度，来进行印刷在母基板上的电阻体膏的烧结处理。其结果，电阻体图案被烧固在母基板，在母基板形成电阻体22。
接下来进行电阻体的修整(工序ST6)。具体地，通过对电阻体22照射激光来除去其一部分，来进行该电阻体22的电阻值的调整。
接下来涂布保护膜(工序ST7)，接着进行涂布的保护膜的硬化处理(工序ST8)。具体地，涂布保护膜23，来覆盖电阻体22、和与该电阻体22连接的成为第3上表面导体24C以及第4上表面导体24D的基底导电层的一部分。之后，将到此为止的半成品加热到给定的温度，使该保护膜23在附着于母基板的状态下硬化。
接下来切断母基板(工序ST9)。具体地，用所谓的压切或划片等方法将母基板沿着给定的切断线切断，由此切出各个电阻元件20A。
接下来涂布导电性膏(工序ST10)，接着将涂布的导电性膏烧固(工序ST11)。具体地，在切出的各个电阻元件20A的基部21的第1侧面以及第2侧面各自的整面和第3侧面以及第4侧面各自的一部分区域，作为导电性膏而涂布Cu膏。之后，将到此为止的半成品加热到给定的温度，进行导电图案的烧结处理。其结果，导电图案变化为烧结金属层。由此在母基板形成成为第1侧面导体26A到第4侧面导体26D的一部分的基底导电层。
接下来实施镀处理(工序ST12)。具体地，通过将到此为止的半成品依次浸渍在Ni镀浴以及Sn镀浴中，由此来实施对设于电阻元件20A的基底导电层的镀处理，形成被覆导电层。由此，这些基底导电层被含Ni的镀层覆盖，含Ni的镀层被含Sn的镀层覆盖。其结果，第1上表面导体24A到第4上表面导体24D、第1下表面导体25A到第4下表面导体25D、和第1侧面导体26A到第4侧面导体26D分别形成。通过以上完成电阻元件20A的制作。
接下来在电阻元件20A印刷接合件(工序ST13)，接着载置电容器元件10(工序ST14)。具体地，分别用丝网印刷法等印刷焊料膏所形成的第1接合件31以及第2接合件32，覆盖第1上表面导体24A以及第2上表面导体24B，在这些第1接合件31以及第2接合件32上载置电容器元件10，以分别配置第1外部电极14A以及第2外部电极14B。
接下来进行回流焊(工序ST15)。具体地，到此为止的半成品通过投入到回流焊炉等中来进行钎焊，第1上表面导体24A和第1外部电极14A通过第1接合件31而接合，第2上表面导体24B和第2外部电极14B通过第2接合件32而接合。由此，电容器元件10被对电阻元件20A安装，本实施方式所涉及的复合电子部件1A的制造完成。
另外，以上说明的复合电子部件1A的制造工序只是一例，还能通过其他制造工序制造本实施方式所涉及的复合电子部件1A。
如以上说明的那样，本实施方式所涉及的复合电子部件1A不仅在电阻元件20A的基部21的上表面21a具备用于与电容器元件10的接合的第1上表面导体24A以及第2上表面导体24B，而且由电阻体22、保护膜23和第3上表面导体24C以及第4上表面导体24D形成的功能部设置在这第1上表面导体24A与第2上表面导体24B之间。因此，在未实施任何对策的情况下，如前述那样，在电容器元件10安装到电阻元件20A时，存在功能部接触到电容器元件10的可能性。在出现该接触的情况下，有可能会发生前述那样的连接不良。
为此，本实施方式所涉及的复合电子部件1A中，通过采用以下说明的那样的构成，抑制了该连接不良的发生。图6(A)是将图2(A)中虚线所示的区域VIA放大的示意截面图，图6(B)是将图2(B)中虚线所示的区域VIB放大的示意截面图。
如图6(A)所示那样，在本实施方式所涉及的复合电子部件1A中，从电阻元件20A的基部21的上表面21a到保护膜23的长度方向L上的一对端部的一方的端部23a的露出表面为止的高度方向H的尺寸(高度)h1，小于从电阻元件20A的基部21的上表面21a到保护膜23的中央部23c的露出表面为止的高度方向H的尺寸(高度)h0。另外，从电阻元件20A的基部21的上表面21a到保护膜23的长度方向L上的一对端部的另一方即端部23b的露出表面为止的高度方向H的尺寸(高度)h2，小于从电阻元件20A的基部21的上表面21a到保护膜23的中央部23c的露出表面为止的高度方向H的尺寸(高度)h0。即，满足h1＜h0且h2＜h0。在此，所谓保护膜23的端部23a以及端部23b，是指保护膜23当中的位于电阻体22的周围的部分、即与基部21的上表面21a接触并直接覆盖基部21的部分，根据情况不同，除此以外还指覆盖电阻体22的周缘部的部分。另外，所谓保护膜23的中央部23c，是指从高度方向H俯视观察的情况下的保护膜23的中心。
安装于电阻元件20A的电容器元件10的第1外部电极14A以及第2外部电极14B，沿着高度方向H从电容器主体11向电阻元件20A鼓出。在电容器元件10安装到电阻元件20时，在从高度方向H观察的长度方向L以及宽度方向W的平面坐标中，设于电容器元件10的电容器主体11的下表面11a的第1外部电极14A和设于电阻元件20A的基部21的上表面21a的保护膜23的端部23a重合。同样地，设于电容器元件10的电容器主体11的下表面11a的第2外部电极14B与设于电阻元件20A的基部21的上表面21a的保护膜23的端部23b重合。
因此，通过将保护膜23的各部的高度方向H上的尺寸设为上述那样的构成，能减少保护膜23的端部23a接触到第1外部电极14A的可能性，并能减少保护膜23的端部23b接触到第2外部电极14B的可能性。其结果，能有效果地抑制连接不良的发生。
另外，一般，液状的无机材料或树脂材料涂布在基部21的上表面21a，覆盖电阻体22，之后使该液状的无机材料或树脂材料硬化，由此形成保护膜23。为此，通过使保护膜23的形成时的材料选定、涂布方法、硬化条件等进行各种变更，能调整包含端部23a以及端部23b的保护膜23的周缘部的形状。换言之，通过调整包含保护膜23的端部23a以及端部23b的周缘部的形状，能实现上述的构成。
在此，保护膜23的端部23a以及端部23b的具体的形状只要满足前述的各部的高度方向H上的尺寸的构成即可，没有特别限制，但优选保护膜23的端部23a的尺寸h1以及端部23b的尺寸h2，从保护膜23的中央部23c起随着沿着长度方向L的距离变大而变小。作为该形状的一例，如图6(A)所示那样，能举出保护膜23的端部23a的尺寸h1以及端部23b的尺寸h2从保护膜23的中央部23c起随着沿着长度方向L远离而慢慢变小的形状。此外，还能举出后述的第1变形例以及第2变形例那样的形状。通过采用这样的形状，能进一步有效果地抑制连接不良的发生。
另外，如图6(A)所示那样，在本实施方式所涉及的复合电子部件1A中，电阻体22的高度方向H的尺寸(厚度)T0小于第1外部电极14A的位于电容器主体11的下表面11a的部分的高度方向H的尺寸(厚度)T1，另外小于第2外部电极14B的位于电容器主体11的下表面11a的部分的高度方向H的尺寸(厚度)T2。即，满足T0＜T1且T0＜T2。
在电容器元件10安装到电阻元件20A时，设于电容器主体11的下表面11a上的第1外部电极14A以及第2外部电极14B越厚、另外电阻体22越薄，则能将在下表面11a上电容器主体11所露出的区域与保护膜23之间的距离确保得越大。为此能有效果地抑制连接不良的发生。
另外，作为具体实现上述那样的电阻体22和第1外部电极14A以及第2外部电极14B的高度方向H的尺寸条件的构成，除了本实施方式所示那样的构成以外，还能举出如后述的实施方式3那样的构成。
在此，为了更确实地抑制电容器元件10与电阻元件20A之间的连接不良的发生，优选电阻体22的高度方向H的尺寸T0比图6中示出为尺寸H1示出的第1上表面导体24A的高度方向H的尺寸(厚度)、以及图6中示出为尺寸H2的第2上表面导体24B的高度方向H的尺寸(厚度)都小。
另外，为了更确实地抑制连接不良的发生，优选保护膜23的中央部23c的高度方向H的尺寸比第1外部电极14A的覆盖电容器主体11的下表面11a的部分的高度方向H的尺寸T1以及第2外部电极14B的覆盖电容器主体11的下表面11a的部分的高度方向H的尺寸T2都小。
为了更确实地抑制电容器元件10与电阻元件20A之间的连接不良的发生，优选从基部21的上表面21a到保护膜23的露出表面为止的高度方向H的最大高度比第1外部电极14A的覆盖电容器主体11的下表面11a的部分的高度方向H的尺寸T1以及第2外部电极14B的覆盖电容器主体11的下表面11a的部分的高度方向H的尺寸T2都小。
为了进一步确实地抑制连接不良的发生，优选在与宽度方向W正交、并让第3上表面导体24C或第4上表面导体24D露出的电阻元件20A的截面，从基部21的上表面21a到保护膜23的露出表面为止的高度方向H的最大高度，小于电容器主体11的下表面11a上的第1外部电极14A与第1上表面导体24A的总厚度、即图6中所示的尺寸T1与尺寸H1之和，且小于电容器主体11的下表面11a上的第2外部电极14B与第2上表面导体24B的总厚度、即图6中所示的尺寸T2与尺寸H2之和。
另外，如图6(A)以及图6(B)所示那样，在本实施方式所涉及的复合电子部件1A中，从基部21的上表面21a到第1上表面导体24A的表面为止的高度方向H的尺寸(高度)H1，高于从基部21的上表面21a到第3上表面导体24C的高度方向H上与保护膜23重叠的部分的表面为止的尺寸(高度)H3，且高于从基部21的上表面21a到第4上表面导体24D的高度方向H上与保护膜23重叠的部分的表面为止的尺寸(高度)H4。即，满足H3＜H1且H4＜H1。另外，从基部21的上表面21a到第2上表面导体24B的表面为止的高度方向H的尺寸(高度)H2，高于从基部21的上表面21a到第3上表面导体24C的高度方向H上与保护膜23重叠的部分的表面为止的尺寸(高度)H3，且高于从基部21的上表面21a到第4上表面导体24D的高度方向H上与保护膜23重叠的部分的表面为止的尺寸(高度)H4。即，满足H3＜H2且H4＜H2。
这是因为，参考图6，如上述那样，第1上表面导体24A以及第2上表面导体24B包含2层的被覆导电层24b以及24c，与此相对，第3上表面导体24C以及第4上表面导体24D的被保护膜23覆盖的部分不包含被覆导电层。即，第3上表面导体24C以及第4上表面导体24D的被保护膜23覆盖的部分比第1上表面导体24A以及第2上表面导体24B薄了2层的被覆导电层24b以及24c的厚度的量。
在如此构成的情况下，上述功能部的作为整体的高度被压低了第3上表面导体24C以及第4上表面导体24D的被保护膜23覆盖的部分所薄的量。另外，能使上述功能部与电容器元件10的电容器主体11之间的距离增大第1上表面导体24A以及第2上表面导体24B所厚的量。为此，能减少电阻元件20A的功能部接触到电容器元件10的可能性，能有效果地抑制连接不良的发生。
另外，作为具体实现上述那样的第1上表面导体24A到第4上表面导体24D的高度方向H的尺寸条件的构成，除了本实施方式的构成以外，例如还能举出后述的实施方式3以及4、和第3变形例的构成。
另外，如图6(A)所示那样，在本实施方式所涉及的复合电子部件1A中，将长度方向L上的第1外部电极14A的内侧端与第2外部电极14B的内侧端之间的距离设为L1，将长度方向L上的第1上表面导体24A的内侧端与第2上表面导体24B的内侧端之间的距离设为L2，将长度方向L上的电阻体22的尺寸设为L3，将长度方向L上的保护膜23的尺寸设为L4。这时，在距离L1小于距离L2、且尺寸L3以及尺寸L4大于距离L1的情况下，有时在高度方向H上第1外部电极14A与第3上表面导体24C以及第4上表面导体24D重叠，或者第2外部电极14B与第3上表面导体24C以及第4上表面导体24D重叠。即，满足L1＜L2、L1＜L3且L1＜L4。在这样的情况下，特别通过满足上述的h1＜h0且h2＜h0的条件，能减少电阻元件20A的功能部接触到电容器元件10的第1外部电极14A或第2外部电极14B的可能性。
为了进一步减少电阻元件20A的功能部接触到电容器元件10的第1外部电极14A以及第2外部电极14B的可能性，优先使距离L1大于距离L2，并且/或者使尺寸L3以及尺寸L4小于距离L1。
(第1以及第2变形例)
图7之中，图7(A)是将第1变形例所涉及的复合电子部件1A1的主要部分放大的示意截面图，图7(B)是将第2变形例所涉及的复合电子部件1A2的主要部分放大的示意截面图。以下参考该图7来说明基于本实施方式的第1变形例所涉及的复合电子部件1A1以及第2变形例所涉及的复合电子部件1A2。
如图7(A)所示那样，第1变形例所涉及的复合电子部件1A1在与上述的复合电子部件1A比较的情况下，具备结构不同的电阻元件20A1。在该电阻元件20A1中，长度方向L上的保护膜23的一对端部23a以及23b的形状与上述的电阻元件20A不同。
具体地，保护膜23的端部23a的尺寸h1以及端部23b的尺寸h2从保护膜23的中央部23c起随着沿着长度方向L远离而变低，并且这些端部23a以及端部23b的截面形状分别向第1外部电极14A以及第2外部电极14B侧凸状地鼓出。
在如此构成的情况下，与上述的复合电子部件1A的情况同样，在电容器元件10安装到电阻元件20A1时，能减少电阻元件20A1的功能部接触到电容器元件10的第1外部电极14A以及第2外部电极14B的可能性，能有效果地抑制连接不良的发生。
如图7(B)所示那样，第2变形例所涉及的复合电子部件1A2在与上述的复合电子部件1A比较的情况下，具备结构不同的电阻元件20A2。在该电阻元件20A2中，长度方向L上的保护膜23的一对端部23a以及23b的形状与上述的电阻元件20A不同。
具体地，保护膜23的端部23a的尺寸h1以及端部23b的尺寸h2从保护膜23的中央部23c起随着沿着长度方向L远离而变低，并且这些端部23a以及端部23b的截面形状分别向与第1外部电极14A以及第2外部电极14B侧相反的一侧凹状陷下。
在如此构成的情况下，也与上述的复合电子部件1A的情况同样，在电容器元件10安装到电阻元件20A2时，能减少电阻元件20A2的功能部接触到电容器元件10的第1外部电极14A以及第2外部电极14B的可能性，能有效果地抑制连接不良的发生。
另外，在比较第1变形例和第2变形例的情况下，从连接不良的发生的抑制效果来看，能将保护膜23的端部23a与第1外部电极14A之间的距离、以及保护膜23的端部23b与第2外部电极14B之间的距离确保得更大的第2变形例一方更为显著。
(实施方式2)
图8(A)以及图8(B)是本发明的实施方式2所涉及的复合电子部件1B的示意截面图。图9(A)到图9(C)分别是图8所示的电阻元件20B的示意顶视图、截面图以及底视图。另外，图10是将图8(A)中虚线所示的区域X放大的示意截面图。以下参考这些图8到图10来说明本实施方式所涉及的复合电子部件1B。
如图8以及图9所示那样，本实施方式所涉及的复合电子部件1B在与上述的复合电子部件1A比较的情况下，具备结构不同的电阻元件20B。在该电阻元件20B中，在与前述的电阻元件20A比较的情况下，第3上表面导体24C以及第4上表面导体24D的配置不同，与此相伴第1连接导体26A到第4连接导体26D的构成也不同。
具体地，在本实施方式所涉及的复合电子部件1B中，电阻元件20B的基部21由2层的陶瓷生片层叠而一体化所成的LTCC基板构成，由此，在基部21的内部，作为埋入布线层而形成内部连接导体27C1以及内部连接导体27D1。
另外，在电阻元件20B的基部21的第1侧面到第4侧面，不是如电阻元件20A那样设置第1侧面导体26A到第4侧面导体26D，而是取而代之，设置在高度方向H上贯通基部21的通路导体。这些通路导体主要构成第1连接导体到第4连接导体。
第1上表面导体24A以及第1下表面导体25A经由在高度方向H上贯通基部21的第1通路导体27A而连接，第2上表面导体24B以及第2下表面导体25B经由在高度方向H上贯通基部21的第2通路导体27B而连接。
第3上表面导体24C以及第4上表面导体24D在长度方向L上位于第1上表面导体24A与第2上表面导体24B之间，并且在长度方向L上以例如0.14[mm]的距离相互隔离。在此，在沿着高度方向H俯视观察电阻元件20B时，第3上表面导体24C以及第4上表面导体24D均构成为长度方向L的尺寸小于宽度方向W的尺寸的矩形状。另外，第3上表面导体24C以及第4上表面导体24D的宽度方向W上的尺寸，也可以与第1上表面导体24A以及第2上表面导体24B的宽度方向W上的尺寸相同，还可以小于。
第1上表面导体24A以及第2上表面导体24B各自的长度方向L的尺寸，例如为0.1[mm]，第3上表面导体24C以及第4上表面导体24D的长度方向L的尺寸例如为0.06[mm]。优选第1上表面导体24A以及第2上表面导体24B的长度方向L的尺寸大于第3上表面导体24C以及第4上表面导体24D的长度方向L的尺寸。在该情况下，由于提高了电容器元件10与电阻元件20B的接合强度，并扩大了电阻体22的面积，因此，能提高用于调整电阻体22的电气特性的自由度。
另外，第1上表面导体24A与第3上表面导体24C之间的长度方向L的距离以及第2上表面导体24B与第4上表面导体24D之间的长度方向L的距离分别为例如0.07[mm]，第3上表面导体24C与第4上表面导体24D之间的长度方向L的距离分别为例如0.14[mm]。优选第1上表面导体24A与第3上表面导体24C之间的长度方向L的距离以及第2上表面导体24B与第4上表面导体24D之间的长度方向L的距离小于第3上表面导体24C与第4上表面导体24D之间的长度方向L的距离。在该情况下，由于电阻体22的面积变大，因此能提高用于调整电阻体22的电气特性的自由度。
电阻体22在长度方向L上位于第1上表面导体24A与第2上表面导体24B之间，长度方向L上的一端覆盖第3上表面导体24C的一部分，并且另一端覆盖第4上表面导体24D的一部分。由此，第3上表面导体24C以及第4上表面导体24D与电阻体22连接。
另外，电阻体22、和第3上表面导体24C以及第4上表面导体24D均被保护膜23完全覆盖，完全不在基部21的上表面21a上露出。
在此，在本实施方式所涉及的复合电子部件1B中，相比于上述的实施方式1所涉及的复合电子部件1A的情况，由于能将从高度方向H进行俯视观察情况下的电阻体22的面积确保得更大，因此电阻体22的电气特性的调整的自由度更加提高。
在将第3上表面导体24C和第4上表面导体24D构成为在长度方向L上相互分离的情况下，从高度方向H俯视观察时，第3上表面导体24C与第3下表面导体25C重叠的区域较小，另外，第4上表面导体24D与第4下表面导体25D重叠的区域较小。
在这样的情况下，通过由在基部21的内部在高度方向H上延伸的通路导体、和在基部21的内部在与高度方向H正交的方向延伸的内部连接导体来构成第3连接导体以及第4连接导体，能将第3上表面导体24C和第3下表面导体25C，将第4上表面导体24D和第4下表面导体25D连接。
即，在复合电子部件1B中，将第3上表面导体24C和第3下表面导体25C连接的第3通路导体具有内部连接导体27C1、上侧通路导体27C2以及下侧通路导体27C3。在沿着高度方向H进行俯视观察时，内部连接导体27C1具有在基部21的内部在长度方向L以及宽度方向W上延伸的L字形状。上侧通路导体27C2与内部连接导体27C1连接，从内部连接导体27C1起向基部21的上表面21a在高度方向H上延伸。下侧通路导体27C3与内部连接导体27C1连接，从内部连接导体27C1起向基部21的下表面21b在高度方向H上延伸。在此，从高度方向H俯视观察，上侧通路导体27C2和下侧通路导体27C3至少在一部分不重叠。
通过如此构成，在俯视观察下第3上表面导体24C与第3下表面导体25C重叠的区域小的情况下，也能经由内部连接导体27C1、上侧通路导体27C2以及下侧通路导体27C3将这些第3上表面导体24C和第3下表面导体25C连接。
另外，在复合电子部件1B，将第4上表面导体24D和第4下表面导体25D连接的第4通路导体具有内部连接导体27D1、上侧通路导体27D2以及下侧通路导体27D3。在沿着高度方向H俯视观察时，内部连接导体27D1具有在基部21的内部在长度方向L以及宽度方向W上延伸的L字形状。上侧通路导体27D2与内部连接导体27D1连接，从内部连接导体27D1起向基部21的上表面21a在高度方向H上延伸。下侧通路导体27D3与内部连接导体27D1连接，从内部连接导体27D1起向基部21的下表面21b在高度方向H上延伸。在此，从高度方向H俯视观察，上侧通路导体27D2和下侧通路导体27D3至少在一部分不重叠。
通过如此构成，在俯视观察下第4上表面导体24D与第4下表面导体25D重叠的区域较小的情况下，也能经由内部连接导体27D1、上侧通路导体27D2以及下侧通路导体27D3将这些第4上表面导体24D和第4下表面导体25D连接。
因此，通过采用上述构成，能容易地使从高度方向H俯视观察的情况下的第3上表面导体24C以及第4上表面导体24D的配置、和第3下表面导体25C以及第4下表面导体25D的配置不同。但只要设计允许，从安装稳定性的观点以及短路不良的发生的防止的观点出发，优选到达基部的上表面或下表面且在电阻元件的外表面露出的通路导体与上表面导体以及下表面导体完全重叠。
另外，在从高度方向H俯视观察时上侧通路导体和下侧通路导体能配置得重叠的情况下，也可以不形成内部连接导体而将上侧通路导体和下侧通路导体直接连接。
在本实施方式所涉及的复合电子部件1B中，第1上表面导体24A以及第2上表面导体24B、和第1下表面导体25A到第4下表面导体25D均由包含基底导电层以及2层的被覆导电层的多个导电层构成。基底导电层是含Ag的烧结金属层，2层的被覆导电层分别由含Ni的镀层以及覆盖其的含Au的镀层构成。
另一方面，第3上表面导体24C以及第4上表面导体24D也可以不包含2层的被覆导电层，仅由基底导电层、即含Ag的烧结金属层构成。
在此，如图10所示那样，在本实施方式所涉及的复合电子部件1B中，也与上述的实施方式1所涉及的复合电子部件1A的情况同样，从电阻元件20B的基部21的上表面21a到保护膜23的长度方向L上的一对端部的一方的端部23a的露出表面为止的高度方向H的尺寸(高度)h1，小于从电阻元件20B的基部21的上表面21a到保护膜23的中央部23c的露出表面为止的高度方向H的尺寸(高度)h0。另外，从电阻元件20B的基部21的上表面21a到保护膜23的长度方向L上的一对端部的另一方的端部23b的露出表面为止的高度方向H的尺寸(高度)h2，小于从电阻元件20B的基部21的上表面21a到保护膜23的中央部23c的露出表面为止的高度方向H的尺寸(高度)h0。即，满足h1＜h0且h2＜h0。
另外，电阻体22的高度方向H的尺寸(厚度)T0小于第1外部电极14A的位于电容器主体11的下表面11a的部分的高度方向H的尺寸(厚度)T1，另外小于第2外部电极14B的位于电容器主体11的下表面11a的部分的高度方向H的尺寸(厚度)T2。即，满足T0＜T1且T0＜T2。
另外，从基部21的上表面21a到第1上表面导体24A的表面为止的高度方向H的尺寸(高度)H1高于从基部21的上表面21a到第3上表面导体24C的高度方向H上与保护膜23重叠的部分的表面为止的尺寸(高度)H3，且高于从基部21的上表面21a到第4上表面导体24D的高度方向H上与保护膜23重叠的部分的表面为止的尺寸(高度)H4。即，满足H3＜H1且H4＜H1。另外，从基部21的上表面21a到第2上表面导体24B的表面为止的高度方向H的尺寸(高度)H2，高于从基部21的上表面21a到第3上表面导体24C的高度方向H上与保护膜23重叠的部分的表面为止的尺寸(高度)H3，且高于从基部21的上表面21a到第4上表面导体24D的高度方向H上与保护膜23重叠的部分的表面为止的尺寸(高度)H4。即，满足H3＜H2且H4＜H2。
因此，在本实施方式所涉及的复合电子部件1B中，与上述的复合电子部件1A的情况同样，能减少由电阻元件20B的电阻体22、保护膜23、和第3上表面导体24C以及第4上表面导体24D构成的功能部接触到电容器元件10的可能性，能有效果地抑制连接不良的发生。
另外，在本实施方式所涉及的复合电子部件1B中，构成为上述的L1到L4满足L3＜L1＜L4＜L2的条件，由此，电阻体22在高度方向H上不与第1外部电极14A以及第2外部电极14B重叠。因此，能使第1外部电极14A以及第2外部电极14B与第1上表面导体24A以及第2上表面导体24B的接合面积增大，并能减少电阻元件20B的功能部接触到电容器元件10的可能性。
(第3变形例)
图11是将第3变形例所涉及的复合电子部件1B1的主要部分放大的示意截面图。以下，参考该图11来说明基于本实施方式的第3变形例所涉及的复合电子部件1B1。
如图11所示那样，第3变形例所涉及的复合电子部件1B1在与上述的复合电子部件1B比较的情况下，具备结构不同的电阻元件20B1。在该电阻元件20B1中，第1上表面导体24A以及第2上表面导体24B的构成与上述的电阻元件20B不同。
具体地，第1上表面导体24A由包含2层的基底导电层24a1以及24a2、和2层的被覆导电层24b以及24c的多个导电层构成。第2上表面导体24B也是与第1上表面导体24A同样的多个导电层构成。在此，2层的基底导电层24a1以及24a2均是含Ag的烧结金属层，2层的被覆导电层24b以及24c分别由含Ni的镀的层、以及覆盖其的含Au的镀的层构成。
在电阻元件20B1的制作时，与成为第3上表面导体24C以及第4上表面导体24D的基底导电层24a1同时在基部21的上表面21a进行印刷，由此形成2层的基底导电层24a1以及24a2当中的位于基部21侧的基底导电层24a1。另一方面，在基底导电层24a1的印刷后，再度印刷给定的膏而形成覆盖该基底导电层24a1的基底导电层24a2，其未形成在第3上表面导体24C以及第4上表面导体24D。
在如此构成的情况下，第3上表面导体24C以及第4上表面导体24D比第1上表面导体24A以及第2上表面导体24B要薄，薄了没有2层的被覆导电层24b以及24c的厚度和基底导电层24a2的厚度相应的量。因此，能将由电阻体22、保护膜23、和第3上表面导体24C以及第4上表面导体24D构成的功能部与电容器元件10的电容器主体11之间的距离确保得大，能更有效果地抑制连接不良的发生。
(实施方式3)
图12是将本发明的实施方式3所涉及的复合电子部件1C的主要部分放大的示意截面图。以下参考该图12来说明本实施方式所涉及的复合电子部件1C。
如图12所示那样，本实施方式所涉及的复合电子部件1C在与上述的实施方式2所涉及的复合电子部件1B比较的情况下，具备结构不同的电阻元件20C。在该电阻元件20C中，电阻体的构成和第1上表面导体24A到第4上表面导体24D的构成与上述的电阻元件20B不同。
具体地，图12所示的电阻体22’是覆盖基部21的上表面21a而形成的薄膜的电阻体，更具体地，例如由10[nm]以上30[nm]以下的溅射膜构成。所谓薄膜，是指用薄膜形成工艺形成的膜，其厚度不足1[μm]。将薄膜当中用溅射法形成的膜称作溅射膜，将用金属蒸镀法形成的膜称作蒸镀膜。
另外，第1上表面导体24A以及第2上表面导体24B均由包含基底导电层24a’、和2层的被覆导电层24b以及24c的多个导电层构成。基底导电层24a'是薄膜，具体地，例如是10[nm]以上30[nm]以下的含Cu或Ag的溅射膜。2层的被覆导电层分别是镀层。
另一方面，第3上表面导体24C以及第4上表面导体24D，均仅由与成为第1上表面导体24A以及第2上表面导体24B的一部分的基底导电层24a’同时以溅射膜形成的薄膜构成，具体地，例如是10[nm]以上30[nm]以下的含Cu或Ag的溅射膜，不包含镀层的2层的被覆导电层。
在此，构成基底导电层24a’的薄膜也可以取代溅射膜而是蒸镀膜。
如图12所示那样，电阻体22’的长度方向L上的一端被第3上表面导体24C覆盖，另一端被第4上表面导体24D覆盖。由此，第3上表面导体24C以及第4上表面导体24D与电阻体22’连接。另外，也可以根据是比第3上表面导体24C以及第4上表面导体24D先形成还是后形成电阻体22’，来决定是第3上表面导体24C以及第4上表面导体24D覆盖电阻体22’，还是电阻体22’覆盖第3上表面导体24C以及第4上表面导体24D，采用任意的构成。
在此，在本实施方式所涉及的复合电子部件1C中，与上述的实施方式1的情况同样，从电阻元件20C的基部21的上表面21a到保护膜23的长度方向L上的一对端部的一方即端部23a的露出表面为止的高度方向H的尺寸(高度)h1，小于从电阻元件20C的基部21的上表面21a到保护膜23的中央部23c的露出表面为止的高度方向H的尺寸(高度)h0。另外，从电阻元件20C的基部21的上表面21a到保护膜23的长度方向L上的一对端部的另一方即端部23b的露出表面为止的高度方向H的尺寸(高度)h2，小于从电阻元件20C的基部21的上表面21a到保护膜23的中央部23c的露出表面为止的高度方向H的尺寸(高度)h0。即，满足h1＜h0且h2＜h0。
另外，电阻体22’的高度方向H的尺寸(厚度)T0小于第1外部电极14A的位于电容器主体11的下表面11a的部分的高度方向H的尺寸(厚度)T1，另外小于第2外部电极14B的位于电容器主体11的下表面11a的部分的高度方向H的尺寸(厚度)T2。即，满足T0＜T1且T0＜T2。
另外，从基部21的上表面21a到第1上表面导体24A的表面为止的高度方向H的尺寸(高度)H1，高于从基部21的上表面21a到第3上表面导体24C的高度方向H上与保护膜23重叠的部分的表面为止的尺寸(高度)H3，且高于从基部21的上表面21a到第4上表面导体24D的高度方向H上与保护膜23重叠的部分的表面为止的尺寸(高度)H4。即，满足H3＜H1且H4＜H1。另外，从基部21的上表面21a到第2上表面导体24B的表面为止的高度方向H的尺寸(高度)H2，高于从基部21的上表面21a到第3上表面导体24C的高度方向H上与保护膜23重叠的部分的表面为止的尺寸(高度)H3，且高于从基部21的上表面21a到第4上表面导体24D的高度方向H上与保护膜23重叠的部分的表面为止的尺寸(高度)H4。即，满足H3＜H2且H4＜H2。
因此，在本实施方式所涉及的复合电子部件1C中，也与上述的复合电子部件1A的情况同样，能减少由电阻元件20C的电阻体22’、保护膜23、和第3上表面导体24C以及第4上表面导体24D构成的功能部接触到电容器元件10的可能性，能有效果地抑制连接不良的发生。
进而，如本实施方式那样，由薄膜的电阻体、更特定地由溅射膜构成电阻体22’，并由薄膜即溅射膜构成第3上表面导体24C以及第4上表面导体24D，由此能使上述功能部的厚度飞跃地薄型化。电阻体22’以及第3上表面导体24C以及第4上表面导体24D的薄膜，薄于第1上表面导体24A以及第2上表面导体24B的镀层。为此，在该点上，也能减少电阻元件20C的功能部接触到电容器元件10的可能性，能显著抑制连接不良的发生。
(第4变形例)
图13是将第4变形例所涉及的复合电子部件1C1的主要部分放大的示意截面图。以下参考该图13来说明基于本实施方式的第4变形例所涉及的复合电子部件1C1。
如图13所示那样，第4变形例所涉及的复合电子部件1C1在与上述的复合电子部件1C比较的情况下，具备结构不同的电阻元件20C1。在该电阻元件20C1中，保护膜23的构成与上述的电阻元件20C不同。
具体地，在复合电子部件1C1中，保护膜23在长度方向L上跨大范围形成，其长度方向L上的一端覆盖第1上表面导体24A的一部分，另一端覆盖第2上表面导体24B的一部分。因此，在电容器元件10安装到电阻元件20C1时，能防止第1上表面导体24A以及第2上表面导体24B从基部21剥离。
在如此构成的情况下，也能得到与上述的复合电子部件1C的情况同样的效果。
(实施方式4)
图14是将本发明的实施方式4所涉及的复合电子部件1D的主要部分放大的示意截面图。以下参考该图14来说明本实施方式所涉及的复合电子部件1D。
如图14所示那样，本实施方式所涉及的复合电子部件1D在与上述的实施方式3所涉及的复合电子部件1C比较的情况下，具备结构不同的电阻元件20D。在该电阻元件20D中，第1上表面导体24A以及第2上表面导体24B的构成与上述的电阻元件20C不同。
具体地，电阻体22’与上述的电阻元件20C同样，由薄膜、例如溅射膜构成，并且第3上表面导体24C以及第4上表面导体24D仅由基底导电层24a'构成，基底导电层24a'是薄膜、例如溅射膜。另一方面，第1上表面导体24A以及第2上表面导体24B与上述的电阻元件20A同样，由包含基底导电层24a的多个导电层构成，基底导电层24a是以厚膜工艺形成的烧结金属层。
在此，在本实施方式所涉及的复合电子部件1D中，也与上述的实施方式1的情况同样，从电阻元件20D的基部21的上表面21a到保护膜23的长度方向L上的一对端部的一方即端部23a的露出表面为止的高度方向H的尺寸(高度)h1，小于从电阻元件20D的基部21的上表面21a到保护膜23的中央部23c的露出表面为止的高度方向H的尺寸(高度)h0。另外，从电阻元件20D的基部21的上表面21a到保护膜23的长度方向L上的一对端部的另一方即端部23b的露出表面为止的高度方向H的尺寸(高度)h2小于从电阻元件20D的基部21的上表面21a到保护膜23的中央部23c的露出表面为止的高度方向H的尺寸(高度)h0。即，满足h1＜h0且h2＜h0。
另外，电阻体22’的高度方向H的尺寸(厚度)T0小于第1外部电极14A的位于电容器主体11的下表面11a的部分的高度方向H的尺寸(厚度)T1，另外小于第2外部电极14B的位于电容器主体11的下表面11a的部分的高度方向H的尺寸(厚度)T2。即，满足T0＜T1且T0＜T2。
另外，从基部21的上表面21a到第1上表面导体24A的表面为止的高度方向H的尺寸(高度)H1，高于从基部21的上表面21a到第3上表面导体24C的高度方向H上与保护膜23重叠的部分的表面为止的尺寸(高度)H3，且高于从基部21的上表面21a到第4上表面导体24D的高度方向H上与保护膜23重叠的部分的表面为止的尺寸(高度)H4。即，满足H3＜H1且H4＜H1。另外，从基部21的上表面21a到第2上表面导体24B的表面为止的高度方向H的尺寸(高度)H2，高于从基部21的上表面21a到第3上表面导体24C的高度方向H上与保护膜23重叠的部分的表面为止的尺寸(高度)H3，且高于从基部21的上表面21a到第4上表面导体24D的高度方向H上与保护膜23重叠的部分的表面为止的尺寸(高度)H4。即，满足H3＜H2且H4＜H2。
因此，在本实施方式所涉及的复合电子部件1D中，也与上述的复合电子部件1A的情况同样，能减少由电阻元件20D的电阻体22’、保护膜23、和第3上表面导体24C以及第4上表面导体24D构成的功能部接触到电容器元件10的可能性，能有效果地抑制连接不良的发生。
进一步地，如本实施方式那样，电阻体22’由薄膜构成，更特定地由溅射膜构成，并且第3上表面导体24C以及第4上表面导体24D由薄膜构成，更特定地由溅射膜构成，由此能使上述功能部的厚度飞跃地薄型化。此外，第1上表面导体24A以及第2上表面导体24B由厚膜构成，更特定地由烧结金属层构成，由此第1上表面导体24A以及第2上表面导体24B、与第3上表面导体24C以及第4上表面导体24D的厚度差变大，能将上述功能部与电容器元件10的电容器主体11之间的距离确保得较大。在这些点上，也能减少电容器元件10与电阻元件20D的功能部接触的可能性，能显著抑制连接不良的发生。
(第5变形例)
图15是将第5变形例所涉及的复合电子部件1D1的主要部分放大的示意截面图。以下参考该图15，来说明基于本实施方式的第5变形例所涉及的复合电子部件1D1。
如图15所示那样，第5变形例所涉及的复合电子部件1D1在与上述的复合电子部件1D比较的情况下，具备结构不同的电阻元件20D1。在该电阻元件20D1中，第3连接导体以及第4连接导体与电阻体22’的连接结构不同于上述的电阻元件20D。
具体地，在复合电子部件1D1中，电阻元件20D1不具备上述的第3上表面导体24C以及第4上表面导体24D，从基部21的上表面21a露出的第3连接导体以及第4连接导体的上侧通路导体27C2以及上侧通路导体27D2分别被电阻体22’覆盖。由此，第3连接导体以及第4连接导体的上侧通路导体27C2以及上侧通路导体27D2分别与电阻体22’连接。
在如此构成的情况下，由电阻体22’以及保护膜23构成的功能部进一步变薄，能减少电阻元件20D1的功能部接触到电容器元件10的可能性，能显著地抑制连接不良的发生。进而，能得到结构简化的效果、制造成本能削减的效果等。
在上述的本发明的实施方式1到实施方式4、以及基于它们的任意者的第1变形例到第5变形例中，作为装入到复合电子部件的电容器元件，例示了利用层叠陶瓷电容器的情况来进行了说明，但也可以取代层叠陶瓷电容器而将其他种类的电容器元件装入到复合电子部件。
另外，在上述的本发明的实施方式1到实施方式4、以及基于它们的任意者的第1变形例到第5变形例中，作为安装在电阻元件的电子元件，例示了电容器元件来进行了说明，但安装在该电阻元件的电子元件也可以是电容器元件以外的电子元件。
进一步地，上述的本发明的实施方式1到实施方式4、以及基于它们的任意者的第1变形例到第5变形例中所示出的特征性构成，只要不脱离本发明的主旨，当然能相互组合。
如此，本次公开的上述实施方式以及其变形例在全部点上都是例示。本发明并不应限定在上述实施方式以及其变形例来进行解释，包含所谓的等同的范围。