半导体结构及其制造方法与流程

本发明实施例是关于一种半导体结构及其制造方法。

背景技术：

集成电路元件如晶体管形成在半导体晶圆上方，并透过金属线及导孔(via)互连接以形成功能电路。在形成金属线及导孔的过程中，通过蚀刻介电层以形成通孔。介电层的蚀刻可使用金属硬质遮罩。金属硬质遮罩可用于蚀刻制程以将图案移转至半导体晶圆上。金属硬质遮罩提供了欲蚀刻的轮廓以及临界尺寸，用于减少几何形状大小。

技术实现要素：

依据本发明的一实施例，半导体结构包含导电结构、介电层，及多个导电特征。介电层位于导电结构上。介电层中具有多个通孔，且至少一个通孔曝露导电结构。导电结构分别位于通孔。导电特征具有底表面及至少一侧壁。导电特征的底表面及侧壁交会以形成一内角。相邻的两个导电特征的内角之间的差异约小于3度或实质上约等于3度。

依据本发明的另一实施例，制造半导体结构的方法包含在导电层上形成介电层。在介电层上形成硬质遮罩，且不执行除气(degas)制程。

依据本发明的又一实施例，制造半导体结构的方法包含在导电层上形成介电层。在介电层上形成金属硬质遮罩。用于形成金属硬质遮罩的介电层的初始温度为约15℃至约30℃。

附图说明

阅读以下详细叙述并搭配对应的附图，可了解本发明的多个实施方式。应注意，根据业界中的标准做法，多个特征并非按比例绘制。事实上，多个特征的尺寸可任意增加或减少以利于讨论的清晰性。

图1A至图1F为依据本发明的多个实施例的制造半导体结构的方法的剖面图；

图2为依据本发明的部分实施例的集束型设备(cluster tool)的平面图；

图3A至图3F为依据本发明的多个实施例的制造半导体结构的方法的剖面图。

具体实施方式

以下揭露提供众多不同的实施例或范例，用于实施本发明提供的主要内容的不同特征。下文描述一特定范例的组件及配置以简化本发明。当然，此范例仅为示意性，且并不拟定限制。举例而言，以下描述“第一特征形成在第二特征的上方或之上”，于实施例中可包括第一特征与第二特征直接接触，且亦可包括在第一特征与第二特征之间形成额外特征使得第一特征及第二特征无直接接触。此外，本发明可在各范例中重复使用元件符号及/或字母。此重复的目的在于简化及厘清，且其自身并不规定所讨论的各实施例及/或配置之间的关系。

此外，空间相对术语，诸如“下方(beneath)”、“以下(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”等等在本文中用于简化描述，以描述如附图中所图示的一个元件或特征结构与另一元件或特征结构的关系。除了描绘图示的方位外，空间相对术语也包含元件在使用中或操作下的不同方位。此设备可以其他方式定向(旋转90度或处于其他方位上)，而本发明中使用的空间相对描述词可相应地进行解释。

除非进行额外定义，本文所使用的所有词汇(包含技术性词汇及科学)与本发明的技术领域中的一般技术者所使用的惯用词汇具有相同意义。更需了解到，在一般常用的辞典所定义的词汇，除了在此有明确的定义的外，须与本发明或相关的技术的内文具有一致性的释义，而不必作理想化或过度形式化的解释。

图1A至图1F为依据本发明的多个实施例，图示制造半导体结构的方法的剖面图。请参照图1A。提供基板110。在部分实施例中，基板110包含硅(Si)。或者，基板110可包含锗(Ge)、硅锗(SiGe)、砷化镓(GaAs)或其他适合的半导体材料。再者，半导体基板110可包含磊晶层。举例而言，基板110可具有位于块状半导体上的磊晶层。此外，基板110可受应力以强化效能。例如，磊晶层可包含与块状半导体具有不同的半导体材料，诸如位于块状硅上的硅锗层或是位于块状硅锗层上的硅层。此受应力的基板可由选择性磊晶生长(selective epitaxial growth；SEG)形成。此外，基板110可包含绝缘体上半导体(semiconductor-on-insulator；SOI)结构。再者，基板110可包含内埋介电层，如内埋氧化层(buried oxide；BOX)，如由氧离子植入隔离(separation by implantation of oxygen；SIMOX)技术、晶圆接合、择性磊晶生长或其他适合的方法形成者。在部分实施例中，依据设计情形，基板110可包含多个掺杂区(如p型井或n型井)。掺杂区可由p型掺杂剂进行掺杂，如硼或二氟化硼(BF₂)；n型掺杂剂，如磷或砷；或上述的组合。掺杂区可直接形成在基板110内、p井结构内、n井结构内、双井结构(dual-well structure)内，或上升结构(raised structure)内。

导电结构120形成在基板110的内、上及/或上方。导电结构120可为电子元件，导电结构120形成在基板110的内、上及/或上方。电子元件包含互补式金属氧化物半导体(complementary metal-oxide-semiconductor；CMOS)晶体管、二极管、电阻、电容、电感或其他主动及被动半导体元件。为清晰描述，图1A仅描绘一电子元件，然而电子元件可为多个且具有不同型态。

在图1A中，导电结构120为晶体管。晶体管包含栅极结构122、多个源/漏极特征124、通道126，以及多个栅极间隔层128。通道126位于源/漏极特征124内，而栅极结构122位于通道126上。在部分实施例中，源/漏极特征124可为掺杂区。源/漏极特征124可由离子植入制程或扩散制程形成。n型掺杂剂诸如磷或砷可用于形成n型场效晶体管(n-type field effect transistor；nFET)的源/漏极特征124，而p型掺杂剂诸如硼可用于形成p型场效晶体管(p-type field effect transistor；pFET)的源/漏极特征124。源/漏极特征124分别对齐栅极间隔层128的外缘。亦需了解在部分实施例中，在栅极间隔层128形成之前，可在基板110内形成轻掺杂源/漏极(lightly-doped source/drain；LDD)区。为了简化的目的，轻掺杂源/漏极区在此不特别描述。

在部分其他实施例中，源/漏极特征124和通道126由鳍组成。在部分其他实施例中，源/漏极特征124为磊晶结构。n型场效晶体管的源/漏极特征124可包含硅、硅磷(SiP)、碳化硅磷(SiCP)、锑化镓(GaSb)，或具有相对较低锗浓度的硅锗。p型场效晶体管的源/漏极特征124可包含锗、锗锡(GeSn)，或具有相对较高锗浓度的硅锗。

在部分实施例中，栅极结构122可包含栅极介电层和多晶硅栅极。多晶硅栅极可为掺杂或未掺杂。虽然图1A的栅极使用经掺杂的多晶硅，亦可使用由以下群组所挑选的硅基材料：单晶硅、多晶硅、经掺杂的硅、经掺杂的多晶硅、非晶硅，及/或硅锗。

在部分实施例中，执行栅极取代(replacement gate；RPG)制程。在部分实施例中，栅极取代制程中，预先形成虚设多晶硅栅极，而在执行高热积存制程(high thermal budget process)后，以金属栅极取代虚设栅极。亦即，栅极结构122为金属栅极。金属栅极可包含栅极介电层、封端层、填补层，及/或其他需要用于金属栅极堆叠的层。金属栅极的沉积可通过原子层沉积(atomic layer deposition；ALD)、物理气相沉积(physical vapor deposition；PVD)、化学气相沉积(chemical vapor deposition；CVD)或其他适合的制程来完成。

在部分实施例中，晶体管还包含多个硅化物接触点129分别位于源/漏极特征124上。硅化物为金属与硅的化合物，用于半导体元件的接触点。硅化物接触点129具有热稳定性，具有比多晶硅还低的电阻，且为良好的欧姆接触点。硅化物接触点129亦具有可靠性，由于硅化反应会降低接触点与元件特征的介面的缺陷。一种用于半导体制造工业的技术称为自对准硅化物(self-aligned silicide)制程。硅化物制程可用于制造高速互补式金属氧化物半导体元件。硅化物制程将源/漏极特征124的表面部分转化为硅化物接触点129。硅化物制程包含金属的沉积，其中此金属与硅进行硅化反应。为在源/漏极特征124上形成硅化物接触点129，在栅极结构122旁提供氧化物间隔层。金属材料包覆地沉积在晶体管上。在晶体管加热至金属可与源/漏极特征124中的硅反应并形成接触点的温度之后，移除未反应的金属。硅化物接触点129保存于源/漏极特征124上，同时从其他地方移除未反应的金属。

接着在基板110及导电结构120上形成介电层140。介电层140可为层间介电(inter-layer dielectric；ILD)层。介电层140可由以下方法形成：化学气相沉积、高密度电浆(high-density plasma)化学气相沉积、旋涂(spin-on)、溅镀(sputtering)，或其他适合的方法。在部分其他实施例中，介电层140可包含氮氧化硅(silicon oxy-nitride)、氮化硅，或低介电常数(low k)材料。

在部分实施例中，介电层140可包含多个部分彼此堆叠。例如，介电材料可沉积在基板110和导电结构120上。接着执行平面化制程以局部移除包覆的介电材料以形成介电层140的第一部分142并曝露晶体管的栅极结构122的顶表面。平面化制程为，例如，化学机械研磨(chemical mechanical polish；CMP)制程。在部分实施例中，若晶体管的虚设栅极要由金属取代，则可接着形成栅极取代制程。随后，在介电层140的第一部分142上形成另一介电材料作为第二部分144。介电层140的第一部分142和第二部分144可由相同材料或不同材料组成。

请参照图1B。在介电层140上形成金属硬质遮罩150且不执行除气(degas)制程。更特别的是，图1A的结构在介电层140形成后，执行金属硬质遮罩150的形成制程。在金属硬质遮罩150的形成制程和介电层140的形成制程之间省略了除气制程。前述的除气制程例如是加热图1A的结构以移除其中的湿气。为移除湿气，图1A的结构须加热至高温，如约150℃至约500℃。然而，图1A的结构若处于高温下，金属硬质中将会形成不稳定的颗粒(grain)大小及密度。不稳定的颗粒大小及密度将会使金属硬质遮罩150的折射率(refractive index)及消光系数(extinction coefficient)亦不稳定，进而降低金属硬质遮罩150的品质。低品质的金属硬质遮罩150将会劣化通孔的形成(参照图1D及图1E)。

图2为依据部分实施例的集束型设备(cluster tool)900的平面图。在金属硬质遮罩150的制程期间，图1A的结构载入至集束型设备900中。集束型设备900包含至少一个载入腔(load lock)910、至少一个除气腔(degas chamber)920、至少一个制程腔(process chamber)930、至少一个穿越腔(pass through chamber)940，以及至少一个机械手臂(robot blade)950。图1A的结构(下称为晶圆)从载入腔910中放入在集束型设备900中。接着载入腔910将会密封。载入腔910可以依据晶圆接下来要进行的步骤，创造一个气体环境(atmosphere)，这将会改变载入腔910的气体组成，例如使用其他适合的装置，通过添加纯气体或是抽真空以调整载入腔910内的气体环境。当达成所需的气体环境后，对应的门将会打开，晶圆可被其他装置存取。除气腔920配置于将晶圆除气。制程腔930可为物理气相沉积腔或化学气相沉积腔，以在晶圆上形成金属硬质遮罩150(如图1B所示)。穿越腔940为一个可以容纳传送中的晶圆的腔体。机械手臂950配置以传送晶圆。

请参照图1B及图2。在图1B中，由于省略了除气制程，进入集束型设备900的载入腔910的晶圆将被传送至制程腔930，而不会传送至除气腔920。意即，晶圆在进入制程腔930前并没有经过加热。或者，晶圆在进入制程腔930之前可执行至少一个额外的制程。然而，晶圆并未被加热至和除气制程一样高的温度。例如，用于形成金属硬质遮罩150的晶圆的介电层140的初始温度为约15℃至约30℃。在这样的温度下，可提升金属硬质遮罩150的品质，亦可提升金属硬质遮罩150的折射率及消光系数。

在部分实施例中，金属硬质遮罩150可由氮化钛、氮化钽、氮化硼、钛、钽，或上述的组合组成。金属硬质遮罩150可由物理气相沉积或化学气相沉积制成。化学气相沉积方法可包含电浆辅助化学气相沉积(plasma enhanced CVD；PECVD)、原子层沉积或相似者。在部分实施例中，沉积金属硬质遮罩150所使用的前驱物可包含四氯化钛(TiCl₄)、氮气、氩(Ar)、氢气及相似者。

请参照图1C，执行界定金属硬质遮罩150的范围的光微影制程。在部分实施例中，可使用三层光阻160，包含作为上部或最上部的光阻(PR)层162、中间层164，以及底层166。三层光阻160配置在金属硬质遮罩150上。三层光阻160提供光阻层162、中间层164，以及底层166，其中中间层164包含抗反射层(anti-reflective layer)或背后抗反射层(backside anti-reflective layer)以助于光阻制程的曝光及聚焦，而底层166则具有硬质遮罩材料，如氮化物。为了图案化三层光阻160，光阻层162使用遮罩进行图案化，并曝光在辐射下，如光或准分子激光(excimer laser)，例如，执行烘烤或固化操作以硬化光阻，并使用显影装置(developer)，依据使用的光阻为正光阻或负光阻，移除曝光的部分或未曝光的部分，以形成光阻层162内遮罩的图案。此图案化的光阻层162接着用于蚀刻底下的中间层164及底层166以对目标层形成蚀刻遮罩，目标层在此处为金属硬质遮罩150。在部分实施例中，中间层164及底层166可省略。意即，光阻160为单层光阻。

请参照图1D，执行蚀刻制程以形成图案化的金属硬质遮罩150’。在蚀刻制程中，光阻层162(如图1C所示)经图案化并作为遮罩。在蚀刻制程中，中间层164、底层166及金属硬质遮罩150(如图1C所示)可由不同方法蚀刻，包含湿式蚀刻、干式蚀刻，或上述两者的组合。干式蚀刻可包含含氯气体(如四氟化碳(CF₄)、六氟化硅(SF₆)、二氟甲烷(CH₂F₂)、三氟甲烷(CHF₃)及/或六氟乙烷(C₂F₆))、含氯气体(如氯气(Cl₂)、四氯化碳(CCl₄))、含溴气体(如溴化氢(HBr)、三溴甲烷(CHBR₃))、含氧气体、含碘气体及/或电浆，或上述的组合。蚀刻制程可包含多步骤蚀刻以增加蚀刻选择性、弹性，及所需的蚀刻轮廓。在金属硬质遮罩150图案化之后，移除光阻层162、中间层164及底层166。

请参照图1E。将图案化的金属硬质遮罩150’作为遮罩，以多个方法蚀刻介电层140以形成多个通孔146，方法包含干式蚀刻、湿式蚀刻，或上述两者的组合。通孔146实质上垂直穿过介电层140并分别曝露栅极结构122及硅化物接触点129。图1E的通孔146的数量为描述性质，而不限定于本发明所保护的范畴。本技术领域具有通常知识者可依据实际情况，选择适合数量的通孔146。

请参照图1F。多个导电特征170a及170b分别形成在通孔146内。图1F中的导电特征170a及170b为金属接触点。意即，导电特征170a及170b及介电层140形成一金属介电(metal-dielectric；MD)层。导电特征170a分别连接至硅化物接触点129以电连接至晶体管的源/漏极特征124，而导电特征170b连接至晶体管的栅极结构122。在部分实施例中，可填补金属材料至通孔146内，且金属材料的过多的部分可通过执行化学机械研磨制程移除，以形成导电特征170a及170b。导电特征170a及170b可由钨、铝、铜，或其他适合的材料组成。导电特征170a及170b亦可为混合结构，包含如阻障层及黏着层，诸如钛、氮化钛或氮化钽，以及其他层。

在图1F中，导电特征170a具有底表面174a及至少一侧壁172a。导电特征170a的底表面174a及侧壁172a交会以形成一内角θa。内角θa为约92度至约98度。导电特征170b底表面174b及至少一侧壁172b。导电特征170b的底表面174b及侧壁172b交会以形成一内角θb。内角θb为约92度至约98度。此外，相邻的两个导电特征170a及170b的内角θa及θb之间的差异约小于3度或实质上约等于3度。意即，两个导电特征170a及170b的轮廓实质上是一致的，且两个导电特征170a及170b(或图1E中的通孔146)的形成是稳定的。这里使用词汇“实质上”可用于修饰任何定量表示(quantitative representation)，其可允许在对相关事物的基本功能造成改变的变化。

请参照图1A至1F图，由于金属硬质遮罩是在晶圆的介电层的初始温度为约15℃至约30℃下形成的，或形成金属硬质遮罩时并未执行除气制程，因此金属硬质遮罩内的颗粒大小及密度是稳定的。在此状况下，金属硬质遮罩的品质可提升，且亦可提升金属硬质遮罩的折射率和反射系数。此提升将会使随后形成的导电特征具有较佳轮廓。

图3A至图3F为依据多个实施例的制造半导体结构的方法的剖面图。请参照图3A。提供基板210。在部分实施例中，基板210为半导体基板如块状硅基板、半导体晶圆、绝缘体上半导体基板，或硅锗基板，但亦可包含其他半导体材料如III族、IV族及/或V族元素。

半导体结构220形成在基板210上。为了形成半导体结构220，一电子元件222形成在半导体基板210内、上及/或上方。电子元件222可包含互补式金属氧化物晶体管、二极管、电阻、电感，及其他主动及被动元件。为清晰描述，图3A描绘单一电子元件222，然而，电子元件222可为多个且具有不同型态。接着，互连结构224形成在电子元件222上。在部分实施例中，互连结构224覆盖电子元件222。互连结构224配置于互连接电子元件222。互连结构224包含多个金属化层，其中金属化层包含位于多个介电层内的金属线及导孔(未图示)。金属线及导孔可由铜或铜合金形成，且可通过习知的镶嵌制程形成。互连结构224的介电层可由低介电常数材料、超低介电常数材料或硅组成。低介电常数材料相较于二氧化硅具有较小的介电常数，其中二氧化硅的介电常数约3.9，而超低介电常数材料介电常数约小于2.5。在部分实施例中，互连结构224可包含常见的层间介电质及内金属介电质(inter-metal dielectrics；IMDs)。

导电结构230形成在半导体结构220上。意即，互连结构224形成在电子元件222及导电结构230之间。图3A中，导电结构230具有多个部分。例如，导电层(未图示)及光阻(未图示)可依序形成在半导体结构220上。光阻接着曝光及显影以变成图案化的光阻。接下来，基于图案化的光阻的图案蚀刻导电层以形成多个部分。在部分实施例中，导电结构230可为金属衬垫包含铝，因此可称为铝衬垫，然而导电结构230亦可由铜、银、金、镍、钨、合金，或上述的组合组成。在部分实施例中，导电结构230可由铝铜组成。导电结构230可透过如位于下方的互连结构224电连接至电子元件222。

形成介电层240以覆盖导电结构230。介电层240可由化学气相沉积、高密度电浆化学气相沉积、旋涂、溅镀，或其他适合的方法形成。在部分实施例中，介电层240包含氧化硅。在部分实施例中，介电层240可包含氮氧化硅、氮化硅，或低介电常数材料。

请参照图3B，在介电层240上金属硬质遮罩250，且不执行除气制程。更特别地，在介电层240形成后，图3A的结构执行金属硬质遮罩250的制程。省略了金属硬质遮罩250制程及介电层240制程中间的除气制程。

请参照图3B及图2。在图3B中，由于省略除气制程，进入集束型设备900的载入腔910的图3A的结构(称为晶圆)，传输至制程腔930而不传输至除气腔920。亦即，晶圆在进入制程腔930前未经加热。或者，晶圆在进入制程腔930之前可执行至少一额外制程。然而晶圆未被加热至如除气制程一样高的温度。意即，晶圆的温度不为高温。例如，形成金属硬质遮罩250的晶圆的介电层240的初始温度为约15℃至约30℃。在这温度下，金属硬质遮罩250的品质可提升，亦可提升金属硬质遮罩250的折射率及消光系数。

在部分实施例中，金属硬质遮罩250可由氮化钛、氮化钽、氮化硼、钛、钽或上述的组合组成。金属硬质遮罩250可由物理气相沉积或化学气相沉积制成。化学气相沉积方法可为电浆辅助化学气相沉积、原子层沉积或相似者。在部分实施例中，沉积金属硬质遮罩250的前驱物可包含四氯化钛、氮气、氩、氢气及相似者。

请参照图3C。执行微影制程以界定金属硬质遮罩250的范围。在部分实施例中，使用三层光阻160，包含光阻层162作为上部或最上部，中间层164及底层166。三层光阻160配置在金属硬质遮罩250上。在部分其他实施例中，中间层164及底层166可省略。意即，光阻160为单层光阻。

请参照图3D，执行蚀刻制程以形成图案化的金属硬质遮罩250’。在蚀刻制程中，光阻层162(如图3C所示)经图案化并作为遮罩。在蚀刻制程中，中间层164、底层166及金属硬质遮罩250(如图3C所示)可由不同方法蚀刻，包含湿式蚀刻、干式蚀刻，或上述两者的组合。干式蚀刻可包含含氯气体(如四氟化碳(CF₄)、六氟化硅(SF₆)、二氟甲烷(CH₂F₂)、三氟甲烷(CHF₃)及/或六氟乙烷(C₂F₆))、含氯气体(如氯气(Cl₂)、四氯化碳(CCl₄))、含溴气体(如溴化氢(HBr)、三溴甲烷(CHBR₃))、含氧气体、含碘气体及/或电浆，或上述的组合。蚀刻制程可包含多步骤蚀刻以增加蚀刻选择性、弹性，及所需的蚀刻轮廓。在金属硬质遮罩250图案化之后，移除光阻层162、中间层164及底层166。

请参照图3E。使用经图案化的金属硬质遮罩250’作为遮罩，通过数个方法蚀刻介电层240以形成多个通孔246，包含干式蚀刻、湿式蚀刻或上述两者的组合。通孔246实质上垂直穿过介电层240并曝露导电结构230。通孔246的数量为描述性质，而不限定于本发明所保护的范畴。本技术领域具有通常知识者可依据实际情况，选择适合数量的通孔246。

请参照图3F。多个导电特征270分别形成在通孔246内。导电特征270为图3F中的导孔。在部分实施例中，可填补金属材料至通孔246内，而金属材料的多余部分可通过执行化学机械研磨制程移除以形成导电特征270。导电特征270可由钨、铝、铜或适合的材料组成。

图3F中，导电特征270具有底表面274及至少一侧壁272。导电特征的底表面274及侧壁272交会以形成一内角θ。内角θ为约92度至约98度。此外，相邻的两个导电特征270的内角θ的差异约小于3度或实质上约等于3度。意即，导电特征270的轮廓实质上是一致的，且两个导电特征270(或3E图中的通孔246)的形成是稳定的。这里使用词汇“实质上”可用于修饰任何定量表示，其可允许在对相关事物的基本功能造成改变的变化。

依据图3A至图3F，由于金属硬质遮罩是在晶圆的介电层的初始温度为约15℃至约30℃下形成的，或金属硬质遮罩的形成过程中并未执行除气制程，因此金属硬质遮罩内的颗粒大小及密度是稳定的。在此状况下，金属硬质遮罩的品质可提升，且亦可提升金属硬质遮罩的折射率和反射系数。此提升将会使随后形成的导电特征具有较佳轮廓。

依据部分实施例，半导体结构包含导电结构、介电层，及多个导电特征。介电层位于导电结构上。介电层中具有多个通孔，且至少一个通孔曝露导电结构。导电结构分别位于通孔。至少一导电特征具有底表面及至少一侧壁。导电特征的底表面及侧壁交会以形成一内角。相邻的两个导电特征的内角之间的差异约小于3度或实质上约等于3度。

依据部分实施例，制造半导体结构的方法包含在导电层上形成介电层。在介电层上形成硬质遮罩，且不执行除气制程。

依据部分实施例，制造半导体结构的方法包含在导电层上形成介电层。在介电层上形成金属硬质遮罩。用于形成金属硬质遮罩的介电层的初始温度为约15℃至约30℃。

上文概述若干实施例的特征，使得本技术领域具有通常知识者可更佳理解本发明的实施方式。本技术领域具有通常知识者应了解，可轻易使用本发明作为基础来设计或修改其他制程及结构，以便实施本文所介绍的实施例的相同目的及/或实现相同优势。本技术领域具有通常知识者亦应认识到，此类等效结构并未脱离本发明的精神及范畴，且可在不脱离本发明的精神及范畴的情况下对本文内容进行各种变化、替代及更改。