超结器件的制作方法

技术特征：

1.一种超结器件，其特征在于，包括：

由交替排列的N型柱和P型柱组成的超结结构；

在各所述P型柱的顶部形成有P型掺杂的沟道区，各所述沟道区还延伸到所述N型柱的顶部；

各所述N型柱作为超结器件的漂移区，在各所述N型柱的顶部都分别形成有相互隔开的栅极结构一和栅极结构二；

所述栅极结构一对所述N型柱的第一侧顶部的所述沟道区进行覆盖并用于形成沟道一；所述栅极结构二对所述N型柱的第二侧顶部的所述沟道区进行覆盖并用于形成沟道二；

在各所述沟道区中都形成有由N+区组成的源区和由P+区组成的沟道引出区，各所述源区和各所述沟道引出区都连接到由正面金属层组成的源极；

由N+区组成的漏区位于超结结构的底部，在所述漏区的底部形成有由背面金属层组成的漏极；

所述栅极结构一包括栅介质层一和电极材料一，所述栅极结构二包括栅介质层二和电极材料二；所述电极材料一连接到由正面金属层组成得到栅极；所述电极材料二连接到所述源极；

所述栅极结构一形成所述沟道一的阈值电压一大于所述栅极结构二形成所述沟道二的的阈值电压二；

所述沟道区和所述漂移区形成寄生体二极管；

超结器件正向导通时，所述栅极所加的电压大于所述阈值电压一，所述漏极电压大于所述源极电压，所述沟道一导通，所述沟道二截止，所述寄生体二极管截止；

超结器件反向导通时，所述栅极所加的电压小于所述阈值电压一，所述沟道一截止，所述寄生体二极管正向导通，所述源极电压大于所述漏极电压且二者差值等于所述寄生体二极管的正向导通压降，所述阈值电压二要求小于所述寄生体二极管的正向导通压降，使得所述沟道二导通，通过所述沟道二导通减少各所述N型柱表面区域的空穴浓度，从而降低所述超结器件的最大反向恢复电流。

2.如权利要求1所述的超结器件，其特征在于：所述栅极结构一和所述栅极结构二都为沟槽栅结构；或者，所述栅极结构一和所述栅极结构二中的一个为沟槽栅结构、另一个为平面栅结构；或者，所述栅极结构一和所述栅极结构二都为平面栅结构。

3.如权利要求2所述的超结器件，其特征在于：所述栅极结构一和所述栅极结构二都为平面栅结构时，在各所述N型柱的表面区域中形成有N型掺杂的JFET注入区，所述JFET注入区位于所述N型柱顶部的两所述沟道区之间。

4.如权利要求3所述的超结器件，其特征在于：所述JFET注入区由所述栅极结构一和所述栅极结构二之间的间隔区域的边缘自对准；或者所述JFET注入区由光刻工艺定义。

5.如权利要求1所述的超结器件，其特征在于：所述栅极结构二的单位电容密度至少比所述栅极结构一的单位电容密度大20％，使所述阈值电压二小于所述阈值电压一。

6.如权利要求1或5所述的超结器件，其特征在于：通过调节所述栅介质层二的厚度、介电常数或所述电极材料二的功函数来使所述阈值电压二达到要求值。

7.如权利要求6所述的超结器件，其特征在于：所述栅介质层一和所述栅介质层二的材料相同，所述栅介质层二的厚度小于所述栅介质层一的厚度并通过降低所述栅介质层二的厚度使所述阈值电压二到达要求值，所述栅介质层二的厚度越小所述阈值电压二越小。

8.如权利要求7所述的超结器件，其特征在于：所述栅介质层一和所述栅介质层二的材料都为氧化硅。

9.如权利要求6所述的超结器件，其特征在于：所述栅介质层二的介电常数大于所述栅介质层一的介电常数，所述栅介质层二的介电常数越高所述阈值电压二越小。

10.如权利要求9所述的超结器件，其特征在于：所述栅介质层一的材料为SiO₂，所述栅介质层二的的材料为Si₃N₄；或者，所述栅介质层一的材料为SiO₂，所述栅介质层二的的材料为HfO₂；或者，所述栅介质层一的材料为SiO₂，所述栅介质层二的的材料为Si₃N₄和SiO₂的叠层。

11.如权利要求6所述的超结器件，其特征在于：所述电极材料一为多晶硅或金属，所述电极材料二为多晶硅或金属。

12.如权利要求11所述的超结器件，其特征在于：所述电极材料一和所述电极材料二都为多晶硅时，所述电极材料一为N+掺杂，所述电极材料二为N+掺杂或P+掺杂，利用N+掺杂的多晶硅的功函数比P+掺杂的多晶硅的功函数小的特点，使所述阈值电压二比所述阈值电压一降低。

13.如权利要求1所述的超结器件，其特征在于：所述阈值电压一为2.5V～3.5V；所述阈值电压二为0.3V～0.5V。

14.如权利要求1所述的超结器件，其特征在于：通过调节所述栅极结构一和所述栅极结构二的间距调节器件的栅漏电容。

15.如权利要求1所述的超结器件，其特征在于：所述超结器件为硅基器件，所述超结结构形成于硅衬底上；或者，所述超结器件为SiC基器件，所述超结结构形成于SiC衬底上。