一种多积累层的金属氧化物半导体二极管的制作方法

本发明属于半导体技术，特别涉及一种多积累层的金属氧化物半导体二极管。

背景技术：

二极管是最常用的电子元件之一，传统的整流二极管主要是肖特基整流器和PN结整流器。其中，PN结二极管能够承受较高的反向阻断电压，稳定性较好，但是其正向导通压降较大，反向恢复时间较长。肖特基二极管是利用金属与半导体接触形成的金属-半导体结原理制作的，通态压降较低。由于是单极载流子导电，肖特基二极管在正向导通时没有过剩的少数载流子积累，反向恢复较快。但是肖特基二极管的反向击穿电压较低，反向漏电流较大，温度特性较差。

为了提高二极管的性能，国内外研究者们一直试图结合PN结二极管和肖特基二极管的优点，提出了PiN二极管、结势垒控制整流器JBS(JBS：Junction Barrier Schottky Rectifier)、MOS控制二极管MCD(MCD：MOS Controlled Diode)、槽栅MOS势垒肖特基二极管TMBS(TMBS：Trench MOS Barrier Shcotty Diode)等器件。专利“浅槽金属氧化物半导体二极管(CN102064201A)”提出了一种新型的半导体二极管器件，结合了电子积累层和结型场效应管结构，获得了非常低的导通压降，大大提高了击穿电压并且降低了泄漏电流。然而，浅槽金属氧化物二极管和肖特基二极管一样是多子型器件，其反向耐压的提高与正向导通压降的降低存在矛盾，提高器件的反向耐压，就需要增加漂移区的厚度，减小漂移区的掺杂浓度，这些因素都会增加正向导通压降，这限制了该器件在中高压应用领域的应用。

技术实现要素：

本发明的目的，就是为了解决中高压领域中浅槽金属氧化物二极管的正向导通压降较高的问题，使器件在保证较高的反向耐压的同时，实现低导通压降。

本发明技术方案：一种多积累层的金属氧化物半导体二极管，包括从上至下依次层叠设置的阳极电极9、N-掺杂区4、N型区3、N型重掺杂单晶硅衬底2和阴极电极1；所述阳极电极9的两端垂直向下延伸入N-掺杂区4中，N-掺杂区4中具有N型重掺杂区5，所述N型重掺杂区5的上表面与阳极电极9接触，N型重掺杂区5的侧面与阳极电极9延伸入N-掺杂区4中的部分接触；两侧的N型重掺杂区5之间的N-掺杂区4上表面具有平面栅结构，所述平面栅结构位于阳极电极9中，所述平面栅结构包括栅氧化层10和位于氧化层10上表面的掺杂多晶硅栅电极11，氧化层10两端的下表面与部分N型重掺杂区5上表面接触；所述阳极电极9向下延伸部分的下方具有相互并列设置的第一沟槽8和P型重掺杂区6，且P型重掺杂区6的部分上表面与N型重掺杂区5接触；所述第一沟槽8垂直向下延伸入N型区3中，所述第一沟槽8中填充有第一介质层12，所述第一介质层12中具有掺杂多晶硅场板13，所述掺杂多晶硅栅场板13的上表面与阳极电极9接触；所述P型重掺杂区6的下表面与N型区3上表面之间具有P型埋层7，且P型埋层7的侧面与第一沟槽8连接；所述平面栅结构下方具有第二沟槽14，所述第二沟槽14位于两个P型埋层7之间；所述第二沟槽14内填充有第二介质层15，所述第二介质层15中具有掺杂多晶硅电极16；所述掺杂多晶硅电极16的上表面与掺杂多晶硅栅电极11相接触；所述P型埋层7的掺杂浓度大于N-掺杂区4的掺杂浓度两个数量级；所述N型区3的掺杂浓度大于N-掺杂区4的掺杂浓度一到两个数量级。

进一步的，所述栅氧化层10是薄栅氧化层，其厚度为5nm-100nm；所述第一介质层12和第二介质层15采用二氧化硅、氮化物、高K介质中的一种，其厚度为50nm-500nm。

进一步的，所述第一沟槽8和第二沟槽14的下表面延伸至与衬底2的上表面连接。

本发明的有益效果为：二极管在正向导通后，在栅氧化层下表面、沟槽侧面均能形成电子积累层；由于电子积累层中的载流子浓度非常高，多积累层结构可有效地降低器件的正向导通压降；同时采用了掺杂浓度较高的N型区，也可使器件的正向导通压降进一步降低；器件反向阻断时，N型区与掺杂多晶硅之间形成横向电场，辅助耗尽N型区，使漂移区的纵向电场分布呈矩形分布，提高器件的反向阻断电压；因此，本发明提出的新结构同时具有高耐压和低导通电压。

附图说明

图1是实施例1所提供的一种多积累层的金属氧化物半导体二极管的剖面结构示意图；

图2是实施例1所提供的一种多积累层的金属氧化物半导体二极管在外加零电压时耗尽线示意图；

图3是实施例1所提供的一种多积累层的金属氧化物半导体二极管在外加电压到达开启电压时，耗尽线及电流路径示意图；

图4是实施例1所提供的一种多积累层的金属氧化物半导体二极管在外加反向电压时耗尽线示意图与漂移区纵向电场分布示意图；

图5是专利“浅槽金属氧化物半导体二极管(CN102064201A)”外加反向电压时耗尽线示意图与漂移区纵向电场分布示意图；

图6是实施例2所提供的一种多积累层的金属氧化物半导体二极管的剖面结构示意图。

具体实施方式

下面结合附图对本发明进行详细的描述。

本发明的二极管有阴极和阳极两个控制电极。

实施例1

如图1所示，本例的一种多积累层的金属氧化物半导体二极管，包括从上至下依次层叠设置的阳极电极9、N-掺杂区4、N型区3、N型重掺杂单晶硅衬底2和阴极电极1；所述阳极电极9的两端垂直向下延伸入N-掺杂区4中，N-掺杂区4中具有N型重掺杂区5，所述N型重掺杂区5的上表面与阳极电极9接触，N型重掺杂区5的侧面与阳极电极9延伸入N-掺杂区4中的部分接触；两侧的N型重掺杂区5之间的N-掺杂区4上表面具有平面栅结构，所述平面栅结构位于阳极电极9中，所述平面栅结构包括栅氧化层10和位于氧化层10上表面的掺杂多晶硅栅电极11，氧化层10两端的下表面与部分N型重掺杂区5上表面接触；所述阳极电极9向下延伸部分的下方具有相互并列设置的第一沟槽8和P型重掺杂区6，且P型重掺杂区6的部分上表面与N型重掺杂区5接触；所述第一沟槽8垂直向下延伸入N型区3中，所述第一沟槽8中填充有第一介质层12，所述第一介质层12中具有掺杂多晶硅场板13，所述掺杂多晶硅栅场板13的上表面与阳极电极9接触；所述P型重掺杂区6的下表面与N型区3上表面之间具有P型埋层7，且P型埋层7的侧面与第一沟槽8连接；所述平面栅结构下方具有第二沟槽14，所述第二沟槽14位于两个P型埋层7之间；所述第二沟槽14内填充有第二介质层15，所述第二介质层15中具有掺杂多晶硅电极16；所述掺杂多晶硅电极16的上表面与掺杂多晶硅栅电极11相接触。所述P型埋层7的掺杂浓度大于N-掺杂区4的掺杂浓度两个数量级；所述N型区3的掺杂浓度大于N-掺杂区4的掺杂浓度一到两个数量级。

本例的工作原理为：

(1)器件的正向导通：

本发明所提供的多积累层的金属氧化物半导体二极管，其正向导通时的电极连接方式为：阳极电极9接高电位，阴极电极1接低电位。

当阳极9相对于阴极1加零电压时，位于栅氧化层10之下、P型埋层7以上以及第二沟槽14两侧的N-掺杂区4会由于栅和半导体的功函数差以及PN结势垒区的作用而被耗尽。同时，由于P型埋层7的掺杂浓度远高于N-掺杂区4的掺杂浓度，P型埋层7和N-掺杂区4之间所形成的PN结内建电势会使得P型埋层7和第二沟槽结构14之间的电子通路关闭，图2中虚线为耗尽区边界。因此此时二极管内没有电流流过。

当阳极9相对于阴极1加非常小的正电压时，P型埋层7与N-掺杂区4之间的耗尽区逐渐缩小，同时薄栅氧化层10下方和第二沟槽14两侧的耗尽区也减小。当阳极9相对于阴极1的正电压继续加大到一定程度时，P型埋层7和第二沟槽14之间的耗尽区相分离，电子通路产生，器件开启，电子通过P型埋层7和第二沟槽14之间的导通通道，注入到N型区3，如图3所示，此时的阳极正电压即对应该二极管的开启电压。由于MOS结构的衬偏效应，该结构具有比传统二极管更低的开启电压。当所加正电压继续加大，薄栅氧化层10下方及第二沟槽14两侧的电子累积层中电子浓度更高，这为电子流动提供了一个更加流畅的通路。由于掺杂多晶硅13与阳极相连，具有较高电位，因此会在与第一沟槽8相接触的N型半导体表面也感应负电荷，形成体内电子积累层，进一步降低电子流通路径上的电阻；同时，与专利“浅槽金属氧化物半导体二极管(CN102064201A)”相比，N型区3的掺杂浓度比N-掺杂区4的掺杂浓度大一到两个数量级，因而器件在正向导通时具有更低的正向导通压降。

(2)器件的反向阻断：

本发明所提供的多积累层的金属氧化物半导体二极管，其反向阻断时的电极连接方式为：阴极电极1接高电位，阳极电极9接低电位。

由于零偏压时，电子的导电通路已被PN结耗尽区和沟槽14形成的耗尽层所夹断，继续增加反向电压时，P型埋层7与N型区3形成反偏PN结，N型区3将被进一步耗尽。反向阻断时，掺杂多晶硅13与掺杂多晶硅16和阳极等电位，N型区3和阴极等电位，N型区3与掺杂多晶硅13、掺杂多晶硅16之间产生横向电场，耗尽线向N型区3下侧及体内扩展以承受反向电压，如图4所示，最终N型区3被完全耗尽。N型区3被横向电场耗尽后，该区域相当于净载流子浓度为零的本征区，根据泊松方程，该区域的纵向电场应近似矩形，而专利“浅槽金属氧化物半导体二极管(CN102064201A)”的N型区3的纵向电场为三角形分布(如图5所示)。由于器件耐压值为其纵向电场的积分，因此实施例1的反向阻断耐压将得到极大的提高。进一步地，在相同的反向阻断耐压的情况下，实施例1的N型区3掺杂浓度相较专利“浅槽金属氧化物半导体二极管(CN102064201A)”可以提高，从而实施例1的漂移区电阻减小，降低了正向导通压降，减少了正向导通时的能量损耗。

实施例2

如图6所示，本例的结构为在实施例1的基础上，加大了第一沟槽8和第二沟槽14的深度，使第一介质层12、第二介质层15与衬底2相连。本例的有益效果为，延长了电子积累层的长度，可以进一步降低器件的正向导通压降。