单光子雪崩二极管像素结构及像素阵列结构的制作方法

本发明属于电学技术领域，特别是涉及一种单光子雪崩二极管像素结构及像素阵列结构。

背景技术：

单光子雪崩二极管(SPAD)是偏置在高于临界雪崩电压的二极管，可做为3D图像传感器的像素单元。基于SPAD的3D图像传感器可以快速获取对象的3D信息，实现3D重建。暗计数率(DCR)是评价SPAD性能的重要指标，特别是其中的后脉冲和相邻像素串扰很大程度上会影响SPAD阵列的工作性能。

Cristiano Niclass在2008年的JOURNAL OF SOLID-STATE CIRCUITS期刊上发表了一款基于SPAD像素结构3D CMOS图像传感器，其SPAD的像素结构如图1所示。在图1中，晶体管M1由行选控制信号ROWSEL控制，晶体管M1导通情况下可以将SAPD的雪崩电流通过晶体管M2和晶体管M7的作用在列读出线上被读出。QCH信号控制的晶体管M6与作为电容的晶体管M5一起实现像素的淬火功能，RCH信号控制的晶体管M3可实现SPAD的重新充电功能，为下一次曝光做准备。

此像素结构简单，使用的晶体管较少，能实现被动淬火和主动充电的功能。然而，在整个SPAD像素阵列上，每一个SPAD阴极所加电压都在临界雪崩电压之上，对于行选控制信号ROWSEL没有作用到的像素，晶体管M1未导通，SPAD阳极悬空，此条件下的SPAD依然会受激发生雪崩效应，从生成雪崩电流。由于雪崩效应生成的大量电子-空穴对会串扰到相邻像素中，影响到相邻SPAD的正常工作。后脉冲效应也会使SPAD不能测出正确的光子信号。另外，由于ROWSEL信号是行选，实现整行曝光，在测量暗计数率时，很难评估单像素的暗计数率，以及单个像素发生雪崩后对相邻像素的影响。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种单光子雪崩二极管像素结构及像素阵列结构，用于解决现有技术中的单光子雪崩二极管阵列中每个单光子雪崩二极管阴极的电压均在临界雪崩电压值上，对于行选控制信号没有作用到的像素结构依然会受激发生雪崩效应，进而影响相邻单光子雪崩二极管的正常工作，使得单光子雪崩二极管不能测出正确的光子信号的问题，以及由于在行选控制信号的控制下实现整行曝光，在测量暗计数率时，很难评估单个像素结构的暗计数率以及单个像素结构发生雪崩后对相邻像素结构的影响的问题。

为实现上述目的及其他相关目的，本发明提供一种单光子雪崩二极管像素结构，所述单光子雪崩二极管像素结构包括：

单光子雪崩二极管，包括阳极及阴极；所述单光子雪崩二极管的阴极与一偏置电压源相连接，所述偏置电压源的偏置电压为VB+VE，其中，VB为所述单光子雪崩二极管的临界雪崩电压，VE小于供电电源的电源电压；

第一上拉管，与供电电源、复位信号及所述单光子雪崩二极管的阳极相连接，适于在所述复位信号为低电平时导通，使得所述单光子雪崩二极管阳极与阴极的偏置电压低于临界雪崩电压，从而不发生雪崩效应，以将所述单光子雪崩二极管复位；

下拉管单元，与所述第一上拉管及所述单光子雪崩二极管的阳极相连接，适于在导通时将所述单光子雪崩二极管的阳极下拉到与GND一致的电位，使得所述单光子雪崩二极管阳极与阴极的偏置电压高于临界雪崩电压，从而发生雪崩效应；

淬火单元，与所述供电电源、所述下拉管单元及所述单光子雪崩二极管的阳极相连接，适于在所述单光子雪崩二极管发生雪崩效应后对所述单光子雪崩二极管进行淬火，使得所述单光子雪崩二极管阳极的电压偏置在所述供电电源的电源电压上；

输出单元，与所述淬火单元相连接，适于读取并输出所述单光子雪崩二极管发生雪崩效应所产生的脉冲信号。

作为本发明的单光子雪崩二极管像素结构的一种优选方案，所述第一上拉管为PMOS管，所述第一上拉管的源极与所述供电电源相连接，所述第一上拉管的栅极与所述复位信号相连接，所述第一上拉管的漏极与所述单光子雪崩二极管的阳极相连接。

作为本发明的单光子雪崩二极管像素结构的一种优选方案，所述下拉管单元包括第一下拉管组及第二下拉管组；

所述第一下拉管组包括第一下拉管及第二下拉管，所述第一下拉管及所述第二下拉管均为NMOS管；所述第一下拉管的漏极与所述单光子雪崩二极管的阳极相连接，所述第一下拉管的源极与所述第二下拉管的漏极相连接，所述第二下拉管的源极接地；

所述第二下拉管组包括第三下拉管及第四下拉管，所述第三下拉管及所述第四下拉管均为NMOS管；所述第三下拉管的漏极与所述单光子雪崩二极管的阳极相连接，所述第三下拉管的源极与所述第四下拉管的漏极相连接，所述第四下拉管的源极接地。

作为本发明的单光子雪崩二极管像素结构的一种优选方案，所述第一下拉管的栅极及所述第三下拉管的栅极均与行选控制信号相连接；所述第二下拉管的栅极与列选控制信号相连接；所述第四下拉管的栅极与单选控制信号相连接，所述单选控制信号为高电平时，所述第四下拉管导通，配合所述行选控制信号实现行曝光模式，若所述单选控制信号为低电平时，只有在所述行选控制信号与所述列选控制信号共同作用下选择的像素结构可以发生雪崩效应，从而实现单像素曝光模式。

作为本发明的单光子雪崩二极管像素结构的一种优选方案，所述淬火单元包括：有源电阻晶体管、开关晶体管、反相器及淬火晶体管；

所述有源电阻晶体管与下拉管单元及所述单光子雪崩二极管的阳极相连接；所述开关晶体管与所述有源电阻晶体管相连接；所述反相器的输入端与所述单光子雪崩二极管的阳极及所述有源电阻晶体管相连接，所述反相器的输出端与所述开关晶体管相连接；所述淬火晶体管与所述供电电源、所述单光子雪崩二极管的阳极、所述有源电阻晶体管及所述反相器的输出端相连接；当所述下拉管单元导通时，所述开关晶体管导通，所述开关晶体管、所述有源电阻晶体管及所述反相器共同作用将所述单光子雪崩二极管阳极的电压保持在GND电压值；当所述单光子雪崩二极管发生雪崩效应时，雪崩电流作用于所述有源电阻晶体管产生电压降，所述反相器与所述淬火晶体管共同作用对所述单光子雪崩二极管进行淬火。

作为本发明的单光子雪崩二极管像素结构的一种优选方案，所述有源电阻晶体管为NMOS管，所述有源电阻晶体管的漏极与所述单光子雪崩二极管的阳极及所述下拉管单元相连接，所述有源电阻晶体管的栅极与所述单光子雪崩二极管的阳极及所述反相器的输入端相连接，所述有源电阻晶体管的源极与所述开关晶体管相连接。

作为本发明的单光子雪崩二极管像素结构的一种优选方案，所述开关晶体管为NMOS管，所述开关晶体管的漏极与所述有源电阻晶体管相连接，所述开关晶体管的源极接地，所述开关晶体管的栅极与所述反相器的输出端、所述淬火晶体管及所述输出单元相连接。

作为本发明的单光子雪崩二极管像素结构的一种优选方案，所述淬火晶体管为PMOS管，所述淬火晶体管的源极与所述供电电源相连接，所述淬火晶体管的栅极与所述反相器的输出端、所述开关晶体管及所述输出单元相连接，所述淬火晶体管的漏极与所述单光子雪崩二极管的阳极相连接。

作为本发明的单光子雪崩二极管像素结构的一种优选方案，所述输出单元包括第二上拉管、第五下拉管及输出开关管；

所述第二上拉管为PMOS管，所述第二上拉管的源极与所述供电电源相连接，所述第二上拉管的栅极与所述淬火晶体管的栅极、所述反相器的输出端及所述开关晶体管的栅极相连接；

所述第五下拉管为NMOS管，所述第五下拉管的源极接地，所述第五下拉管的栅极与所述淬火晶体管的栅极、所述反相器的输出端、所述开关晶体管的栅极及所述第二上拉管的栅极相连接；

所述输出开关管为PMOS管，所述输出开关管的源极与所述第二上拉管的漏极相连接，所述输出开关管的漏极与所述第五下拉管的漏极相连接作为所述输出单元的输出端，所述输出开关管的栅极与行共享信号相连接，适于在曝光前后一段预定时间内保持导通，以配合所述第二上拉管及所述第五下拉管读取所述单光子雪崩二极管发生雪崩效应所产生的脉冲信号。

本发明还提供一种像素阵列结构，所述像素阵列结构包括：多个如上述任一方案中所述的单光子雪崩二极管像素结构，所述单光子雪崩二极管像素结构呈阵列分布；所述单光子雪崩二极管像素结构均与行选控制信号、列选控制信号、行共享信号、复位信号及单选控制信号相连接。

如上所述，本发明的单光子雪崩二极管像素结构及像素阵列结构，具有以下有益效果：本发明的单光子雪崩二极管像素结构可以在未被选中曝光和读出时将单光子雪崩二极管阳极与阴极的电压偏置在临界雪崩电压之下而不会发生雪崩效应；本发明的像素阵列结构可以实现单像素结构的曝光，便于研究单像素结构对相邻像素结构的串扰影响。

附图说明

图1显示为现有技术中的单光子雪崩二极管像素结构的电路示意图。

图2显示为本发明实施例一中提供的单光子雪崩二极管像素结构的电路示意图。

图3显示为本发明实施例一中提供的单光子雪崩二极管像素结构的像素时序图。

图4显示为本发明实施例二中提供的像素阵列结构的电路示意图。

图5显示为本发明实施例二中提供的像素阵列结构逐行曝光及单像素结构曝光的像素时序图；其中(a)为逐行曝光的像素时序图，(b)为单像素结构曝光的像素时序图。

元件标号说明

1 单光子雪崩二极管像素结构

11 单光子雪崩二极管

12 下拉管单元

13 淬火单元

14 输出单元

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图2至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

请参阅图2，本发明提供一种单光子雪崩二极管像素结构1，所述单光子雪崩二极管像素结构1包括：单光子雪崩二极管11，所述单光子雪崩二极管11包括阳极及阴极，图2中以A表示所述单光子雪崩二极管11的阳极，以K表示所述单光子雪崩二极管11的阴极；所述单光子雪崩二极管11的阴极与一偏置电压源(未示出)相连接，所述偏置电压源的偏置电压为VB+VE，其中，VB为所述单光子雪崩二极管11的临界雪崩电压，VE小于供电电源的电源电压VDD；第一上拉管T1，所述第一上拉管T1与供电电源(所述供电电源未示出，图2中以供电电源的电源电压VDD作为示意)、复位信号Rest及所述单光子雪崩二极管11的阳极相连接，适于在所述复位信号Rest为低电平时导通，使得所述单光子雪崩二极管11阳极与阴极的偏置电压低于临界雪崩电压，从而不发生雪崩效应，以将所述单光子雪崩二极管11复位；下拉管单元12，所述下拉管单元12与所述第一上拉管T1及所述单光子雪崩二极管11的阳极相连接，适于在导通时将所述单光子雪崩二极管11的阳极下拉到与GND一致的电位，使得所述单光子雪崩二极管11阳极与阴极的偏置电压高于临界雪崩电压，从而发生雪崩效应；淬火单元13，所述淬火单元13与所述供电电源、所述下拉管单元12及所述单光子雪崩二极管11的阳极相连接，适于在所述单光子雪崩二极管11发生雪崩效应后对所述单光子雪崩二极管11进行淬火，使得所述单光子雪崩二极管阳极11的电压偏置在所述供电电源的电源电压VDD上；输出单元14，所述输出单元14与所述淬火单元13相连接，适于读取并输出所述单光子雪崩二极管11发生雪崩效应所产生的脉冲信号。

作为示例，所述第一上拉管T1为PMOS管，所述第一上拉管T1的源极与所述供电电源相连接，所述第一上拉管T1的栅极与所述复位信号Rest相连接，所述第一上拉管T1的漏极与所述单光子雪崩二极管11的阳极相连接。当所述复位信号Rest为低电平时，所述第一上拉管T1导通，所述单光子雪崩二极管11的阳极的电压为VDD，又所述单光子雪崩二极管11的阴极的电压为VB+VE，此时，所述单光子雪崩二极管11两端的电压差(即阴极与阳极的电压差)为VB+VE-VDD＜VB，所述单光子雪崩二极管11两端的电压差小于临界雪崩电压，从而不发生雪崩效应，实现所述单光子雪崩二极管11的复位。当所述Rest为高电平时，所述第一上拉管T1关断，不起作用。

作为示例，所述下拉管单元包括第一下拉管组及第二下拉管组；所述第一下拉管组包括第一下拉管T2及第二下拉管T3，所述第一下拉管T2及所述第二下拉管T3均为NMOS管；所述第一下拉管T2的漏极与所述单光子雪崩二极管11的阳极相连接，所述第一下拉管T2的源极与所述第二下拉管T3的漏极相连接，所述第二下拉管T3的源极接地；所述第二下拉管组包括第三下拉管T4及第四下拉管T5，所述第三下拉管T4及所述第四下拉管T5均为NMOS管；所述第三下拉管T4的漏极与所述单光子雪崩二极管11的阳极相连接，所述第三下拉管T4的源极与所述第四下拉管T5的漏极相连接，所述第四下拉管T5的源极接地。所述第一下拉管组与所述第二下拉管组可以分别实现将所述单光子雪崩二极管11的阳极下拉到与GND一致的电位，即当所述第一下拉管T2与所述第二下拉管T3导通时或所述第三下拉管T4与所述第四下拉管T5导通时，所述单光子雪崩二极管11的阳极电压被拉至与GND(地电压)一致的电压值，亦即所述单光子雪崩二极管11的阳极会被拉至低电平，此时，所述单光子雪崩二极管11的阳极与阴极的电压差为VB+VE-0＞VB，所述单光子雪崩二极管11两端的电压差大于临界雪崩电压，从而发生雪崩效应，检测入射的光子(Photon)的信号。

作为示例，所述第一下拉管T2的栅极及所述第三下拉管T4的栅极均与行选控制信号Row相连接，当多个所述单光子雪崩二极管像素结构11组成多行多列的阵列时，所述行选控制信号Row适于选择需要曝光的整行所述单光子雪崩二极管像素结构11；所述第二下拉管T3的栅极与列选控制信号Column相连接，当多个所述单光子雪崩二极管像素结构11组成多行多列的阵列时，所述列选控制信号Column适于选择需要曝光的整列所述单光子雪崩二极管像素结构11；所述第四下拉管T5的栅极与单选控制信号Single相连接，所述单选控制信号Single为高电平时，所述第四下拉管T5导通，配合所述行选控制信号Row实现行曝光模式，即当所述单选控制信号Single与所述行选控制信号Row均为高电平时，所述单光子雪崩二极管11的阳极的电压会被拉至与GND一致的电压值，即可实现行曝光模式；若所述单选控制信号Single为低电平时，只有在所述行选控制信号Row与所述列选控制信号Column共同作用下(即所述行选控制信号Row与所述列选控制信号Column均为高电平)选择的像素结构可以发生雪崩效应，从而实现单像素曝光模式。

作为示例，所述淬火单元13包括：有源电阻晶体管T6、开关晶体管T7、反相器I1及淬火晶体管T8；所述有源电阻晶体管T6与下拉管单元12及所述单光子雪崩二极管11的阳极相连接；所述开关晶体管T7与所述有源电阻晶体管T6相连接；所述反相器I1的输入端与所述单光子雪崩二极管11的阳极及所述有源电阻晶体管T6相连接，所述反相器I1的输出端与所述开关晶体管T7相连接；所述淬火晶体管T8与所述供电电源、所述单光子雪崩二极管11的阳极、所述有源电阻晶体管T6及所述反相器I1的输出端相连接；当所述下拉管单元12导通时，所述开关晶体管T7导通，所述开关晶体管T7、所述有源电阻晶体管T6及所述反相器I1共同作用将所述单光子雪崩二极管11阳极的电压保持在GND电压值；当所述单光子雪崩二极管11发生雪崩效应时，雪崩电流作用于所述有源电阻晶体管T6产生电压降，所述反相器I1与所述淬火晶体管T8共同作用对所述单光子雪崩二极管11进行淬火。

作为示例，所述有源电阻晶体管T6为NMOS管，所述有源电阻晶体管T6的漏极与所述单光子雪崩二极管11的阳极及所述下拉管单元12相连接，具体的，所述有源电阻晶体管T6的漏极与所述第一下拉管T2的漏极相连接，所述有源电阻晶体管T6的栅极与所述单光子雪崩二极管11的阳极及所述反相器I1的输入端相连接，所述有源电阻晶体管T6的源极与所述开关晶体管T7相连接。

作为示例，所述开关晶体管T7为NMOS管，所述开关晶体管T7的漏极与所述有源电阻晶体管T6相连接，具体的，所述开关晶体管T7的漏极与所述有源电阻晶体管T6的源极相连接，所述开关晶体管T7的源极接地，所述开关晶体管T7的栅极与所述反相器I1的输出端、所述淬火晶体管T8及所述输出单元14相连接。

作为示例，所述淬火晶体管T8为PMOS管，所述淬火晶体管T8的源极与所述供电电源相连接，所述淬火晶体管T8的栅极与所述反相器I1的输出端、所述开关晶体管T7及所述输出单元14相连接，具体的，所述淬火晶体管T8的栅极与所述反相器I1的输出端、所述开关晶体管T7的栅极及所述输出单元14相连接，所述淬火晶体管T8的漏极与所述单光子雪崩二极管11的阳极相连接。

具体的，当所述下拉管单元12导通时，在所述下拉管单元12的作用下，所述单光子雪崩二极管11的阳极电压偏置在GND电压上，即所述单光子雪崩二极管11阳极处于低电平，此时，所述反相器I1的输入为低电平，输出为高电平，此时，所述开关晶体管T7开启，使得所述有源电阻晶体管T6的源极处于低电平，从而使得所述有源电阻晶体管T6两端压降为0，即保持所述单光子雪崩二极管11的阳极处于低电压状态。当所述单光子雪崩二极管11发生雪崩效应时，雪崩电流作用于所述有源电阻晶体管T6上，并在所述有源电阻晶体管T6上产生一个较大的电压降，所述反相器I1的输入为高电平，输出为低电平，此时，所述淬火晶体管T8开启，使得所述单光子雪崩二极管11的阳极通过所述淬火晶体管T8与所述供电电源相连接，使得所述单光子雪崩二极管11的阳极稳定地偏置在电源电压VDD上。

作为示例，所述输出单元14包括第二上拉管T9、第五下拉管T11及输出开关管T10；所述第二上拉管T9为PMOS管，所述第二上拉管T9的源极与所述供电电源相连接，所述第二上拉管T9的栅极与所述淬火晶体管T8的栅极、所述反相器I1的输出端及所述开关晶体管T7的栅极相连接；所述第五下拉管T11为NMOS管，所述第五下拉管T11的源极接地，所述第五下拉管T11的栅极与所述淬火晶体管T8的栅极、所述反相器I1的输出端、所述开关晶体管T7的栅极及所述第二上拉管T9的栅极相连接；所述输出开关管T10为PMOS管，所述输出开关管T10的源极与所述第二上拉管T9的漏极相连接，所述输出开关管T10的漏极与所述第五下拉管T11的漏极相连接作为所述输出单元14的输出端，所述输出开关管T10的栅极与行共享信号Rout相连接，适于在曝光前后一段预定时间内保持导通，以配合所述第二上拉管T9及所述第五下拉管T11读取所述单光子雪崩二极管11发生雪崩效应所产生的脉冲信号。

单个所述单光子雪崩二极管像素结构的时序配置和仿真结果如图3所示，由图3可知，通过所述时序配置和仿真结果可以实现各个晶体管的功能特性。其中，图3中，Photon为仿真设定的光子到达时刻，A信号为单光子雪崩二极管的阳极所在节点电压信号，out信号即为输出节点的仿真结构。

本发明的单光子雪崩二极管像素结构可以在未被选中曝光和读出时将单光子雪崩二极管阳极与阴极的电压偏置在临界雪崩电压之下而不会发生雪崩效应。

实施例二

请参阅图4，本发明还提供一种像素阵列结构，所述像素阵列结构包括：多个如上述任一方案中所述的单光子雪崩二极管像素结构1，所述单光子雪崩二极管像素结构1呈阵列分布；所述单光子雪崩二极管像素结构1均与行选控制信号Row、列选控制信号Column、行共享信号Rout、复位信号Rest及单选控制信号Single相连接；所有所述单光子雪崩二极管像素结构1中的所述单光子雪崩二极管11的阴极统一接到电压值为VE+VB的电压上，所有单光子雪崩二极管像素结构1共用电源电压VDD及接地电压GND。

作为示例，图4中以所述像素阵列结构包括N行M列所述单光子雪崩二极管像素结构1作为示例，其中，M与N均为大于或等于1的整数。

当所述像素阵列结构需要进行逐行曝光时，所述复位信号Rest为高电平，所述单选控制信号Single为高电平，各列的所述列选控制信号Column均处于低电平，此时，各行所述行选控制信号Row对所述像素阵列结构中的所述单光子雪崩二极管像素结构进行逐行的曝光，所述行共享控制信号Rout则使输出out端读取各行雪崩脉冲信号。

当所述像素阵列结构需要进行单像素曝光时，所述复位信号Rest为高电平，单选控制信号Single为低电平，各列的所述列选控制信号Column为高电平，配合相应的各行的行选控制信号Row可以选择对应行列的某一个所述单光子雪崩二极管像素结构进行曝光，所述行共享控制信号Rout则使输出out端输出相应的雪崩脉冲信号，此时，其他的所述单光子雪崩二极管像素结构没有输出雪崩脉冲信号生成，从而实现但像素曝光。本发明的像素阵列结构可以实现单像素结构的曝光，便于研究单像素结构对相邻像素结构的串扰影响。

综上所述，本发明提供一种单光子雪崩二极管像素结构及像素阵列结构，所述单光子雪崩二极管像素结构包括：单光子雪崩二极管，包括阳极及阴极；所述单光子雪崩二极管的阴极与一偏置电压源相连接，所述偏置电压源的偏置电压为VB+VE，其中，VB为所述单光子雪崩二极管的临界雪崩电压，VE小于供电电源的电源电压；第一上拉管，与供电电源、复位信号及所述单光子雪崩二极管的阳极相连接，适于在所述复位信号为低电平时导通，使得所述单光子雪崩二极管阳极与阴极的偏置电压低于临界雪崩电压，从而不发生雪崩效应，以将所述单光子雪崩二极管复位；下拉管单元，与所述第一上拉管及所述单光子雪崩二极管的阳极相连接，适于在导通时将所述单光子雪崩二极管的阳极下拉到与GND一致的电位，使得所述单光子雪崩二极管阳极与阴极的偏置电压高于临界雪崩电压，从而发生雪崩效应；淬火单元，与所述供电电源、所述下拉管单元及所述单光子雪崩二极管的阳极相连接，适于在所述单光子雪崩二极管发生雪崩效应后对所述单光子雪崩二极管进行淬火，使得所述单光子雪崩二极管阳极的电压偏置在所述供电电源的电源电压上；输出单元，与所述淬火单元相连接，适于读取并输出所述单光子雪崩二极管发生雪崩效应所产生的脉冲信号。本发明的单光子雪崩二极管像素结构可以在未被选中曝光和读出时将单光子雪崩二极管阳极与阴极的电压偏置在临界雪崩电压之下而不会发生雪崩效应；本发明的像素阵列结构可以实现单像素结构的曝光，便于研究单像素结构对相邻像素结构的串扰影响。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。