晶片封装体及其制造方法与流程

本发明是有关一种晶片封装体及其制造方法。

背景技术：

随着电子或光电产品诸如数字相机、具有影像拍摄功能的手机、条码扫瞄器(bar code reader)以及监视器需求的增加，半导体技术发展的相当快速，且半导体晶片的尺寸有微缩化(miniaturization)的趋势，而其功能也变得更为复杂。

大多数的半导体晶片通常为了效能上的需求而置放于一封装体内，其有助于操作上的稳定性。然而，现有的晶片封装体仍有漏光及散热不佳等问题有待解决。因此，目前亟需一种新颖的晶片封装体，以期能够解决上述问题。

技术实现要素：

本发明提供一种晶片封装体，其包含基底、导电层及多个散热连结。基底包含光感测区，导电层包含遮光浮置导电层，而遮光浮置导电层大致对准光感测区，以避免漏光。散热连结设置于基底的下表面，以帮助散热。因此，本发明的晶片封装体可解决现有技术中所述的漏光及散热不佳等问题。

本发明提供的晶片封装体包含基底、导电层及多个散热连结。基底包含光感测区，且具有相对设置的上表面及下表面。导电层设置于基底的下表面，且包含大致对准光感测区的遮光浮置导电层。多个散热连结设置于基底的下表面的下方。

根据本发明一实施例，晶片封装体还包含收光结构，收光结构设置于基底的光感测区的上表面。

根据本发明一实施例，散热连结为浮置，并设置于遮光浮置导电层的下方。

根据本发明一实施例，散热连结接触遮光浮置导电层。

根据本发明一实施例，晶片封装体还包含绝缘层，绝缘层夹设于基底与导电层之间。

根据本发明一实施例，导电层还包含重布线层，重布线层与遮光浮置导电层彼此分离。

根据本发明一实施例，晶片封装体还包含多个导电连结，多个导电连结设置于重布线层的下方，并电性连接重布线层。

根据本发明一实施例，各散热连结的顶面的高度与各导电连结的顶面的高度大致相同。

根据本发明一实施例，散热连结为焊球。

根据本发明一实施例，散热连结排列成焊球阵列。

本发明另提供一种晶片封装体的制造方法，包括：提供晶圆，其包含基底及至少一导电垫区，基底包含多个光感测区，且具有相对设置的上表面及下表面，导电垫区设置于基底的上表面且位于光感测区之外；移除基底的一部分以形成穿孔露出导电垫区；形成于基底的下表面的下方绝缘层，绝缘层覆盖穿孔的侧壁；于绝缘层下方形成彼此分离的多个遮光浮置导电层及重布线层，遮光浮置导电层分别大致对准收光结构，重布线层电性连接导电垫区；以及于遮光浮置导电层、重布线层或其组合的下方形成多个散热连结。

根据本发明一实施例，散热连结为浮置，并形成于遮光浮置导电层的下方。

根据本发明一实施例，晶片封装体的制造方法还包含于重布线层的下方形成导电连结，导电连结电性连接重布线层。

根据本发明一实施例，于同一制程步骤中形成散热连结及形成导电连 结。

根据本发明一实施例，晶片封装体的制造方法还包含于形成遮光浮置导电层及重布线层之后，形成覆盖遮光浮置导电层、重布线层或其组合的保护层。

根据本发明一实施例，晶片封装体的制造方法还包含沿着切割道切割晶圆，以形成多个晶片封装体。

根据本发明一实施例，晶片封装体的制造方法还包含于提供晶圆之后，对基底的下表面进行薄化制程。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的详细说明如下：

图1绘示根据本发明一实施例的一种晶片封装体的剖面示意图；

图2绘示根据本发明一实施例的一种晶片封装体的基底的下表面的俯视示意图；以及

图3A-3F是绘示依照本发明一实施例的一种晶片封装体的制造方法的各制程阶段的剖面示意图。

其中，附图中符号的简单说明如下：

10：晶片封装体

100：晶圆

110：基底

110a：上表面

110b：下表面

110c：穿孔

120：导电层

122：遮光浮置导电层

124：重布线层

130：散热连结

140：导电连结

150：收光结构

160：导电垫区

170：绝缘层

180：保护层

210：透明基板

220：间隔层

300：切割道

d1、d2：间距

h1、h2：高度

LSR：光感测区。

具体实施方式

以下将以图式揭露本发明的多个实施例，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施例中，这些实务上的细节是非必要的。此外，为简化图式起见，一些已知惯用的结构与元件在图式中将以简单示意的方式绘示。

为了解决现有技术所述的问题，本发明提供一种晶片封装体，其包含基底、导电层及多个散热连结。基底包含光感测区，导电层包含遮光浮置导电层，而遮光浮置导电层大致对准光感测区，以避免漏光。散热连结设置于基底的下表面，以帮助散热。因此，本发明的晶片封装体可解决现有技术中所 述的漏光及散热不佳等问题。以下将详细说明晶片封装体的数种实施例。

本发明的晶片封装体可应用于各种包含有源元件、无源元件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(optoelectronic devices)、微机电系统(micro Electro Mechanical System,MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(physical sensor)。特别是可选择使用晶圆级的封装(wafer scale package,WSP)制程对影像感测元件、发光二极管(light-emitting diodes,LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wave devices)、压力感测器(process sensors)或喷墨头(ink printer heads)等半导体晶片进行封装。上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的晶片封装体。然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。

图1绘示根据本发明一实施例的一种晶片封装体10的剖面示意图。请参阅图1，晶片封装体10包含基底110、导电层120及多个散热连结130。在本实施例中，晶片封装体10为影像感测元件封装体(image sensor package)，但不限于此。

基底110可例如为硅基底或其他半导体基底，如硅、锗或III-V族元素基底。基底110具有一上表面110a及一下表面110b相对设置，以及一导电垫区160位于上表面110a下。导电垫区160的材质可为铝、铜、金、其他合适的金属材料或其组合。在本发明的部分实施例中，基底110包含半导体元件、内层介电层(ILD)、内金属介电层(IMD)、钝化层(passivation layer)与内连金属结构。值得注意的是，导电垫区160为基底110中的内连金属结构，其具有多 个平行排列的金属层与连接此些金属层的连通柱(via)。内金属介电层位于此些金属层之间，而连通柱通过内金属介电层以电性连接相邻的金属层。其中半导体元件可例如为有源元件、无源元件、数字电路或模拟电路等集成电路的电子元件。

基底110包含光感测区LSR。在一实施例中，晶片封装体10还包含收光结构150设置于基底110的光感测区LSR的上表面110a的上方，以利影像感测元件接收光线。导电垫区160电性连接至光感测区LSR，此处为简化图式及说明，以每一光感测区LSR对应两个导电垫区160来表示。在一实施例中，收光结构150包含微透镜阵列(micro lens array)。

基底110具有一穿孔110c自下表面110b朝上表面110a延伸，并暴露导电垫区160。导电层120设置于基底110的下表面110b，且导电层120具有一遮光浮置导电层122与一重布线层124。在一实施例中，导电层120的材质包括铜、铝、金、铂、镍、其他合适的金属材料或其组合。值得注意的是，遮光浮置导电层122大致对准光感测区LSR，以避免漏光情形发生。在本文所指的“大致对准”，是指遮光浮置导电层122对基底110的垂直投影与光感测区LSR对基底110的垂直投影重叠。在一实施例中，遮光浮置导电层122大致对准收光结构150，换言之，遮光浮置导电层122对基底110的垂直投影与收光结构150对基底110的垂直投影重叠。如此一来，遮光浮置导电层122可有效遮蔽光线，防止漏光情形发生。当然，遮光浮置导电层122与收光结构150的面积及对应位置可再作适当的微调，以有效防止漏光，因此本发明并不限于图1所例示者。

多个散热连结130设置于基底110的下表面110b的下方。在一实施例中，散热连结130为浮置，并设置于遮光浮置导电层122的下方。在一实施例中，散热连结130接触遮光浮置导电层122，以有效将晶片运作时所产生的热能通过遮光浮置导电层122及散热连结130传导至外界。在一实施例中，散热连结 130为焊球、导电凸块或其他合适的散热连结结构。散热连结130可以为任何一种形状，如圆形、椭圆形、方形、长方形或其他合适的形状。

在一实施例中，导电层120的重布线层124与遮光浮置导电层122彼此分离。换言之，重布线层124与遮光浮置导电层122属于同一层别，但两者间无电性连接。此外，重布线层124还延伸至穿孔110c并接触导电垫区160，以电性连接导电垫区160，构成基底通孔电极(TSV)结构。

在一实施例中，晶片封装体10还包含多个导电连结140设置于重布线层124的下方，并电性连接重布线层124。值得注意的是，导电连结140与穿孔110c在垂直投影方向无重叠。导电连结140可电性连接至其他元件，以进行信号输入或输出。在一实施例中，各散热连结130的顶面的高度h1与各导电连结140的顶面的高度h2大致相同。也就是说，散热连结130及导电连结140的高度一致，其有助于提升影像表现的效果。此外，散热连结130可帮助支撑晶片。在一实施例中，散热连结130及导电连结140皆为焊球。

在一实施例中，晶片封装体10还包含绝缘层170位于下表面110b下，并夹设于导电层120与基底110之间，且绝缘层170还延伸至穿孔110c中覆盖穿孔110c的侧壁绝缘层170用以隔离基底110与导电层120，其材质可例如为环氧树脂、防焊材料或其他适合的绝缘材料，如氧化硅、氮化硅、氮氧化硅、金属氧化物或其组合。

在一实施例中，晶片封装体10还包含保护层180设置于导电层120的下方，并覆盖导电层120。在一实施例中，保护层180具有多个开口(未标示)，散热连结130及导电连结140位于保护层180的开口中。

在一实施例中，晶片封装体10还包含一透明基板210设置于基底110的上表面110a的上方，其用以作为晶片级封装的承载结构。透明基板210的材质可例如为玻璃、石英(quartz)、蛋白石(opal)、塑胶或其他合适的透明材质。此外，晶片封装体10可还包含一间隔层220夹设于基底110的上表面110a与透 明基板210之间，以定义多个空腔(未标示)，其可用以容置各种元件。在一实施例中，空腔用以容置收光结构150。

图2绘示根据本发明一实施例的一种晶片封装体的基底110的下表面110b的俯视示意图。在本实施例中，散热连结130位于遮光浮置导电层122上。散热连结130为焊球，其排列成一焊球阵列。导电连结140亦为焊球，且排列成另一焊球阵列。在本实施例中，散热连结130的焊球阵列中的两相邻焊球的间距d1与导电连结140的焊球阵列中的两相邻焊球的间距d2大致相同。当然，在其他实施例中，散热连结130及导电连结140的种类、排列(如无规则排列或有规则排列，有规则排列可例如为直线排列或交错排列)、尺寸和间距等关亦可作适当的调整，以符合实际应用需求，因此本发明并不限于图2所例示者。

图3A-3F是绘示依照本发明一实施例的一种晶片封装体的制造方法的各制程阶段的剖面示意图。如图3A所示，提供一晶圆100，其包含一基底110及至少一导电垫区160。晶圆100上具有多个晶片区，在后续制程后会切割此些晶片区以形成多个图1所示的晶片封装体10。在本发明的部分实施例中，基底110包含半导体元件、内层介电层(ILD)、内金属介电层(IMD)、钝化层(passivation layer)与内连金属结构。为了简化图式，此处仅一平整基底表示。值得注意的是，导电垫区160为基底110中的内连金属结构，其具有多个平行排列的金属层与连接此些金属层的连通柱(via)。内金属介电层位于此些金属层之间，而连通柱通过内金属介电层以电性连接相邻的金属层。

基底110可例如为硅基底或其他半导体基底，如硅、锗或III-V族元素基底。基底110具有一上表面110a及一下表面110b相对设置此外，基底110包含多个光感测区LSR，导电垫区160则设置于基底110的上表面110a下并位于光感测区LSR之外，其中导电垫160的材质可为铝、铜、金、其他合适的金属材料或其组合。在一实施例中，晶圆100还包含多个收光结构150设置于基底 110的光感测区LSR的上表面110a的上方，以利影像感测元件接收光线。在一实施例中，收光结构150包含微透镜阵列。

此外，晶圆100的上方设置一透明基板210与间隔层220。透明基板210可用以作为晶片级封装的承载结构。透明基板210的材质可例如为玻璃、石英(quartz)、蛋白石(opal)、塑胶或其他合适的透明材质。间隔层220夹设于基底110的上表面110a与透明基板210之间，以定义多个空腔(未标示)，其可用以容置各种元件。在一实施例中，空腔用以容置收光结构150。

在一实施例中，如图3B所示，于提供晶圆100之后，对基底110的下表面110b进行一薄化制程，使基底110达到所需的厚度。薄化制程一般可包括蚀刻、铣削(milling)、磨削(grinding)或研磨(polishing)。

随后，如图3C所示，移除基底110的一部分，以形成一穿孔110c，穿孔110c露出导电垫区160。在一实施例中，蚀刻基底110的下表面110b，以形成自下表面110b朝上表面110a延伸的穿孔110c。穿孔110c可为倾斜开口或垂直开口。穿孔110c的俯视形状可为任何形状，如圆形、椭圆性、正方形、长方形或其他合适的形状。可利用微影蚀刻制程形成穿孔110c，但不限于此。蚀刻可例如为干式蚀刻或湿式蚀刻。

如图3D所示，形成绝缘层170于基底110的下表面110b的下方及覆盖穿孔110c的侧壁。绝缘层170用以隔离基底110与后续形成的导电层，其材质可例如为环氧树脂、防焊材料或其他适合的绝缘材料，如氧化硅、氮化硅、氮氧化硅、金属氧化物或其组合。例如可利用涂布方法或沉积方法形成绝缘层170。涂布方法例如为旋转涂布(spin coating)、喷涂(spray coating)或淋幕涂布(curtain coating)。沉积方法例如为液相沉积、物理气相沉积、化学气相沉积、低压化学气相沉积、等离子增强式化学气相沉积、快速热化学气相沉积或常压化学气相沉积。

如图3E所示，在形成绝缘层170之后，形成多个遮光浮置导电层122及重 布线层124于绝缘层170下方且彼此分离，如图3E所示。遮光浮置导电层122分别大致对准光感测区LSR，以避免漏光情形发生。重布线层124电性连接导电垫区160，以形成基底通孔电极结构。举例而言，可先毯覆式沉积一导电材料层(未绘示)覆盖绝缘层170，然后进行微影蚀刻制程，以图案化导电材料层并形成多个遮光浮置导电层122及重布线层124于绝缘层170下方，且遮光浮置导电层122与重布线层124分离。当然，遮光浮置导电层122及重布线层124亦可利用其他方法制造，例如网版印刷方法、喷墨方法或激光剥除方法。

如图3F所示，在形成遮光浮置导电层122及重布线层124之后，形成保护层180覆盖遮光浮置导电层122、重布线层124或遮光浮置导电层122与重布线层124。接着，移除部分的保护层180以形成多个开口(未标示)曓露出遮光浮置导电层122的多个部分及重布线层124的多个部分，开口用以容置后续形成的散热连结及导电连结。保护层180的材质可包括但不限于防焊材料，例如：环氧树脂。且部分的保护层180会流入穿孔110c中，但不填满穿孔110c。

请继续参阅图3F，在形成保护层180之后，形成多个散热连结130于遮光浮置导电层122的下方。如前所述，保护层180具有多个开口暴露遮光浮置导电层122及重布线层124，而散热连结130形成于开口中以接触遮光浮置导电层122。其中，散热连结130可例如为焊球、导电凸块或其他合适的散热连结结构。散热连结130可以为任何一种形状，如圆形、椭圆形、方形、长方形或其他合适的形状。在一实施例中，散热连结130为浮置，并形成于遮光浮置导电层122的下方。因此，晶片运作时产生的热能可藉由遮光浮置导电层122以及散热连结130而传导至外界。

请继续参阅图3F，形成导电连结140于重布线层124的下方，导电连结140形成于开口中并接触重布线层124，以电性连接至重布线层124。在一实施例中，形成散热连结130及形成导电连结140于同一制程步骤中进行。导电连结 140可电性连接至其他元件，以进行信号输入或输出。在一实施例中，散热连结130及导电连结140皆为焊球。

在形成散热连结130及导电连结之后，还沿着切割道300切割晶圆100，以分离晶圆100中的多个晶片区，如图1所示。然后，继续沿着切割道300再切割间隔层220及透明基板210，而可形成两个独立的晶片封装体10。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。