一种图像传感器结构及其制作方法与流程

本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种低串扰的图像传感器结构及其制作方法。

背景技术：

图像传感器是把光学图像信息转化成电信号的器件。传统的固态图像传感器可包括CCD(电荷耦合装置)图像传感器和CMOS(互补金属氧化物半导体)图像传感器两大类。

CMOS图像传感器由于在像素阵列中采用了有源像素传感器，且采用CMOS集成电路工艺制程，可将像素阵列光敏结构和其他CMOS模拟、数字电路集成到同一块芯片上。高度集成不但可减少整机芯片数量，降低整机功耗和封装成本，而且芯片内部直接信号连接还有利于信号传输的质量和速度，从而提高图像转换的质量。因此，CMOS图像传感器已成为目前市场上的主流技术。

然而，传统的CMOS图像技术仍具有一定的局限性。在CMOS图像传感器结构中，紧邻于电路的光敏元件通常是注入硅衬底的pn结。由于堆叠于衬底表面上的CMOS电路所需要的金属层数量增加，pn结被放置在深阱的底部，为避免光串扰，必须使用昂贵又复杂的光学部件。另一方面，相邻像素pn结之间缺乏很好的电隔离措施，光生载流子可能会穿过衬底到达邻近像素，造成像素间的串扰。

为克服上述问题，现有技术中提出了一种在衬底读出电路之上制作光敏层的像素结构。请参阅图1，图1是现有的一种光敏层制作在衬底读出电路之上的图像传感器结构示意图。如图1所示，该图像传感器自下而上包括制作有晶体管和电容11的硅基衬底10，制作有通孔12、金属互连线13的金属间介质层14，位于金属间介质层14上的接触下电极15、光敏薄膜16以及透明导电上电极17。

在图1的图像传感器结构中，晶体管和电容11采用标准CMOS工艺制作在硅基衬底10上，完成像素电路重置、曝光、读取等操作并存储采集到的光生电荷；通过通孔12和金属互连线13完成像素阵列间及与外围控制电路的连接，同时将接触下电极15与重置管和(或)存储电容相连，便于光生电荷的采集与存储；接触下电极15要选择具有合适功函数的金属(例如TiN)，使其与光敏薄膜16具有良好的欧姆接触；光敏薄膜16可由多种材料构成，例如有机薄膜和量子点薄膜，采用旋涂(spin coating)或喷涂(spray coating)的方式成膜；透明导电上电极17位于光敏薄膜之上，其材料包括但不限于氧化铟锡(ITO)、氟化氧化锡(FTO)等。在透明导电上电极17上通常还可进一步制作钝化层、滤镜、微透镜等结构。

上述图像传感器工作时，首先由硅基电路进行重置操作，此时接触下电极将被重置为高电位，同时与之连接的晶体管和电容将被充电；之后是曝光操作，由于上电极17接地，光敏薄膜16受到光照激发出电子空穴对，受到电场作用，空穴将向透明导电上电极17运动，电子汇聚于下电极15，从而改变与之相连的晶体管与电容电荷量；之后的读出操作将电荷量转化为电压值传输到外围电路。

在上述的图像传感器结构中，光敏薄膜光敏层位于读出电路的最上方，不会受互连导线的影响，可具有100％的填充系数；同时，光敏层很薄，可以抑制部分光生载流子的横向扩散。但是，由于光敏材料的特殊性，在此结构中，光敏层往往是一层连续的薄膜，像素之间没有明显界限，因而像素间串扰也不可能降到很低的水平。如图2所示，各个接触下电极15之间形成具有一定间距的阵列式布局，并在垂直方向上与一个个像素相对应。可以看出，由于相邻像素之间(即图示的接触下电极之间)没有电隔离结构，使得其上呈连续状态的光敏薄膜也缺少明确的物理边界。介于两像素之间的光生电子将可能流向任意一边电极，而远离下电极的光生载流子还可能会流向相邻像素的电极，从而不能明确像素的边界，造成像素之间的串扰。

技术实现要素：

本发明的目的在于克服现有技术存在的上述缺陷，提供一种图像传感器结构及其制作方法，以解决现有CMOS图像传感器填充系数低、串扰大的问题。

为实现上述目的，本发明的技术方案如下：

一种图像传感器结构，自下而上包括：

半导体衬底，其制作有晶体管和电容；

设于所述半导体衬底上的金属间介质层，其制作有通孔和金属互连线；

依次设于所述金属间介质层上的接触下电极、光敏薄膜，其按分割的水平阵列式叠设分布，并与相应的像素对应；

填充于所述接触下电极、光敏薄膜所形成的间隔中的介质薄膜；

设于所述光敏薄膜、介质薄膜上的透明导电上电极。

优选地，所述接触下电极、通孔金属的制作材料包括：高功函数的金、钨、铜、氧化铟锡、氟化氧化锡或氮化钛，或者低功函数的铝、镁或氮化钽，或者为了调节特定功函数而包含全部或部分上述元素的化合物；所述透明导电上电极的制作材料包括氧化铟锡、氟化氧化锡或掺铝氧化锌。

优选地，所述介质薄膜材料包括：二氧化硅、氧化铝、氮化硅、氧化锆或氧化铪。

优选地，所述光敏薄膜为有机薄膜或量子点薄膜。

优选地，在所述透明导电上电极上还设有钝化层、滤光片以及微透镜。

一种上述的图像传感器结构的制作方法，包括以下步骤：

步骤S01：提供一半导体衬底，在所述半导体衬底中制作晶体管和电容；

步骤S02：在所述半导体衬底上形成金属间介质层，并在所述金属间介质层中制作通孔和金属互连线；

步骤S03：在所述金属间介质层上形成牺牲层，并在像素之间形成网格状的牺牲层图案；

步骤S04：依次沉积接触下电极、光敏薄膜，并平坦化；

步骤S05：去除牺牲层材料，形成分割的接触下电极和光敏薄膜图案；

步骤S06：沉积介质薄膜，将接触下电极和光敏薄膜图案之间的沟槽填满，并平坦化；

步骤S07：在光敏薄膜上形成透明导电上电极。

优选地，所述接触下电极、通孔金属的制作材料包括：高功函数的金、钨、铜、氧化铟锡、氟化氧化锡或氮化钛，或者低功函数的铝、镁或氮化钽，或者为了调节特定功函数而包含全部或部分上述元素的化合物；所述透明导电上电极的制作材料包括氧化铟锡、氟化氧化锡或掺铝氧化锌；所述接触下电极、透明导电上电极的厚度分别为50-500nm。

优选地，所述介质薄膜材料包括：二氧化硅、氧化铝、氮化硅、氧化锆或氧化铪，厚度为100nm-2μm。

优选地，所述光敏薄膜为采用CdS、CdSe、PdS、CuInS或InP材料制作的量子点薄膜，其量子点尺寸为2-10nm，薄膜中量子点之间的距离小于0.5nm。

优选地，还包括步骤S08：在透明导电上电极上形成钝化层、滤光片以及微透镜。

从上述技术方案可以看出，本发明通过在CMOS图像传感器结构中金属间介质层上的像素阵列之间设置网格状介质薄膜，将其网格沟槽中叠设的接触下电极、光敏薄膜分割为与像素对应的水平阵列，形成电场隔离，使得各分割的光敏薄膜产生的载流子只能汇聚到其下对应的接触下电极上而不会到达周围像素，从而限制了光生载流子的运动方向，达到减小像素间串扰的目的。

附图说明

图1是现有的一种光敏层制作在衬底读出电路之上的图像传感器结构示意图；

图2是图1中接触下电极的平面布局示意图；

图3是本发明一较佳实施例的一种图像传感器结构示意图；

图4-图12是本发明一较佳实施例的一种图像传感器结构的制作方法工艺步骤示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

在以下本发明的具体实施方式中，请参阅图3，图3是本发明一较佳实施例的一种图像传感器结构示意图。如图3所示，本发明的一种图像传感器结构，自下而上可包括：半导体衬底20、金属间介质层24、接触下电极和光敏薄膜层26和27，以及透明导电上电极29。

请参阅图3。在硅基半导体衬底20中设置有采用标准CMOS工艺制作的晶体管和电容21。在半导体衬底20上的金属间介质层24中制作有多层通孔22和金属互连线23，并通过金属间介质层24进行金属之间的隔离。

请继续参阅图3。在接触下电极和光敏薄膜层26和27制作有叠设的接触下电极26、光敏薄膜27。该叠设的接触下电极和光敏薄膜形成分割的水平阵列，并与相应的像素阵列对应，即每个像素单元的光敏薄膜27、接触下电极26、通孔22和金属互连线23以及晶体管和电容21上下对应，形成如图2所示的分割的水平阵列。在分割的所述接触下电极、光敏薄膜所形成的间隔(沟槽)中填充有介质薄膜28，从而使得介质薄膜28在所述接触下电极26、光敏薄膜27所形成的间隔之间构成网格状的介质薄膜图案。该网格状的介质薄膜位于像素单元之间，并使得叠设的接触下电极和光敏薄膜形成分割的水平阵列。透明导电上电极29为覆盖在所述光敏薄膜27、介质薄膜28上的透明导电薄膜。

其中，上述图像传感器的读出电路单元、模拟信号放大单元、模数转换单元、数字处理单元和控制单元都集成在同一块硅衬底上。晶体管和电容用于完成像素电路重置、曝光、读取等操作，并存储采集到的光生电荷；通过通孔和金属互连线完成像素阵列间及与外围控制电路的连接，同时将接触下电极与重置管和(或)存储电容相连，便于光生电荷的采集与存储。

作为可选的实施方式，接触下电极和通孔金属可选择具有合适功函数的金属材料制备，使之与其接触的光敏薄膜具有良好的欧姆接触。这些适用接触下电极和通孔金属的材料包括但不限于：高功函数的金(Au)、钨(W)、铜(Cu)、氧化铟锡(ITO)、氟化氧化锡(FTO)或氮化钛(TiN)，或者低功函数的铝(Al)、镁(Mg)或氮化钽(TaN)，或者为了调节特定功函数而形成的包含全部或部分上述元素的化合物。透明导电上电极的制作材料可包括但不限于氧化铟锡、氟化氧化锡或掺铝氧化锌(AZO)。

作为可选的实施方式，所述介质薄膜材料可包括：二氧化硅、氧化铝、氮化硅、氧化锆或氧化铪。

所述光敏薄膜可采用有机薄膜或量子点薄膜制备。例如，所述光敏薄膜可采用CdS、CdSe、PdS、CuInS或InP材料制作形成量子点薄膜，其量子点尺寸可为2-10nm，薄膜中量子点之间的距离小于0.5nm。

此外，在透明导电上电极薄膜上还可以依次设置钝化层、滤光片以及微透镜等图像传感器其他附属结构(图略)。

在本发明改进后的上述器件结构中，原来连续的光敏薄膜被分割成了如同彼此独立、并由介质隔离的小岛形态，并对应相应的像素。这样，每个小岛(像素)内光敏层产生的载流子就只能汇聚到之下各自的接触下电极上，而不会到达周围的像素，从而可达到减小串扰的目的。

下面通过具体实施方式，对本发明的一种针对上述图像传感器结构的制作方法进行详细说明。

请参阅图4-图12，图4-图12是本发明一较佳实施例的一种图像传感器结构的制作方法工艺步骤示意图。如图4-图12所示，本发明的一种上述的图像传感器结构的制作方法，可包括以下步骤：

步骤S01：提供一半导体衬底，在所述半导体衬底中制作晶体管和电容。

请参阅图4。首先，在硅基半导体衬底20中，可采用标准CMOS工艺制作形成晶体管和电容21。

步骤S02：在所述半导体衬底上形成金属间介质层，并在所述金属间介质层中制作通孔和金属互连线。

请参阅图5。接着，在所述半导体衬底上沉积一金属间介质层24，然后进行CMOS后道金属互连工艺，可通过光刻、刻蚀、淀积和化学机械抛光等工艺，在所述金属间介质层24中制作形成多层通孔22和金属互连线23。

上述步骤中将图像传感器的读出电路单元、模拟信号放大单元、模数转换单元、数字处理单元和控制单元都集成在同一块硅衬底上。

步骤S03：在所述金属间介质层上形成牺牲层，并在像素之间形成网格状的牺牲层图案。

请参阅图6。随后，可利用光刻胶作为牺牲层材料，通过涂胶，曝光，显影，在所述金属间介质层24上形成光刻胶牺牲层25图案，并使该网格状的牺牲层图案位于像素之间。光刻胶牺牲层厚度可为500nm-5μm。

根据相同的目的，也可以利用其他材料作为牺牲层材料以形成网格状的牺牲层。

步骤S04：依次沉积接触下电极、光敏薄膜，并平坦化。

请参阅图7和图8。接着，可利用溅射技术，在器件表面溅射一层TiN薄膜作为接触下电极材料，形成接触下电极26，其厚度可在50-500nm。随后，顺次旋涂例如PbS量子点溶液，并进行烘烤，形成致密量子点薄膜作为光敏薄膜27。接着，可进行平坦化，将光刻胶25上方的量子点薄膜材料27和接触下电极材料26一并去除，露出光刻胶顶部。

步骤S05：去除牺牲层材料，形成分割的接触下电极和光敏薄膜图案。

请参阅图9。接着，可通过常规手段去除光刻胶牺牲层25，从而形成分割的接触下电极26和光敏薄膜27叠设图案。

步骤S06：沉积介质薄膜，将接触下电极和光敏薄膜图案之间的沟槽填满，并平坦化。

请参阅图10和图11。接着，在器件表面可采用CVD沉积一层介质薄膜材料28，将接触下电极26和光敏薄膜27图案之间的沟槽填满，即将由分割的接触下电极和光敏薄膜小岛之间的空隙全部填满。然后，可通过CMP进行平坦化，去除多余的介质薄膜材料和光敏薄膜材料，达到目标厚度，并暴露出光敏薄膜28，以便于与上电极接触。

步骤S07：在光敏薄膜上形成透明导电上电极。

请参阅图12。之后，在器件表面可通过溅射一层ITO薄膜作为透明导电上电极29，厚度可为50-500nm。

此外，还可继续实施步骤S08：在透明导电上电极薄膜上形成钝化层、滤光片以及微透镜，以完成CMOS图像传感器的其他辅助结构。

本发明的优点在于采用优化的工艺流程解决了光敏材料不容易刻蚀的问题，从而可将原有连续的光敏薄膜分割成彼此隔离的小岛，以降低像素串扰，且接触下电极与光敏薄膜的界面质量更好。同时，通过控制沉积介质薄膜层的厚度，并配合CMP步骤，可以精确控制光敏薄膜的厚度和均匀性，降低图像的固定图案噪声。

综上所述，本发明通过在CMOS图像传感器结构中金属间介质层上的像素阵列之间设置网格状介质薄膜，将其网格沟槽中叠设的接触下电极、光敏薄膜分割为与像素对应的水平阵列，形成电场隔离，使得各分割的光敏薄膜产生的载流子只能汇聚到其下对应的接触下电极上而不会到达周围像素，从而限制了光生载流子的运动方向，达到减小像素间串扰的目的。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。