一种CMOS图像传感器芯片及其制备方法与流程

本发明涉及半导体图像传感器技术领域，更具体地，涉及一种采用堆叠技术的CMOS图像传感器芯片及其制备方法。

背景技术：

图像传感器是组成数字摄像头的重要组成部分。根据元件的不同，可分为CCD(Charge Coupled Device，电荷耦合元件)和CMOS(Complementary Metal-Oxide Semiconductor，金属氧化物半导体元件)两大类。CMOS传感器获得广泛应用的一个前提是其所拥有的较高灵敏度、较短曝光时间和日渐缩小的像素尺寸。

其中，作为CMOS图像传感器重要性能指标之一的像素灵敏度，主要由填充因子(感光面积与整个像素面积之比)与量子效率(由轰击屏幕的光子所生成的电子的数量)的乘积来决定。为了实现堪与CCD转换器相媲美的噪声指标和灵敏度水平，在CMOS图像传感器中应用了有源像素。然而有源像素(像素单元)的应用却不可避免地导致了填充因子的降低，这是因为像素表面相当大的一部分面积被放大器晶体管所占用，留给光电二极管的可用空间较小。所以，当今CMOS传感器的一个重要的研究方向就是扩大填充因子。

传统的CMOS图像传感器采用的是前感光式(FSI，Front Side Illumination)技术，即前照技术。前照技术的主要特点是在衬底硅片正面按顺序制作感光二极管、金属互连以及光管孔(Light Pipe)。其优点是：工艺简单，与CMOS工艺完全兼容；成本较低；光管孔填充材料的折射率可调；有利于提高入射光的透射率，减少串扰等。前照技术是一种与CMOS标准工艺兼容的技术，广泛应用于各种(尤其是大像素)CMOS图像传感器芯片的制作。然而，在其结构中，由于光线首先需要经过上层的金属互连才能照射到下方的感光二极管，因此前照技术的填充因子和灵敏度通常较低。

随着像素尺寸的变小，提高填充因子越来越困难。目前另一种技术是从传统的前感光式变为背部感光式(BSI，Back Side Illumination)，即背照技术。背照技术的主要特点是首先在硅片正面按顺序制作感光二极管、金属互连，然后对硅片背面进行减薄(通常需要减薄至20μm以下)，并通过对于背部感光式CMOS传感器最重要的硅通孔技术(TSV，Through-Silicon-Via)将感光二极管进行互连引出。硅通孔技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。由于互连电路置于背部，前部全部留给光电二极管，这样就实现了尽可能大的填充因子。硅通孔技术的优点是照射到感光二极管的入射光不受金属互连影响，灵敏度较高，填充因子较高。然而，硅通孔技术难度较高，对设备的要求较高，其成本也相对较高。而且由于对于超薄硅片的减薄工艺的限制，通常背照技术应用于小像素的图像传感器中(目前应用于智能手机的中小像素摄像头普遍采用背照技术)。

对图像传感器来说，最重要的参数之一是暗电流，暗电流表征在暗光情况下由于像素(Pixel)本身引起的噪声。通常来说，当传统采用体硅制作BSI时，在通过CMP对硅片背面进行减薄后，会带来均匀性问题(最多控制在微米精度)和晶格损伤。这不仅影响到器件的质量均匀性，也成为背照式图像传感器暗电流的主要来源。

技术实现要素：

本发明的目的在于克服现有技术存在的上述缺陷，提供一种CMOS图像传感器芯片及其制备方法，以提高图像质量，节省工艺成本。

为实现上述目的，本发明的技术方案如下：

一种CMOS图像传感器芯片，至少包括像素阵列区和读出电路区，所述像素阵列区和读出电路区在竖直方向上排布；

所述像素阵列区设于一个标准SOI硅片的外延硅层上，其包括：

像素阵列的各感光二极管和位于感光二极管周围的控制晶体管；

所述控制晶体管包括：

沿所述外延硅层的底面向其表面方向依次设置的第一多晶硅层和第一多层金属互连层；

所述第一多层金属互连层的最后一层金属互连层表面与所述外延硅层的表面平齐并露出；

所述读出电路区设于一个标准体硅片上，其包括：

沿所述体硅片的底面向其表面方向依次设置的第二多晶硅层和第二多层金属互连层；

所述第二多层金属互连层的最后一层金属互连层表面与所述体硅片的表面平齐并露出；

像素阵列中每个像素的所述第一多晶硅层、第一多层金属互连层、第二多层金属互连层和第二多晶硅层在竖直方向上相对准；

所述第一多晶硅层、第一多层金属互连层与感光二极管之间形成互连，所述第二多晶硅层、第二多层金属互连层之间形成互连；

所述第一多层金属互连层的最后一层金属互连层表面与所述第二多层金属互连层的最后一层金属互连层表面相连接，所述外延硅层的表面与所述体硅片的表面相连接。

优选地，所述外延硅层的底面裸露或具有SOI硅片的埋氧层。

优选地，还包括外围电路区，所述外围电路区设于读出电路区的外围，其包括：

沿所述体硅片的底面向其表面方向依次设置的第三多晶硅层、第三多层金属互连层和焊盘；

所述焊盘的表面与所述体硅片的表面平齐并露出于所述体硅片与外延硅层相连接的表面部分之外；

所述第三多晶硅层、第三多层金属互连层与焊盘之间形成互连；

所述外围电路区与像素阵列区和读出电路区之间形成互连。

优选地，所述体硅片的表面具有凹槽，所述外延硅层的表面通过凹槽底面与所述体硅片的表面相连接，位于所述外延硅层表面的所述第一多层金属互连层的最后一层金属互连层表面与位于所述凹槽底面的所述第二多层金属互连层的最后一层金属互连层表面相连接，所述焊盘位于所述凹槽之外的所述体硅片的表面。

优选地，所述焊盘通过金属线进行引出，以实现对CMOS图像传感器芯片的封装。

一种上述的CMOS图像传感器芯片的制备方法，包括像素阵列区、读出电路区的制备及连接；其中，

所述像素阵列区的制备包括：

提供一标准SOI硅片，所述标准SOI硅片依次具有衬底硅层、埋氧层、外延硅层，在所述标准SOI硅片的外延硅层上使用常规的CMOS前道制造工艺形成构成像素阵列结构的感光二极管、第一多晶硅层结构；

使用后道制造工艺在所述第一多晶硅层之上形成第一多层金属互连层的各层金属互连层结构；

所述读出电路区的制备包括：

提供一标准体硅片，在所述标准体硅片上使用前道制造工艺形成构成像素阵列结构的第二多晶硅层结构；

使用后道制造工艺在所述第二多晶硅层之上形成第二多层金属互连层的各层金属互连层结构；

将上述SOI硅片外延硅层的表面与体硅片的表面相对，并使第一多层金属互连层的最后一层金属互连层与第二多层金属互连层的最后一层金属互连层的图形对准，然后，进行金属键合，从而使第一多层金属互连层的最后一层金属互连层表面与第二多层金属互连层的最后一层金属互连层表面相连接、外延硅层的表面与体硅片的表面相连接。

优选地，还包括：将所述SOI硅片的衬底硅层剥离，并保留SOI硅片的埋氧层。

优选地，在制备读出电路区的同时，还包括在读出电路区的外围制备外围电路区，其包括：

在所述第二多晶硅层的外围使用前道制造工艺形成第三多晶硅层结构；

使用后道制造工艺在所述第三多晶硅层之上形成第三多层金属互连层的各层金属互连层结构，以及在第三多层金属互连层的最后一层金属互连层之上形成焊盘；

在上述过程中，使所述焊盘的表面与体硅片的表面平齐，并露出于体硅片与外延硅层相连接的表面部分之外，并使所述第三多晶硅层、第三多层金属互连层与焊盘之间形成互连，以及在进行金属键合后使所述外围电路区与像素阵列区和读出电路区之间形成互连。

优选地，在制备读出电路区和外围电路区之前，先在体硅片的表面中部形成一个凹槽结构，并使所述凹槽的尺寸与所述外延硅层的尺寸相匹配，然后将读出电路区制备于凹槽的底面下方、将外围电路区制备于凹槽以外的体硅片区域，并使所述焊盘位于所述凹槽之外的所述体硅片的表面；

将所述外延硅层的表面端向凹槽中插入，并进行金属键合，使所述外延硅层的表面与凹槽底面的体硅片表面相连接，以及使位于所述外延硅层表面的所述第一多层金属互连层的最后一层金属互连层表面与位于所述凹槽底面的所述第二多层金属互连层的最后一层金属互连层表面相连接。

优选地，通过CMOS图像传感器的封装技术，将所述焊盘进行金属线引出，实现对CMOS图像传感器芯片的封装。

从上述技术方案可以看出，本发明的新型CMOS图像传感器芯片具备以下技术优势：

1)在标准体硅硅片上制作读取电路、控制电路、互连线、IO及焊盘等结构对工艺要求较高，可以采用先进的工艺技术；而在标准的SOI硅片上制作图像传感器像素单元只需低成本的微米级工艺就可以实现，因此对图像传感器像素单元的制作节省了大量工艺成本。

2)本发明的新型CMOS图像传感器芯片的像素单元结构，采用SOI硅片制作，其在剥离衬底硅层后剩余的埋氧层非常平整，暗电流好，隔离性能也好，对于图像质量非常有利。

3)制备本发明的新型CMOS图像传感器芯片时，避免了使用传统的减薄工艺，由于CMP减薄会带来均匀性问题(最多控制在微米精度)和晶格损伤，不仅影响质量均匀性，也是BSI CIS暗电流的主要来源，因此本发明的制备方法可以避免由于减薄所导致的图像质量下降问题。

附图说明

图1是本发明一较佳实施例的一种CMOS图像传感器芯片结构示意图；

图2-图7是本发明一较佳实施例中根据本发明的一种CMOS图像传感器芯片的制备方法制备CMOS图像传感器芯片时的工艺结构示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

在以下本发明的具体实施方式中，请参阅图1，图1是本发明一较佳实施例的一种CMOS图像传感器芯片结构示意图。如图1所示，本发明的一种CMOS图像传感器芯片，至少包括在竖直方向上排布的像素阵列区A和读出电路区B。像素阵列区和读出电路区以上下堆叠方式匹配在一起，使本发明的CMOS图像传感器芯片具有了立体结构。

请参阅图1。所述像素阵列区A设置在一个标准SOI硅片的外延硅层(SOI硅片的薄体硅层)Si1上。像素阵列区包括像素阵列结构中的各感光二极管PD和位于感光二极管周围的控制晶体管。每个像素拥有一个感光二极管和与其配套的控制晶体管。图中例举了两个像素单元Pixel1、Pixel2形式，本发明不限于此。

所述控制晶体管包括沿所述外延硅层的底面向其表面方向(图示为自上往下方向)依次设置的第一多晶硅层POLY1和第一多层金属互连层M1-M3。其中，第一多晶硅层POLY1用于构成所述控制晶体管的控制栅极结构；图中例举了具有三层结构的第一多层金属互连层M1-M3，通常为Cu互连层，本发明不限于此。所述第一多晶硅层POLY1、第一多层金属互连层M1-M3与感光二极管PD之间形成互连，用于感光二极管电信号的引出和控制信号的连接。

所述第一多层金属互连层的最后一层金属互连层M3表面与所述外延硅层Si1的表面平齐，并露出外延硅层的表面。此最后一层金属互连层M3主要用于作为金属键合层。

请参阅图1。所述读出电路区B设置在一个标准体硅片Si2上。读出电路区B位于SOI硅片的外延硅层中像素阵列区A的下方，包括沿所述体硅片的底面向其表面方向(图示为自下往上方向)依次设置的第二多晶硅层POLY2和第二多层金属互连层m1-m3。图中同样例举了具有三层结构的第二多层金属互连层m1-m3，通常为Cu互连层，本发明不限于此。所述第二多晶硅层POLY2、第二多层金属互连层m1-m3之间形成互连，用于感光二极管电信号的存储及引出，以及控制信号的连接。

所述第二多层金属互连层的最后一层金属互连层m3表面与所述体硅片Si2的表面平齐，并露出体硅片的表面。此最后一层金属互连层m3主要用于作为金属键合层。

像素阵列区的像素阵列中每个像素的所述第一多晶硅层POLY1、第一多层金属互连层M1-M3、第二多层金属互连层m3-m1和第二多晶硅层POLY2在竖直方向上相对准。

所述第一多层金属互连层的最后一层金属互连层M3表面与所述第二多层金属互连层的最后一层金属互连层m3表面相连接，所述外延硅层Si1的表面(图示为外延硅层的下方表面)与所述体硅片Si2的表面(图示为体硅片的上方表面)相连接。

此外，在体硅片上还可设置有外围电路区C，主要用于分布IO(输入/输出)、信号引出以及一些噪声较大的电路。为了减小下方噪声较大的电路对上方图像传感器像素阵列区的影响，应避免将噪声较大的电路放在图像传感器像素阵列区的下方，因此可将外围电路区C设置在读出电路区B外围的体硅片区域。

所述外围电路区C包括沿所述体硅片的底面向其表面方向(图示为自下往上方向)依次设置的第三多晶硅层POLY3、第三多层金属互连层mⅠ-mⅢ和焊盘PAD。图中同样例举了具有三层结构的第三多层金属互连层mⅠ-mⅢ，通常为Cu互连层，本发明不限于此。所述第三多晶硅层POLY3、第三多层金属互连层mⅠ-mⅢ与焊盘PAD之间形成互连。

所述焊盘PAD的表面与所述体硅片的表面平齐，并露出于所述体硅片与外延硅层相连接的表面部分之外。焊盘位于外围电路区中的IO处，上述外围电路区中的IO等电路可通过焊盘进行引出。所述第三多层金属互连层mⅠ-mⅢ与第二多层金属互连层m1-m3可同层设置，并且其各层一一对应。所述外围电路区C与像素阵列区A和读出电路区B之间形成互连。

请继续参阅图1。为了使设置有像素阵列区的外延硅层与设置有读出电路区的体硅片之间形成更好的堆叠效果，可在所述体硅片Si2的表面中部区域制作一个凹槽，所述凹槽的尺寸与所述外延硅层Si1的轮廓尺寸相匹配。所述外延硅层的下端至少部分容于所述凹槽中，所述外延硅层的表面通过凹槽底面与所述体硅片的表面相连接。这样，像素阵列区A与位于凹槽下方的读出电路区B形成对准，从而位于所述外延硅层表面的所述第一多层金属互连层的最后一层金属互连层M3表面与位于所述凹槽底面的所述第二多层金属互连层的最后一层金属互连层m3表面也相连接。

因此，可将所述焊盘PAD设置在位于所述凹槽之外的所述体硅片的表面。

作为一可选的实施方式，所述外延硅层Si1的底面(图示为其上方表面)可以为裸露状态，或者如图1所示，将SOI硅片的衬底硅层(即SOI硅片的厚硅层)剥离，保留SOI硅片的埋氧层SiO₂。

进一步地，可将所述焊盘PAD通过金属线进行引出，以实现对CMOS图像传感器芯片的封装，如图7所示。

下面结合具体实施方式，对本发明的上述CMOS图像传感器芯片的制备方法进行详细说明。

请参阅图2-图7，图2-图7是本发明一较佳实施例中根据本发明的一种CMOS图像传感器芯片的制备方法制备CMOS图像传感器芯片时的工艺结构示意图。如图2-图7所示，本发明的一种CMOS图像传感器芯片的制备方法，包括在一标准SOI硅片上制备像素阵列区，在一标准体硅片上制备读出电路区，以及通过将SOI硅片和体硅片对接，以将像素阵列区和读出电路区进行连接等过程。其中，在制备读出电路区的同时，还可包括在读出电路区的外围制备外围电路区。图中例举了两个像素单元Pixel1、Pixel2形式，本发明不限于此。

请参阅图2。所述像素阵列区A的制备包括：

提供一标准SOI硅片，所述标准SOI硅片自下而上依次具有衬底硅层Si3、埋氧层SiO₂和外延硅层Si1。首先，在所述标准SOI硅片的外延硅层Si1上使用常规的CMOS前道制造工艺制作形成构成像素阵列结构的感光二极管PD，以及控制晶体管的第一多晶硅层POLY1结构。

然后，使用后道制造工艺在所述第一多晶硅层之上形成第一多层金属互连层的各层金属互连层M1-M3结构。

制作时，使第一多晶硅层POLY1、第一多层金属互连层M1-M3与感光二极管PD形成互连，用于后续感光二极管电信号的引出和控制信号的连接。第一多层金属互连层的最后一层(最上层)金属互连层M3主要用于后续工艺的金属键合层。

由于像素单元的尺寸通常较大(如5μm×5μm)，因此上述在标准的SOI硅片上进行的工艺只需微米级的工艺设备就可以完成，因此对图像传感器像素单元的制作节省了大量工艺成本。

请参阅图3。所述读出电路区B和外围电路区C的制备包括：

提供一标准体硅片Si2，在制备读出电路区和外围电路区之前，可以通过现有工艺方法先在体硅片的上表面中部制作形成一个凹槽结构，并使所述凹槽的尺寸与所述外延硅层Si1的轮廓尺寸相匹配。

接着，在所述标准体硅片Si2上使用前道制造工艺，在凹槽的底面下方位置制作形成构成像素阵列结构的读出电路区的第二多晶硅层POLY2结构，同时在第二多晶硅层的外围(即Pixel1、Pixel2外围)、即凹槽以外的体硅片区域同层制作形成外围电路区的第三多晶硅层POLY3结构。

然后，使用后道制造工艺，在所述第二多晶硅层POLY2之上制作形成第二多层金属互连层的各层金属互连层m1-m3结构(与第一多层金属互连层层数对应)，同时在所述第三多晶硅层POLY3之上制作形成第三多层金属互连层的各层金属互连层mⅠ-mⅢ结构，以及在第三多层金属互连层的最后一层金属互连层mⅢ之上制作形成焊盘PAD，并使所述焊盘位于所述体硅片的表面。

在上述过程中，将所述焊盘制作位于体硅片的凹槽部分之外，使所述焊盘的表面与体硅片的表面平齐并露出于体硅片的表面。并使所述第三多晶硅层、第三多层金属互连层与焊盘之间形成互连，也使外围电路区与读出电路区之间形成互连。

外围电路区C主要用于分布IO(输入/输出)、信号引出以及一些噪声较大的电路。为了减小下方噪声较大的电路对上方图像传感器像素阵列区A的影响，应避免将噪声较大的电路放在图像传感器像素阵列区的下方，而将外围电路区C设置在读出电路区B外围的体硅片区域。

在标准体硅硅片上制作读出电路区和外围电路区的读取电路、控制电路、互联线、IO及焊盘等对工艺要求较高，可以采用先进的工艺技术。

请参阅图4。将上述SOI硅片倒置，使外延硅层的表面与体硅片表面的凹槽相对，并使第一多层金属互连层的最后一层金属互连层M3与第二多层金属互连层的最后一层金属互连层m3的图形对准，也就是使上下硅片中的两个像素单元Pixel1和Pixel1、Pixel2和Pixel2分别一一对应进行对准。然后，将所述外延硅层的表面端向凹槽中插入，准备进行金属键合。

请参阅图5。通过进行金属键合，将下方体硅片与上方SOI硅片连接在一起，并且在像素区域一一对应，从而使像素阵列区的第一多层金属互连层的最后一层金属互连层M3表面与读出电路区的第二多层金属互连层的最后一层金属互连层m3表面相连接，外延硅层Si1的表面与体硅片Si2的表面通过凹槽相连接，从而在进行金属键合后，使所述外围电路区C与像素阵列区A和读出电路区B之间形成互连。

请参阅图6。当需要减薄时，可将所述SOI硅片的衬底硅层Si3剥离，SOI硅片的埋氧层SiO₂可以保留。并且，SOI硅片在剥离衬底硅层Si3后，剩余的埋氧层SiO₂非常平整，暗电流好，隔离性能也好，对于图像质量非常有利。

在制备本发明的新型CMOS图像传感器芯片时，避免了使用传统的减薄工艺，由于传统的CMP减薄会带来均匀性问题(最多控制在微米精度)和晶格损伤，不仅影响质量均匀性，也是BSI CIS暗电流的主要来源，因此本发明的上述制备方法可以避免由于减薄所导致的图像质量下降问题。

请参阅图7。还可通过CMOS图像传感器的封装技术，将位于下方体硅芯片IO处的所述焊盘PAD通过金属线MW进行引出，实现对CMOS图像传感器芯片的封装。最终形成本发明的新型CMOS图像传感器芯片。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。