片式复合元器件及其制备方法与流程

本发明涉及电子元件领域，尤其是涉及一种片式复合元器件及其制备方法。

背景技术：

随着科技的发展，电子产品日新月异，对元器件的主要要求是小型化和多功能化。在许多电路应用中，需要使用电阻和电容串联结构的电路时，一般使用分立元件，即单个电阻和单个电容，这样占用较多的电路空间，不利于整机的小型化，并且贴装效率较低。

技术实现要素：

基于此，有必要提供一种结构紧凑的电阻电容串联的片式复合元器件及其制备方法。

一种片式复合元器件，包括：

陶瓷体，所述陶瓷体为矩形体，所述陶瓷体包括：

第一介质层，所述第一介质层具有相对的第一表面及第二表面；

第一电极层，形成于所述第一介质层的第一表面；

第二电极层，形成于所述第一介质层的第二表面，所述第二电极层与所述第二表面的一条边至少部分平齐形成引出边；

第二介质层，层叠于所述第二电极层的表面且完全覆盖所述第二表面；

第三电极层，形成于所述第二介质层远离所述第一介质层的一侧表面，所述第三电极层在所述第二电极层的正投影完全落入所述第二电极层，

电阻，附着在所述陶瓷体的一侧，所述电阻通过所述引出边与所述第一电极层及所述第二电极层电连接，且所述电阻与所述第三电极层绝缘。

在其中一个实施例中，所述第二电极层覆盖所述第二表面的部分区域；及/或，所述第一电极层在所述第二表面的正投影与所述第二电极层完全重合。

在其中一个实施例中，所述第一电极层与所述第一表面的一条边至少部分平齐形成引出边，所述第一电极层的引出边与所述第二电极层的引出边位于所述第一介质层的同一端。

在其中一个实施例中，所述第一介质层为矩形片状，所述第一表面包括相对的第一侧边及第二侧边，所述第二表面包括相对的第三侧边及第四侧边，所述第一侧边与所述第三侧边位于所述第一介质层的同一端，所述第一电极层自所述第一侧边向所述第二侧边延伸，所述第二电极层自所述第三侧边向所述第四侧边延伸。

在其中一个实施例中，所述第二介质层远离所述第一介质层的一侧表面包括相对的第五侧边及第六侧边，所述第五侧边与所述第三侧边位于所述第一介质层的同一端，所述第三电极层与所述第五侧边及所述第六侧边之间设有预定间隙。

在其中一个实施例中，所述第二电极层与所述第二表面的另外两条侧边之间形成有宽度为0mm～0.5mm的间隙。

在其中一个实施例中，所述第三电极层与所述第二介质层远离所述第一介质层的一侧表面的另外两条侧边之间形成宽度为0mm～0.5mm的间隙。

在其中一个实施例中，所述第二表面为矩形，所述第二电极层为十字形，所述第二表面的四个角未被所述第二电极层覆盖。

上述的片式复合元器件的制备方法，包括步骤：

在淀粉膜表面制备第一电极层；

在所述第一电极层的表面层叠第一介质层；

在所述第一介质层的表面制备第二电极层；

在所述第二电极层的表面层叠第二介质层；

在所述第二介质层的表面制备第三电极层得到层叠基板；

将所述层叠基板压合得到层叠体；

对所述层叠体进行排粘和烧结得到陶瓷体；

在所述陶瓷体的一个侧面形成电阻得到片式复合元器件。

在其中一个实施例中，所述第一介质层和第二介质层的材质相同。

上述片式复合元器件，将电阻贴附在陶瓷体的侧面即可实现电阻与第一电极层及第二电极层之间的电连接。第二电极层、第三电极层与第二介质层形成电容器，位于第一电极层及第二电极层之间的那部分电阻与电容器组成串联结构，从而把电阻和电容集成到单个元件中，电阻直接贴附在陶瓷体的侧面，由第一电极层及第三电极层与外部线路形成电连接即可，结构简单且紧凑，可实现片式复合元器件的小型化，第一电极层及第三电极层位于片式复合元器件的表面，使得片式复合元器件可通过具有较大的表面积的第一电极层及第三电极层与外部电路形成电连接。

附图说明

图1为一实施方式的片式复合元器件的立体组装结构示意图；

图2为图1中的片式元器件的陶瓷体的分解示意图；

图3为另一实施方式的片式复合元器件的立体组装结构示意图；

图4为图3中的片式元器件的陶瓷体的分解示意图。

具体实施方式

下面主要结合附图对片式复合元器件及其制备方法作进一步详细的说明。

请同时参阅图1及图2，一实施方式的片式复合元器件100包括陶瓷体110及形成于陶瓷体110一侧的电阻150。

陶瓷体110为矩形体，在图示的实施方式中，陶瓷体110大致为长方体，当然，在其他实施例中，陶瓷体110还可以为正方体。陶瓷体110包括第一电极层112、第一介质层111、第二电极层113、第二介质层114及第三电极层115，第一电极层112、第一介质层111、第二电极层113、第二介质层114及第三电极层115依次层叠。

在图示的实施方式中，第一介质层111为矩形片状，具有相对的第一表面(图未示)及第二表面1112。第一介质层111的厚度对复合片式元件100的电容量不产生影响，因此可以通过调整第一介质层111的厚度调整片式复合元器件100的整体厚度，便于片式复合元器件100获得较宽的电容量范围。当然，在其他实施方式中，第一介质层111还可以为正方形片状或其他形状。

第一表面具有相对的第一侧边及第二侧边。在图示的实施方式中，第一表面为矩形，第一侧边及第二侧边为矩形的短边。

第二表面1112具有相对的第三侧边及第四侧边。在图示的实施方式中，第二表面1112为矩形，第三侧边及第四侧边为矩形的短边。

第一电极层112层叠于第一表面。第一电极层112自第一侧边向第二侧边延伸。在图示的实施方式中，第一电极层112为矩形，自第一侧边延伸至第二侧边，第一电极层112的长度与第一表面的长度相同，第一电极层112的宽度小于第一表面的宽度，第一电极层112与第一表面的另外两条边之间形成有宽度为0mm～0.5mm的间隙。在图示的实施方式中，间隙具有一定的宽度，当然在其他实施例中，间隙的宽度可以为0，也就是第一电极层112覆盖第一表面的全部表面。第一电极层112与第一侧边及第二侧边平齐的两条边为引出边，在优选的实施例中，两条引出边的长度相等。第一电极层112具有较大的面积以便于与外部线路形成电连接。

第二电极层113层叠于第二表面1112。第二电极层113自第三侧边向第四侧边延伸。在图示的实施方式中，第二电极层113为矩形，自第三侧边延伸至第四侧边，第二电极层113的长度与第二表面1112的长度相同，第二电极层113的宽度小于第二表面1112的宽度，第二电极层113与第二表面1112的另外两条边之间形成宽度为0mm～0.5mm的间隙。在图示的实施方式中，间隙具有一定的宽度，当然在其他实施例中，间隙的宽度可以为0，也就是第二电极层113覆盖第二表面1112的全部表面。第二电极层113与第三侧边及第四侧边平齐的两条边为引出边，在优选的实施例中，两条引出边的长度相等。在图示的实施方式中，第一电极层112在第二表面1112的正投影与第二电极层113完全重合。第二电极层113没有覆盖第二表面的全部面积，从而可以增大第二介质层114和第一介质层111之间的粘合力。

在图示的实施方式中，第一电极层112的两条引出边、第二电极层113的两条引出边的长度相同，并且第一电极层112的两条引出边在第二电极层113上的正投影与第二电极层113的两条引出边完全重合，如此，不论电阻150附着在陶瓷体110的第二电极层113的两条引出边所在的两个侧面中的任一个侧面，片式复合元件100的电阻值不会产生差异。当然在其他实施方式中，第一电极层112也可不延伸至第二侧边，此时第一电极层112与第一侧边平齐的边形成一条引出边，第二电极层113也可不延伸至第四侧边，此时第二电极层113与第三侧边平齐的边形成一条引出边。

第二介质层114层叠于第二电极层113的表面。第二介质层114为矩形片状，在图示的实施方式中，第二介质层114完全覆盖第二电极层113及第二表面1112的表面。第二介质层114远离第一介质层111的一侧表面大致为矩形，具有相对的第五侧边及第六侧边，第五侧边及第六侧边为短边。在图示的实施方式中，第一侧边、第三侧边及第五侧边位于陶瓷体110的第一端，第二侧边、第四侧边及第六侧边位于陶瓷体110的第二端。

第三电极层115形成于第二介质层114远离第一介质层111的一侧表面。第三电极层115在第二电极层113上的正投影完全落入第二电极层113，如此则第三电极层115和第二电极层113的正对面积不易发生偏差。在图示的实施方式中，第三电极层115为矩形，第三电极层115与第五侧边及第六侧边之间形成宽度为0.2mm～0.5mm的间隙，第三电极层115与第二介质层114远离第一介质层111的一侧表面的另外两条边之间形成宽度为0mm～0.5mm的间隙，优选的，间隙宽度为0.2mm～0.5mm。当然，在其他实施例中，第三电极层115可以完全覆盖第二介质层114远离第一介质层111的一侧表面。

第一电极层112、第一介质层111、第二电极层113、第二介质层114及第三电极层115依次层叠形成长方体的陶瓷体110。优选的，陶瓷体110的长度比宽度及厚度大0.2mm以上。

电阻150附着在陶瓷体110的一侧，电阻150与第一电极层112及第二电极层113电连接，且与第三电极层115绝缘。在图示的实施方式中，电阻150附着在第一侧边或第二侧边所在的一端，从而通过第一电极层112的引出边及第二电极层113的引出边与第一电极层112及第二电极层113电连接。由于第三电极层115与第五侧边及第六侧边之间形成宽度为0.2mm～0.5mm的间隙，第三电极层115与电阻150之间绝缘，当然，当第三电极层115与第五侧边及第六侧边之间的间隙还可以为0，或在其他实施方式中第三电极层115覆盖第二介质层114远离第一介质层111的表面的整个表面，此时，只需要在第三电极层115与电阻150之间进行绝缘处理即可。

上述片式复合元器件100，第一电极层112从第一侧边向第二侧边延伸，第二电极层113从第三侧边向第四侧边延伸，从而，将电阻150贴附在第一侧边所在的陶瓷体110的侧面即可实现电阻150与第一电极层112及第二电极层113之间的电连接；将第三电极层115与第五侧边及第六侧边之间有间隙，实现电阻150与第三电极层115的绝缘设置；第二电极层113、第三电极层115与第二介质层114形成电容器，位于第一电极层112及第二电极层113之间的那部分电阻与电容器组成串联结构，从而把电阻和电容集成到单个元件中，电阻150直接贴附在陶瓷体110的侧面，由第一电极层112及第三电极层114与外部线路形成电连接即可，结构简单且紧凑，可实现小型化；通过调整第二电极层113及第三电极层115的正对面积、第二介质层114的厚度及介电常数可以方便的获得不同电容量；通过调节电阻150的电阻率，第一介质层111的厚度和第一电极层112的引出边的长度可以调整电阻值；通过调整第一介质层111和第二介质层114的厚度可以方便的调整片式复合元器件100的厚度，从而增加通用性。

需要说明的是，在其他的实施方式中，第一电极层112可以不延伸至第一表面的任意一条边，也就是第一电极层112不具有引出边，此时电阻150向第一表面延伸从而与第一电极层112接触而电连接即可。

上述片式复合元器件的制备方法，包括以下步骤：

步骤S210、制备淀粉膜。

在本实施方式中，将淀粉、第一粘合剂和第一溶剂混合均匀得到淀粉浆料，以淀粉浆料为原料制备淀粉膜。

优选的，采用球磨的方式将淀粉、第一粘合剂和第一溶剂混合均匀得到淀粉浆料。进一步的，球磨的时间为3小时～4小时。

优选的，淀粉、第一粘合剂和第一溶剂的质量比为10：2.5～3：10～15。

优选的，淀粉为玉米淀粉。

优选的，第一粘合剂选自丙烯酸树脂及聚乙烯醇缩丁醛中的至少一种。

优选的，第一溶剂为质量比为1：1～1.25：1的甲苯和无水乙醇的混合溶剂。

优选的，淀粉浆料还包括增塑剂，在一个实施例中，增塑剂为邻苯二甲酸二辛酯(DOP)。进一步的，增塑剂与淀粉的质量比为1：20～1：10。

优选的，采用流延法将淀粉浆料流延形成淀粉膜。

优选的，淀粉膜的厚度为90μm～130μm。

步骤S220、制备陶瓷膜。

在本实施方式中，将陶瓷粉、第二粘合剂、第二溶剂混合均匀后得到陶瓷浆料，以陶瓷浆料为原料制备得到陶瓷膜。

优选的，将陶瓷粉、第二粘合剂、第二溶剂采用球磨的方式混合均匀得到陶瓷浆料。进一步的，球磨的时间为12小时～16小时。

优选的，陶瓷粉、第二粘合剂、第二溶剂的质量比为10：3～5：4～6。

优选的，陶瓷粉为钛酸钡陶瓷粉，当然，其他业内常用的陶瓷粉也可以。钛酸钡陶瓷粉具有较高的介电常数，使得制备的片式复合元器件的电容量范围较宽。

优选的，第二粘合剂为聚乙烯醇缩丁醛，第二溶剂为质量比为1:1～1.5:1的甲苯和无水乙醇的混合溶剂。

优选的，采用流延法将陶瓷浆料流延形成陶瓷膜。

优选的，陶瓷膜的厚度为20μm～60μm。

步骤S230、在衬底表面层叠多个陶瓷膜，得到固定在衬底上的保护层。

优选的，衬底为不锈钢板，当然，其他强度和韧性合适的材料都可以作为衬底的材料。

优选的，保护层的厚度为0.2mm～0.3mm。

步骤S240、在保护层上层叠至少一个淀粉膜。

步骤S250、在淀粉膜的表面制备第一电极层。

本实施方式中，采用丝网印刷的方式在淀粉膜表面制备第一电极层。进一步的，采用丝网在淀粉膜表面印刷电极浆料，烘干后得到层叠在淀粉膜上的第一电极层。

第一电极层的材料可以为银、钯或银钯合金。进一步的，钯银合金中钯和银的质量比并无特别限制。

优选的，电极浆料可以为银浆料、钯浆料或者银钯合金浆料。

优选的，在淀粉膜表面制备第一电极层时采用三点定位的方法来定位衬底。

优选的，第一电极层的厚度为1μm～3μm。

步骤S260、在第一电极层表面层叠至少一个陶瓷膜，得到层叠在第一电极层表面的第一介质层。

在该步骤中，根据第一介质层的设计厚度确定陶瓷膜的数量，从而可以达到所需要的厚度。

步骤S270、在第一介质层的表面制备第二电极层。

本实施方式中，采用丝网印刷的方式在第一介质层表面制备第二电极层。进一步的，采用丝网在第一介质层表面印刷电极浆料，烘干后得到层叠在第一介质层上的第二电极层。该步骤中使用的丝网和步骤S250中使用的丝网可以相同也可以不同，当两个步骤中使用的丝网相同时，该步骤中无需再次重新对位。

第二电极层的材料可以为银、钯或银钯合金。进一步的，钯银合金中钯和银的质量比并无特别限制。

优选的，电极浆料可以为银浆料、钯浆料或者银钯合金浆料。

优选的，第二电极层的厚度为1μm～3μm。

步骤S280、在第二电极层的表面层叠至少一个陶瓷膜，得到层叠在第二电极层表面的第二介质层。

在该步骤中，根据第二介质层的设计厚度确定陶瓷膜的数量，从而可以达到所需要的厚度。

步骤S290、在第二介质层的表面制备第三电极层得到层叠基板。

本实施方式中，采用丝网印刷的方式在第二介质层表面制备第三电极层。进一步的，采用丝网在第二介质层表面印刷电极浆料，烘干后得到层叠在第二介质层上的第三电极层。

第三电极层的材料可以为银、钯或银钯合金。进一步的，钯银合金中钯和银的质量比并无特别限制。

优选的，电极浆料可以为银浆料、钯浆料或者银钯合金浆料。

优选的，第三电极层的厚度为1μm～3μm。

步骤S300、将层叠基板进行压合得到层叠体。

在本实施方式中，压合采用等静压法压合，使层叠基板内各膜层紧密粘结以避免分层。

在本实施方式中，将层叠基板进行压合后按照所需尺寸进行切割，之后与衬底分离得到层叠体。与衬底分离可以采用刀片将层叠体铲下来，在该步骤中，保护层能保证第一电极层在此操作中不被刀片划伤。

步骤S310、对层叠体进行排粘和烧结得到陶瓷体。

在其中一个实施例中，排粘的具体操作为：将层叠体加热至350℃～450℃并保温1～3小时。进一步的，排粘在空气气氛下进行。

在其中一个实施例，烧结的具体操作为：将排粘后的层叠体加热至900℃～1320℃并保温2小时～3小时进行烧结。进一步的，烧结在空气气氛下进行。

该步骤中，烧结时，淀粉膜灰化，使得保护层脱离。

烧结后得到的陶瓷体包括依次层叠的第一电极层、第一介质层、第二电极层、第二介质层及第三电极层。

步骤S320、在陶瓷体的一个侧面形成电阻得到片式复合元器件。

在本实施方式中，通过浸渍的方式在陶瓷体的一个侧面形成电阻。

需要说明的是，该步骤中所说的一个侧面为第一侧边或第二侧边所在的侧面。

优选的，采用合适的夹具比如封端板将陶瓷体固定，通过浸渍的方式将电阻浆料粘附在陶瓷体的一个侧面，烘干后烧结得到电阻。进一步的，烧结的温度为840℃～850℃。进一步的，电阻浆料为钌系电阻浆料。进一步的，烧结在空气气氛下进行。进一步的，烘干的温度为140℃～150℃。

通过调节浸渍的深度，可以保证电阻浆料只粘附在陶瓷体110的目标表面上而不会延伸至与目标表面邻接的其他四个表面，从而保证电阻150与第三电极层115绝缘；当然，也可以通过调整浸渍的深度，使电阻浆料粘附至第一表面，使得电阻150与陶瓷体110的第一电极层112形成电连接。

陶瓷体110的长度比陶瓷体110的宽度以及陶瓷体110的厚度大0.2mm以上，可以保证陶瓷体110在夹具中的正确定位，即保证电阻浆料不会误被粘附在陶瓷体110的其他表面上。

上述片式复合元器件的制备方法，工艺简单。

需要说明的是，步骤S210和步骤S220的次序可以调换，也可以同步执行，当然，在其他实施方式中，淀粉膜和陶瓷膜也可以外购，则步骤S210及步骤S220可以省略。步骤S230可以省略，此时采用其他方式将层叠体自衬底分离即可。步骤S240可以省略，此时通过其他工艺直接在淀粉膜上制备第一电极层即可。

请参阅图3及图4，另一实施方式的片式复合元器件500的结构与片式复合元器件100大致相同，其不同在于：第二电极层513为十字形，第二电极层513的四个自由端分别延伸至第一介质层511的第二表面5112的四条边形成四个引出边。

进一步的，在图示的实施方式中，片式复合元器件500的第一介质层511及第二介质层514为正方形的片状，第一介质层511的第一表面及第二表面5112均为正方形。需要说明的是，在其他的实施方式中，第一介质层511及第二介质层514不限于为正方形的片状，还可以为长方形的片状，或根据需要设计为梯形或多边形等其他几何形状的片状。

在图示的实施方式中，第一电极层512为十字形，且第一电极层512在第二电极层513的正投影与第二电极层513完全重合。

在图示的实施方式中，第二表面5112的四个角未被第二电极层513完全覆盖，形成四个空白区域以增加第一介质层511与第二介质层514之间的结合力。优选的，空白区域的长度为0mm～0.5mm，宽度为0mm～0.5mm。

在图示的实施方式中，第三电极层515在第二电极层513上的正投影完全落入第二电极层513内，如此则第三电极层515和第二电极层513的正对面积不易发生偏差。进一步优选的，第三电极层515在第二介质层514远离第一介质层511的一侧表面(或第二电极层513)的正投影为矩形，且该矩形的四条边与第二介质层514远离第一介质层511的一侧表面的四条边的间隙为0.2mm～0.5mm。进一步的，第三电极层515在第二介质层514远离第一介质层511的一侧表面的正投影为正方形。

在图示的实施方式中，陶瓷体510的长度及宽度比陶瓷体510的厚度大0.2mm以上。

上述片式复合元器件500的第二电极层513为十字形，第二电极层513的四个自由端分别延伸至第一介质层511的第二表面5112的四条边形成四个引出边，从而将电阻550附着在陶瓷体510的任意一个侧面都可以。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。