显示面板及其制造方法与流程

本发明涉及显示领域，特别是涉及一种显示面板及其制造方法。

背景技术：

平板显示器件具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平板显示器件主要包括液晶显示装置(Liquid Crystal Display，LCD)及有机发光二极管显示装置(Organic Light Emitting Display，OLED)。

有机发光二极管显示装置具有自发光、驱动电压低、发光效率高、响应时间短、清晰度与对比度高、近180°视角、使用温度范围宽，可实现柔性显示与大面积全色显示等诸多优点，被业界公认为是最有发展潜力的显示装置。OLED显示装置按照驱动方式可以分为无源矩阵型OLED(Passive Matrix OLED，PMOLED)和有源矩阵型OLED(Active Matrix OLED，AMOLED)两大类。其中，AMOLED具有呈阵列式排布的像素，属于主动显示类型，具有高对比度、广视角、低功耗、厚度更薄等优点，所以通常被认为是下一代显示技术。

为了使得AMOLED显示屏美观，窄边框设计目前已经成为显示屏领域的趋势。最常用的是GIP(Gate Drive IC In Panel，板载栅极驱动电路)技术，即直接将栅极驱动电路集成于包括OLED像素阵列的基板中，该栅极驱动电路称为GIP电路。如图1所示，在AMOLED显示屏1中，通常会在OLED像素区域2外侧设置周边区域，以便在该周边区域布置GIP电路3。同时在该周边区域还设置封装区，以实现封装和对GIP电路3进行密封，从而使得AMOLED显示屏整体更加美观。然而，周边区域的存在往往会使AMOLED显示屏的显示区域(即像素区域)看起来较小。而且随着分辨率的不断提高，GIP电路所占面积越来越大，从而使得窄边框设计的难度越来越高。

现有技术中的一个解决办法是将周边区域的一部分电路(例如驱动信号发送端)制作在显示面板外，独立于OLED显示面板设置，驱动信号电路的其他部分(包括接收端)则内置于OLED显示面板内，驱动信号发送端与驱动信号接收端无实际线路连接，通过无线方式连接。通过该方法节省了周边区域，实现窄边框。但是制作过程复杂，需要额外引入其他结构。

技术实现要素：

本发明的目的在于，提供一种显示面板及其制造方法，获得一种简便的窄边框结构。

为解决上述技术问题，本发明提供一种显示面板，包括：

基板；

位于所述基板上的栅极驱动电路，所述栅极驱动电路包括采用底栅结构的第一薄膜晶体管；以及

位于所述栅极驱动电路上的像素电路，所述像素电路包括采用顶栅结构的第二薄膜晶体管；

其中，所述第一薄膜晶体管与所述第二薄膜晶体管的多晶硅层为同一层，且所述栅极驱动电路与所述像素电路电连接。

可选的，对于所述的显示面板，所述栅极驱动电路还包括位于所述基板上的第一金属层。

可选的，对于所述的显示面板，所述多晶硅层位于所述第一金属层上并与所述第一金属层部分重叠，在重叠处的第一金属层作为第一薄膜晶体管的栅极。

可选的，对于所述的显示面板，所述像素电路还包括位于所述多晶硅层上的第二金属层，所述第二金属层与所述多晶硅层部分重叠，在重叠处的第二金属层作为第二薄膜晶体管的栅极。

可选的，对于所述的显示面板，还包括一连接通路，通过所述连接通路连接所述第一金属层与所述第二金属层。

可选的，对于所述的显示面板，所述连接通路包括插塞和第三金属层，所述第三金属层通过所述插塞与所述第一金属层和第二金属层电连接。

本发明还提供一种显示面板的制造方法，包括：

提供基板；

在所述基板上形成栅极驱动电路，所述栅极驱动电路包括采用底栅结构的第一薄膜晶体管；

在所述栅极驱动电路上形成像素电路，所述像素电路包括采用顶栅结构的第二薄膜晶体管，所述第一薄膜晶体管与所述第二薄膜晶体管的多晶硅层为同一层；以及

连接所述栅极驱动电路与所述像素电路。

可选的，对于所述的显示面板的制造方法，在所述基板上形成栅极驱动电路，所述栅极驱动电路包括底栅结构的第一薄膜晶体管的步骤包括：

在所述基板上形成第一金属层；

在所述第一金属层上形成所述多晶硅层，所述多晶硅层与所述第一金属层部分重叠，在重叠处的第一金属层作为第一薄膜晶体管的栅极。

可选的，对于所述的显示面板的制造方法，在所述栅极驱动电路上形成像素电路，所述像素电路包括顶栅结构的第二薄膜晶体管的步骤包括：

在所述多晶硅层上形成第二金属层，所述多晶硅层与所述第二金属层部分重叠，在重叠处的第二金属层作为第二薄膜晶体管的栅极。

可选的，对于所述的显示面板的制造方法，连接所述栅极驱动电路与所述像素电路的步骤包括：

形成插塞，所述插塞包括一端连接第一金属层的一部分和一端连接第二金属层的另一部分；以及

形成第三金属层，所述第三金属层与所述插塞的另一端相连接。

在本发明提供的显示面板及其制造方法中，将栅极驱动电路的第一薄膜晶体管制作为底栅结构，将像素电路的第二薄膜晶体管制作为顶栅结构，且所述第一薄膜晶体管与所述第二薄膜晶体管的多晶硅层为同一层，所述栅极驱动电路与所述像素电路电连接，实现了将栅极驱动电路设置在像素电路下方的目的，由此节省了像素电路周边区域，更好的实现了窄边结构。并且相比现有技术，本发明的结构简单，制造方法也比较便捷。

附图说明

图1为现有技术中的显示面板的俯视图；

图2为本发明一实施例中的显示面板的俯视示意图；

图3为图2中虚线框A处的结构示意图；

图4为本发明图3中虚线L处的剖视图；

图5为本发明图3中虚线P处的剖视图；

图6为本发明图3所示的显示面板提供基板时在虚线L处和P处的剖视图；

图7为本发明图3所示的显示面板形成第一金属层时在虚线L处和P处的剖视图；

图8为本发明图3所示的显示面板形成多晶硅层时在虚线L处和P处的剖视图；

图9为本发明图3所示的显示面板形成第一薄膜晶体管时在虚线L处和P处的剖视图；

图10为本发明图3所示的显示面板形成第二金属层时在虚线L处和P处的剖视图；

图11为本发明图3所示的显示面板形成第二薄膜晶体管时在虚线L处和P处的剖视图。

具体实施方式

下面将结合示意图对本发明的显示面板及其制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

以下列举所述显示面板及其制造方法的较优实施例，以清楚的说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。

如图2所示，本实施例中，显示面板10包括基板11；位于所述基板11上的栅极驱动电路12以及像素电路13，其中所述像素电路13设置于所述栅极驱动电路12上方，由此可以实现节省像素电路13周边区域，实现窄边框结构。

具体的，如图3所示，所述显示面板10包括：基板11、位于所述基板11上的栅极驱动电路以及位于所述栅极驱动电路上的像素电路，其中，所述栅极驱动电路包括采用底栅结构的第一薄膜晶体管20，所述像素电路包括采用顶栅结构的第二薄膜晶体管30，所述第一薄膜晶体管与所述第二薄膜晶体管的多晶硅层2030为同一层(即位于同一结构层中)，所述栅极驱动电路与所述像素电路电连接。

具体的，所述栅极驱动电路12还包括位于所述基板11上的第一金属层121。由图3可见，所述第一金属层121包括多个条状结构，即被图案化，在条状结构之间可以填充第一介质层，以便于形成后续的膜层。所述条状结构的形状及排列可以依据实际电路需求而设定，例如为矩形，相互之间可以平行，或是垂直。

在所述第一金属层121上则是所述多晶硅层2030，所述多晶硅层2030与所述第一金属层121有着部分重叠，所述多晶硅层2030与所述第一金属层121重叠以形成了第一薄膜晶体管20。具体的，在第一薄膜晶体管20中第一金属层121作为栅极，第一金属层121正上方(即重叠处)的多晶硅层2030作为沟道，沟道两侧的多晶硅层2030则作为源极和漏极。由此可以获悉，栅极位于源极和漏极下方，即为底栅结构的第一薄膜晶体管20。所述多晶硅层2030被图案化，并被第二介质层填充，以便于形成后续的膜层。

在所述多晶硅层2030上则是第二金属层131，所述像素电路13还包括所述第二金属层131。所述第二金属层131包括两条金属线，即被图案化，在两条金属线之间可以填充第四介质层，以便于形成后续的膜层。具体的，这两条金属线平行，如图3中，示出了沿平行于纸面方向排列的两条金属线，其中，位于下侧的金属线作为扫描信号线(SCAN)，位于上侧的的金属线作为发射信号线(EM)。所述多晶硅层2030与所述第二金属层131有着部分重叠，所述多晶硅层2030与所述第二金属层131重叠以形成了第二薄膜晶体管30。具体的，在第二薄膜晶体管30中第二金属层131作为栅极，第二金属层131正下方(即重叠处)的多晶硅层2030作为沟道，沟道两侧的多晶硅层2030则作为源极和漏极。由此可以获悉，栅极位于源极和漏极上方，即为顶栅结构的第二薄膜晶体管30。

所述显示面板还包括一连接通路，通过所述连接通路连接所述第一金属层121与所述第二金属层131，从而实现第一金属层121与第二金属层131的电连接，也即实现了所述栅极驱动电路12与所述像素电路13的电连接。具体的，所述连接通路包括插塞125和第三金属层126，所述第三金属层126位于所述第二金属层131的上层，所述第三金属层126通过所述插塞125与所述第一金属层121和第二金属层131电连接。依据实际需求，所述第三金属层126还可以通过所述插塞125将第一金属层121的不同条状结构电连接。

下面结合图4对本发明中的第一薄膜晶体管20进行说明。

如图4所示，在基板11上设置有第一金属层121，在所述第一金属层121上设置有第一绝缘层122，多晶硅层2030设置在所述第一绝缘层122上，第一金属层121和多晶硅层2030有着部分重叠，那么在重叠处的第一金属层121作为了栅极，在重叠处的多晶硅层2030则作为了沟道，并且在图4所示垂直纸面方向，多晶硅层2030在重叠处两侧作为源极和漏极。由于栅极位于源极和漏极的下方，因此所述第一薄膜晶体管20为底栅结构。所述多晶硅层2030上方被第二绝缘层123覆盖，进一步的，所述第二绝缘层123上还形成有第三介质层124。

请继续参考图4，所述插塞125贯穿所述第三介质层124、所述第二绝缘层123以及所述第一绝缘层122，实现一端与所述第一金属层121相连接，另一端则与位于所述第三介质层124上的第三金属层126相连接。

下面结合图5对本发明中的第二薄膜晶体管30进行说明。

在基板11上设置有第一介质层(未标号)，在所述第一介质层上设置有第一绝缘层122，在所述第一绝缘层122上设置有所述多晶硅层2030，在所述多晶硅层2030上设置有所述第二绝缘层123，在所述第二绝缘层上设置有所述第二金属层131，第二金属层131与所述多晶硅层2030部分重叠，那么在重叠处的第二金属层131作为了栅极，在重叠处的多晶硅层2030则作为了沟道，并且在图5所示垂直纸面方向，多晶硅层2030在重叠处两侧作为源极和漏极。由于栅极位于源极和漏极的上方，因此所述第二薄膜晶体管30为顶栅结构。所述第二金属层131上方被第三绝缘层132覆盖，进一步的，所述第三绝缘层132上还形成有第五介质层133。

由此可以知晓，本发明中将用于栅极驱动电路12中的第一薄膜晶体管20设计成底栅结构，将用于像素电路13中的第二薄膜晶体管30设计成顶栅结构，且第一薄膜晶体管20和第二薄膜晶体管30共用多晶硅层2030，实现了将栅极驱动电路12设置在像素电路13下方，进而实现窄边结构。

下面结合图3-图11对本发明的显示面板的制造方法进行说明。

首先，如图6所示，提供一基板11，所述基板11可以为显示面板中的常用基板，例如ltps(低温多晶硅)基板等，可以按照常规流程处理，在此略过不表。

然后，在所述基板11上形成栅极驱动电路12，所述栅极驱动电路12包括采用底栅结构的第一薄膜晶体管20。

具体的，包括第一子步骤：如图7所示，形成第一金属层121并进行图案化，使之具有所期望的分布形状，例如图3中示意的多个条状结构，具体的，可以为矩形，当然，也可以是其他形状，例如折线状等，每个条状结构之间可以相互平行，也可以相互垂直。所述第一金属层121的材料例如是金属铝(Al)、金属铊(Ta)、金属铬(Cr)等。在图案化去除之处填充第一介质层(即图7中P处基板11上未标号的膜层)，所述第一介质层的材料可以为氧化物、氮化物或是氮氧化物，当然，所述第一介质层亦可采用其它材料，本发明对此并不予限制。

第二子步骤：如图8所示，在所述第一金属层121(和第一介质层)上形成第一绝缘层122，在所述第一绝缘层122上形成一层多晶硅层2030，并对所述多晶硅层2030进行图案化，在图案化去除之处填充第二介质层。所述第一金属层121和所述多晶硅层2030有着部分重叠，并且，较佳的，所述第一金属层121和所述多晶硅层2030呈正交重叠，以便于加工，并确保获得的薄膜晶体管的可靠性。在重叠处，所述第一金属层121作为栅极，所述多晶硅层2030作为沟道，并且所述多晶硅层2030在重叠处两侧作为源极和漏极。依据需要，还可以进行一定量的离子掺杂，例如磷掺杂等，以改善导电率。然后，如图9所示，在所述多晶硅层2030周围和顶端形成第二绝缘层123，将多晶硅层2030覆盖。至此，第一薄膜晶体管20形成。由于栅极位于源极和漏极下方，因此为底栅结构的第一薄膜晶体管20。依据需要，还可以在所述第二绝缘层123上形成第三介质层124。所述第一绝缘层122、第二介质层、第二绝缘层123和第三介质层124的材料可以为氧化物、氮化物或是氮氧化物，当然，所述第一绝缘层122、第二介质层、第二绝缘层123和第三介质层124亦可采用其它材料，本发明对此并不予限制。

然后，在所述栅极驱动电路12上形成像素电路13，所述像素电路13包括采用顶栅结构的第二薄膜晶体管30，所述第一薄膜晶体管20与所述第二薄膜晶体管30的多晶硅层为同一层。

具体的，包括：如图10所示，在第二绝缘层123覆盖多晶硅层2030之后，在所述第二绝缘层123上形成第二金属层131。对于形成第三介质层124的情况，可以将需要形成第二金属层131区域处的第三介质层124去除。同样的，使得所述第二金属层131图案化，以具有所期望的形状。所述第二金属层131的材料例如是金属铝(Al)、金属铊(Ta)、金属铬(Cr)等。在图案化去除之处填充第四介质层。例如在本发明实施例中，所述第二金属层131包括两条金属线，具体的，这两条金属线平行，如图3中，示出了沿平行于纸面方向排列的两条金属线，其中，位于下侧的金属线作为扫描信号线(SCAN)，位于上侧的的金属线作为发射信号线(EM)。所述多晶硅层2030与所述第二金属层131有着部分重叠，并且，较佳的，所述第二金属层131和所述多晶硅层2030呈正交重叠，以便于加工，并确保获得的薄膜晶体管的可靠性。在重叠处，所述第二金属层131作为栅极，所述多晶硅层2030作为沟道，并且所述多晶硅层2030在重叠处两侧作为源极和漏极。依据需要，还可以进行一定量的离子掺杂，例如磷掺杂等，以改善导电率。然后，如图11所示，在所述第二金属层131周围和顶端形成第三绝缘层132，将第二金属层131覆盖。至此，第二薄膜晶体管30形成。由于栅极位于源极和漏极上方，因此为顶栅结构的第二薄膜晶体管30。依据需要，还可以在所述第三绝缘层132上形成第五介质层133。(考虑到第三绝缘层132和第五介质层133主要作用是覆盖第二金属层，因此在图11中L处未示意第三绝缘层132和第五介质层133。)所述第四介质层、第三绝缘层132和第五介质层133的材料可以为氧化物、氮化物或是氮氧化物，当然，所述第四介质层、第三绝缘层132和第五介质层133亦可采用其它材料，本发明对此并不予限制。

最后，将所述栅极驱动电路12与所述像素电路13相连接。具体的，形成插塞125，例如，所述插塞125的一部分贯穿所述第三介质层124、第二绝缘层123和第一绝缘层122，实现一端连接至所述第一金属层121，所述插塞125的另一部分则贯穿所述第五介质层133、第三绝缘层132，实现一端连接至所述第二金属层131；在插塞125形成后，形成第三金属层126，所述第三金属层126与所述插塞125的另一端相连接，从而所述栅极驱动电路12与所述像素电路13电连接。依据需求，如图3所示，所述第三金属层126还可以通过所述插塞125将第一金属层121的不同条状结构相连接。

在本发明提供的显示面板及其制造方法中，将栅极驱动电路的第一薄膜晶体管制作为底栅结构，将像素电路的第二薄膜晶体管制作为顶栅结构，且所述第一薄膜晶体管与所述第二薄膜晶体管的多晶硅层为同一层，所述栅极驱动电路与所述像素电路电连接，实现了将栅极驱动电路设置在像素电路下方的目的，由此节省了像素电路周边区域，更好的实现了窄边结构。并且相比现有技术，本发明的结构简单，制造方法也比较便捷。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。