技术总结
本发明实施例提供一种ESD防护结构的制作方法。该方法包括：在栅极接地的MOS管的漏极区域设置N+区和P+区，漏极区域的N+区和漏极区域的P+区短接，在MOS管的源极区域设置N+区，源极区域的N+区设置在MOS管的P阱区内，漏极区域的N+区和漏极区域的P+区设置在MOS管的N阱区内。本发明实施例通过MOS结构源极的N+区、MOS结构的P阱区，以及MOS结构漏极区的N阱区构成NPN晶体管；MOS结构漏极区的P+区、MOS结构漏极区的N阱区和MOS结构的P阱区构成PNP晶体管，NPN晶体管和PNP晶体管构成NPNP的SCR结构，NPNP的SCR结构相比于NPN三极管的静电泄放效率高。 1
技术研发人员：马万里;
受保护的技术使用者：北大方正集团有限公司;深圳方正微电子有限公司;
技术研发日：2016.12.07
技术公布日：2018.06.15