基板结构及其制法的制作方法

本发明有关一种半导体制程，尤指一种应用于半导体封装的基板结构及其制法。

背景技术：

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术繁多，例如芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模组封装(Multi-Chip Module，简称MCM)等覆晶型态的封装模组、或将芯片立体堆叠化整合为三维积体电路(3D IC)芯片堆叠技术等。

图1为现有三维积体电路芯片堆叠的半导体封装件1的剖面示意图。如图所示，提供一硅中介板(Through Silicon interposer，简称TSI)10，该硅中介板10具有相对的置晶侧10b与转接侧10a、及连通该置晶侧10b与转接侧10a的多个导电硅穿孔(Through-silicon via，简称TSV)100，且该置晶侧10b上具有一线路重布结构(Redistribution layer，简称RDL)11，以供间距较小的半导体芯片6的电极垫60通过多个焊锡凸块61电性结合至该线路重布结构11上，再以底胶62包覆该些焊锡凸块61，且于该导电硅穿孔100上通过多个如焊料凸块的导电元件17电性结合间距较大的封装基板7的焊垫70，之后形成封装胶体8于该封装基板7上，以包覆该半导体芯片6及硅中介板10。

然而，现有硅中介板10或封装基板7中，当经过高温作业时，例如回焊该导电元件17，此时因热所产生的残留应力会集中在该些导电元件17中，如图1所示的应力集中处k，使得该些导电元件17出现破裂(crack)的情形，甚至断裂延伸至其所结合的线路(如该封装基板7的线路或导电硅穿孔100、等)，因而降低该半导体封装件1的信赖性及产品的良率。

此外，相同问题也可能发生于该半导体芯片6与该线路重布结构11之间的焊锡凸块61上，致使该焊锡凸块61与该线路重布结构11之间出现破裂的情形，如图1所示的应力集中处k，甚至断裂延伸至其所结合的线路(如线路重布结构11或半导体芯片6的电极垫60等)，因而降低该半导体封装件1的信赖性及产品的良率。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

技术实现要素：

鉴于上述现有技术的种种缺失，本发明提供一种基板结构及其制法，以避免导电元件出现破裂的情形。

本发明的基板结构，包括：基板本体，其具有一外表面及至少一外露于该外表面的电性接触垫；绝缘层，其形成于该基板本体的全部外表面上，并使该电性接触垫外露于该绝缘层；导电元件，其形成于该电性接触垫上；以及缓冲层，其形成于该绝缘层上，以包围该导电元件周围，并使该导电元件端部凸出该缓冲层。

本发明亦提供一种基板结构的制法，包括：提供一基板本体，其具有一外表面及至少一外露于该外表面的电性接触垫；形成绝缘层于该基板本体的全部外表面上，并使该电性接触垫外露于该绝缘层；形成导电元件于该电性接触垫上；以及形成缓冲层于该绝缘层上，以令该缓冲层包围该导电元件周围，并使该导电元件端部凸出该缓冲层。

前述的基板结构及其制法中，于形成该导电元件之前，还包括形成导电柱于该电性接触垫上，以令该电性接触垫通过该导电柱结合该导电元件。例如，该导电柱的端部为连接垫，以结合该导电元件。

前述的基板结构及其制法中，还包括形成于该绝缘层的部分表面上或于该缓冲层的部分表面上的绝缘保护层。

前述的基板结构及其制法中，还包括形成金属层于该导电元件与该电性接触垫之间。

前述的基板结构及其制法中，该绝缘层的材质与缓冲层的材质为不相同。

由上可知，本发明的基板结构及其制法中，主要通过该缓冲层包围该导电元件，以于经过如回焊制程等高温作业时，该缓冲层可分散因热所产生的应力集中于该导电元件，且提供缓冲效果以抑制该应力，故相较于现有技术，本发明的基板结构能避免该导电元件出现破裂的情形，进而提高该基板结构的信赖性及产品的良率。

附图说明

图1为现有半导体封装件的剖面示意图；

图2A及图2B为本发明的基板结构的第一实施例的制法的剖面示意图；

图2C为图2B的另一实施例；

图3A为本发明的基板结构的第二实施例的制法的剖面示意图；

图3B及图3C为图3A的不同实施例；以及

图4为本发明的基板结构的第三实施例的制法的剖面示意图。

符号说明：

1 半导体封装件 10 硅中介板

10a 转接侧 10b 置晶侧

100 导电硅穿孔 11 线路重布结构

2,3,4 基板结构 20,40 基板本体

20a,40a,40b 外表面 200 电性接触垫

21,21a,21b 绝缘层 210 开孔

22 缓冲层 26 金属层

17,27,37 导电元件 33 导电柱

330 连接垫 35 绝缘保护层

350 开口 6 半导体芯片

60 电极垫 61 焊锡凸块

62 底胶 7 封装基板

70 焊垫 8 封装胶体

k 应力集中处。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

图2A至图2B为本发明的基板结构2的制法的第一实施例的剖面示意图。

如图2A所示，提供一基板本体20，其具有一外表面20a及至少一外露于该外表面20a的电性接触垫200。接着，形成至少一绝缘层21于该基板本体20的全部的外表面20a上，并使该电性接触垫200外露于该绝缘层21。之后，形成一导电元件27于外露的该电性接触垫200上。

于本实施例中，该基板本体20为绝缘板、金属板、或如晶圆、芯片、硅中介板、硅材、玻璃等的半导体板材。该基板本体20具有线路结构，其包含有介电层与设于该介电层上的线路层，如扇出(fan out)型重布线路层(redistribution layer，简称RDL)，且形成该线路层的材质为铜，而形成该介电层的材质为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。具体地，该基板本体20的最外侧的线路层具有该电性接触垫200。

此外，该绝缘层21依序形成于该基板本体20的全部的外表面20a上并形成有共同外露该电性接触垫200的开孔210。例如，该绝缘层21的材质可为氧化层或氮化层，如氧化硅(SiO₂)或氮化硅(Si_xN_y)。应可理解地，于该基板本体20的全部的外表面20a上亦可形成多层绝缘层21a,21b，且该些绝缘层21a,21b的材质可相同或不相同。

又，该基板本体20的外表面20a作为结合芯片的置晶侧，且该导电元件27为如金属凸块(铜凸块)或焊锡凸块的导电凸块，如微凸块(μ-bump)规格。另外，于该导电元件27与该电性接触垫200之间可形成有一金属层26。具体地，该金属层26形成于该开孔210中的电性接触垫200上，且延伸至该绝缘层21b的部分表面上，以供结合该导电元件27。

另外，该金属层26为凸块底下金属层(Under Bump Metal，简称UBM)，且形成该金属层26的材质例如为钛/铜/镍或钛/镍钒/铜，并可通过溅镀(sputter)或镀覆(plating)配合曝光显影的方式进行图案化制程，以形成该金属层26。然而，该金属层26的构造与材质种类繁多，并不限于上述。

如图2B所示，形成一缓冲层(buffer layer)22于该基板本体20的全部外表面20a上的绝缘层21(或绝缘层21b)上，以令该缓冲层22包覆该导电元件27，并使该导电元件27局部地(端部)凸出该缓冲层22，以供结合半导体元件、封装基板或电路板等的电子装置。

于本实施例中，先将绝缘材质的缓冲层22以涂布(coating)或压合(lamination)等方式覆盖该导电元件27的顶部，再以蚀刻、雷射、研磨或曝光显影等方式移除部分该缓冲层22，使该导电元件27端部凸出该缓冲层22。

此外，形成该缓冲层22的材质为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等。

又，于其它制法中，如图2C所示，亦可先形成该缓冲层22于该绝缘层21上且外露该电性接触垫200，再形成该金属层26与该导电元件27。

本发明的基板结构2的制法通过该缓冲层22包覆该导电元件27的周围，以当经过高温作业时(例如，该导电元件27经回焊后焊接至半导体芯片时)，该缓冲层22可分散因热所产生的应力集中于该导电元件27中，且提供缓冲效果以抑制该应力，故相较于现有技术，本发明的基板结构2能避免该导电元件27出现破裂的情形，进而提高该基板结构2的信赖性及产品的良率。

图3A至图3C为本发明的基板结构3的第二实施例的剖面示意图。本实施例与第一实施例的差异在于电性接触垫与导电元件间的连接结构，其它结构大致相同，故以下不再赘述相同处。

如图3A所示，于该电性接触垫200上可先形成有一导电柱33，该导电柱33为金属柱(如铜柱)，其形成于该绝缘层21a,21b的开孔210中，且该导电柱33的端部延伸形成于该绝缘层21b上以作为连接垫330。接着，对应该导电柱33周围的该绝缘层21b部分表面上形成有一外露该连接垫330的绝缘保护层35，以令该电性接触垫200通过该导电柱33(连接垫330)结合该金属层26及该导电元件37。之后，形成该缓冲层22于该绝缘层21b与该绝缘保护层35上，以令该缓冲层22包覆该导电元件37，并使该导电元件37局部地凸出该缓冲层22，以供结合半导体元件、封装基板或电路板等的电子装置。

此外，该绝缘保护层35形成有开口350，使该连接垫330外露于该绝缘保护层35的开口350，以结合该导电元件37(或该金属层26)。例如，该绝缘保护层35为聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)或苯环丁烯(Benzocyclclobutene，简称BCB)。

应可理解地，如图3B所示，也可先形成该缓冲层22于该绝缘层21b与该绝缘保护层35上，再形成该金属层26及该导电元件37。

又，该绝缘保护层35用以防止该金属层26(或该导电元件37)脱层。因此，如图3C所示，亦可先形成该缓冲层22于该绝缘层21b上，再形成该绝缘保护层35于该缓冲层22的局部表面上，之后再形成该金属层26于该绝缘保护层35上。

另外，该基板本体20的外表面20a作为非置晶侧，例如植球侧或转接侧，且该导电元件37为焊球，如C4bump规格。

本发明的基板结构3的制法通过该缓冲层22包覆该导电元件37，以当经过高温作业时(例如，该导电元件37经回焊后焊接至封装基板时)，该缓冲层22可分散因热所产生的应力集中于该导电元件37中，且提供缓冲效果以抑制该应力，故相较于现有技术，本发明的基板结构3能避免该导电元件37出现破裂的情形，进而提高该基板结构3的信赖性及产品的良率。

图4为本发明的基板结构4的制法的第三实施例的剖面示意图。本实施例为第一实施例与第二实施例的组合，故以下不再赘述相同处。

如图4所示，该基板本体40具有相对的两外表面40a,40b，其分别作为置晶侧与非置晶侧。

于本实施例中，该基板结构4的制法例如先制作完成该基板本体40的外表面40a(置晶侧)上的导电元件27及缓冲层22，如图2B所示的构造，以供结合如半导体芯片(如图1的半导体芯片6)的电子元件(图略)于该导电元件27上；接着，于该基板本体40的另一外表面40b(非置晶侧)上进行加工制程，即形成该导电柱33、绝缘保护层35、该导电元件37与另一缓冲层22，如图3A所示的构造，以供结合如封装基板的外部装置。

通过前述的制法，本发明还提供一种基板结构2,3,4，包括：一基板本体20,40、至少一绝缘层21,21a,21b、一导电元件27,37以及一缓冲层22。

所述的基板本体20,40具有一外表面20a,40a,40b及至少一外露于该外表面20a,40a,40b的电性接触垫200。

所述的绝缘层21,21a,21b形成于该基板本体20,40的全部的外表面20a,40a,40b上，并使该电性接触垫200外露于该绝缘层21,21a,21b。

所述的导电元件27,37形成于该电性接触垫200上。

所述的缓冲层22形成于该基板本体20,40的全部的外表面20a,40a,40b上的绝缘层21b上，以包围该导电元件27,37周围，并使该导电元件27,37局部地(端部)凸出该缓冲层22。

于一实施例中，该电性接触垫200通过至少一导电柱33结合该导电元件37。例如，该导电柱33的端部为连接垫330，以结合该导电元件37。

于一实施例中，于该绝缘层21,21b的部分表面上或于该缓冲层22的部分表面上形成有一绝缘保护层35。

于一实施例中，所述的基板结构2,3,4还包括一形成于该导电元件27,37与该电性接触垫200之间的金属层26。

于一实施例中，该绝缘层21,21a,21b的材质与缓冲层22的材质为不相同。

综上所述，本发明的基板结构通过该缓冲层包围该导电元件的设计，以避免热应力集中而使该导电元件出现破裂的情形，故能提高该基板结构的信赖性及产品的良率。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。