半导体结构的形成方法与流程

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术：

随着半导体技术的不断进步，半导体器件向着高集成度、高质量的方向发展，半导体器件的特征尺寸相应减小。

半导体器件特征尺寸的减小，特别是栅极结构宽度的减小，使栅极结构下方沟道的长度不断减小。晶体管中沟道长度的减小增加了应力层之间电荷穿通的可能性，并容易引起沟道漏电流。为了减小沟道漏电流，半导体结构的形成过程中，往往用硅锗作为PMOS晶体管应力层的材料，硅锗能够为PMOS晶体管的沟道提供压应力，从而减小沟道漏电流。

然而，现有的半导体结构的形成方法形成的半导体结构仍然存在漏电流较大的缺点。

技术实现要素：

本发明解决的问题是提供一种半导体结构的形成方法，能够减小漏电流，改善半导体结构性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成第一栅极结构；在所述第一栅极结构两侧的基底中形成第一应力层，所述第一应力层中具有第一掺杂离子；在所述第一应力层上形成介质层；形成所述介质层之后，进行第一退火处理，所述第一退火处理用于激活所述第一掺杂离子。

可选的，所述第一应力层的材料为硅锗或碳硅。

可选的，所述第一退火处理的工艺参数包括：退火温度为1100℃～1250℃；所述第一退火处理为激光退火。

可选的，通过第一外延生长工艺形成所述第一应力层，并在所述第一外延生长工艺的过程中，通过第一原位掺杂工艺在所述第一应力层中掺入所述第一掺杂离子。

可选的，所述介质层的材料为氧化硅。

可选的，形成所述介质层的工艺包括化学气相沉积工艺。

可选的，进行第一退火之前，还包括：对所述第一应力层进行第一补充离子注入，在所述第一应力层中注入第一补充离子。

可选的，所述第一补充离子为硼离子。

可选的，所述基底包括：第一区域和第二区域；所述第一栅极结构位于所述第一区域基底上；进行所述第一退火处理之前，所述形成方还包括：在所述第二区域基底上形成第二栅极结构；在所述第二应力层两侧基底中形成第二应力层。

可选的，形成所述第一应力层之后，在所述第二栅极结构两侧的基底中形成第二应力层，所述第二应力层中具有第二掺杂离子。

可选的，形成所述第一应力层之后，形成所述第二应力层之前，还包括：进行第二退火处理，所述第二退火处理用于使所述第一掺杂离子在所述第一应力层中分布均匀。

可选的，所述第二退火处理的工艺参数包括：退火温度为900℃～1100℃；所述第二退火处理为尖峰退火。

可选的，所述第二应力层的材料为硅或碳硅。

可选的，通过第二外延生长工艺形成所述第二应力层，并在所述第二外延生长工艺的过程中，通过第二原位掺杂工艺在所述第二应力层中掺入所述第二掺杂离子。

可选的，形成所述第一应力层之前，还包括：在所述第二区域基底上形成第一保护层；形成所述第二应力层之前，还包括：在所述第一区域基底上形成第二保护层；去除所述第一区域基底上的第一保护层。

可选的，形成所述第二保护层的步骤包括：在所述第一保护层和所述第一区域基底上形成初始第二保护层；去除所述第二区域基底上的初始第二保护层，形成第二保护层。

可选的，还包括：形成所述初始第二保护层之后，去除所述第二区域基底上的初始第二保护层之前，对所述第一应力层进行第二退火处理。

可选的，进行所述第二退火处理之前，形成第二保护层之后，还包括：对所述第二应力层进行第二补充离子注入，在所述第二应力层中注入第二补充离子。

可选的，所述第二补充离子为磷离子或砷离子。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案提供的半导体结构的形成方法中，在所述第一应力层上形成介质层之后，进行第一退火处理。在所述第一退火处理过程中，所述介质层能够抑制所述第一应力层在垂直于介质层与基底的接触面的方向上的生长空间，从而能够抑制所述第一应力层在垂直于介质层与基底的接触面的方向上的变形，减小第一应力层与所述第一应力层周围基底之间的错位。因此，所述介质层能够减小第一应力层在垂直于介质层与基底的接触面的方向上的应力的释放，从而能够抑制第一应力与基底之间出现裂缝，减少所形成半导体结构的漏电流，并增强半导体器件的驱动能力，改善半导体结构性能。

进一步，所述第二退火处理在形成所述第二应力层之前进行，能够抑制第二应力层中的第二掺杂离子的扩散，从而能够减小所形成半导体结构的漏电流，抑制短沟道效应。

进一步，形成所述初始第二保护层之后，进行所述第二退火处理。在所述第二退火处理过程中，所述初始第二保护层能够阻挡所述第一掺杂离子向周围环境中扩散，从而能够减少第一掺杂离子的损耗。

附图说明

图1至图4是一种半导体结构的形成方法各步骤的结构示意图；

图5至图16是本发明半导体结构的形成方法一实施例各步骤的结构示意图。

具体实施方式

半导体结构的形成方法存在诸多问题，例如：所形成的半导体结构的漏电流较大。

现结合一种半导体结构的形成方法，分析所形成的半导体结构的漏电流较大的原因：

图1至图4是一种半导体结构的形成方法各步骤的结构示意图。

请参考图1，提供基底，所述基底包括：衬底100和位于所述衬底100上的鳍部102。

继续参考图1，在所述鳍部102之间的衬底100上形成隔离结构101，所述隔离结构101覆盖所述鳍部102部分侧壁表面。

请参考图2，形成横跨所述鳍部102的栅极结构110，所述栅极结构110覆盖所述鳍部102部分侧壁和顶部表面。

请参考图3，在所述栅极结构110两侧的鳍部102中形成应力层120。

所述应力层120的材料为含有硼离子的硅锗。

请参考图4，对所述应力层120进行退火处理。

其中，为了降低所形成晶体管的短沟道效应，所述应力层120的材料为含有硼离子的硅锗。硅锗中锗原子的晶格常数较大，能够为所形成的晶体管沟道提供压应力，从而减小所形成晶体管的短沟道效应。

然而，在进行所述退火处理的过程中，退火温度较高(1200℃～1250℃)接近硅锗的熔点，从而容易导致应力层120转变为固溶态，体积增加，导致应力层120与鳍部102的变形不匹配，从而在所述应力层120与鳍部102的接触处产生过大的应力，应力的释放引起应力层120与应力层102周围鳍部102发生错位，使应力层120与鳍部102之间产生裂缝。进而容易增加所形成晶体管的漏电流。

为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供基底；在所述基底上形成第一栅极结构；在所述第一栅极结构两侧的基底中形成第一应力层，所述第一应力层中具有第一掺杂离子；在所述第一应力层上形成介质层；形成所述介质层之后，进行第一退火处理，所述第一退火处理用于激活所述第一掺杂离子。

其中，在所述第一应力层上形成介质层之后，进行第一退火处理。在所述第一退火处理过程中，所述介质层能够抑制所述第一应力层在垂直于介质层与基底的接触面的方向上的生长空间，从而能够抑制所述第一应力层在垂直于介质层与基底的接触面的方向上的变形，减小第一应力层与所述第一应力层周围基底之间的错位。因此，所述介质层能够减小第一应力层在垂直于介质层与基底的接触面的方向上的应力的释放，从而能够抑制第一应力与基底之间出现裂缝，减少所形成半导体结构的漏电流，并增强半导体器件的驱动能力，改善半导体结构性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图5至图16是本发明半导体结构的形成方法一实施例各步骤的结构示意图。

请参考图5，提供基底。

本实施例中，所述基底包括：第一区域I和第二区域II。

本实施例中，所述基底用于形成鳍式场效应晶体管。在其他实施例中，所述基底还可以用于形成平面晶体管。

本实施例中，所述第一区域I用于形成PMOS晶体管；所述第二区域II用于形成NMOS晶体管。在其他实施例中，所述第一区域还可以用于形成NMOS晶体管，所述第二区域还可以用于形成PMOS晶体管。

本实施例中，所述基底包括：衬底200；位于所述第一区域I衬底200上的第一鳍部201；位于所述第二区域II衬底200上的第二鳍部202。

本实施例中，形成所述基底的步骤包括：提供初始衬底；图形化所述初始衬底，形成衬底200，位于第一区域I衬底200上的第一鳍部201以及位于所述第二区域II衬底200上的第二鳍部202。

本实施例中，所述初始衬底的材料为硅。在其他实施例中，所述初始衬底还可以为锗衬底、硅锗衬底、绝缘体上硅或绝缘体上锗等半导体衬底。

本实施例中，所述第一鳍部201和第二鳍部202位于所述衬底200表面。在其他实施例中，所述第一鳍部、第二鳍部与所述衬底之间还可以具有氧化层。

本实施例中，所述第一鳍部201和第二鳍部202的材料为硅。在其他实施例中，所述第一鳍部和第二鳍部的材料还可以为锗或硅锗。

形成基底之后，所述形成方法还包括：在所述衬底上200上形成隔离结构203，所述隔离结构203覆盖所述第一鳍部201和第二鳍部202部分侧壁表面。

所述隔离结构203用于实现不同半导体器件之间的电绝缘。

本实施例中，所述隔离结构201的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮氧化硅。

请参考图6，在所述基底上形成第一栅极结构211。

本实施例中，所述基底包括：第一区域I和第二区域II。所述第一栅极结构211位于所述第一区域I基底上。所述第二区域II基底上具有第二栅极结构212。

具体的，本实施例中，所述第一栅极结构211横跨所述第一鳍部201，所述第一栅极结构211覆盖第一鳍部201部分侧壁和顶部表面；所述第二栅极结构212横跨所述第二鳍部202，所述第二栅极结构212覆盖第二鳍部202部分侧壁和顶部表面。

本实施例中，所述第一栅极结构211包括：横跨所述第一鳍部201的第一栅介质层，所述第一栅介质层覆盖所述第一鳍部201部分侧壁和顶部表面；位于所述第一栅介质层上的第一栅极。

所述第二栅极结构212包括：横跨所述第二鳍部202的第二栅介质层，所述第二栅介质层覆盖所述第二鳍部202部分侧壁和顶部表面；位于所述第二栅介质层上的第二栅极。

形成所述第一栅极结构211和第二栅极结构212之后，所述形成方法还包括：在所述第一栅极结构211侧壁表面形成第一侧墙；在所述第二栅极结构212侧壁表面形成第二侧墙；以所述第一侧墙和第一栅极结构211为掩膜，在所述第一栅极结构211两侧的第一鳍部201中形成第一轻掺杂区；以所述第二侧墙和第二栅极结构212为掩膜，在所述第二栅极结构212两侧的第二鳍部202中形成第二轻掺杂区。

后续在所述第一栅极结构211两侧的第一鳍部201中形成第一应力层，所述第一应力层中具有第一掺杂离子，具体如图7和图8所示。

请参考图7，在所述第二区域II基底表面形成第一保护层221。

所述第一保护层221用于在后续形成第一应力层的过程中，保护第二区域II基底，避免在第二区域II基底中形成第一应力层。

本实施例中，所述第一保护层211还位于所述第二栅极结构212顶部和侧壁表面。在其他实施例中，所述第一保护层还可以仅位于所述第二区域基底表面。

本实施例中，所述第一保护层221的材料为氮化硅。在其他实施例中，所述第一保护层的材料还可以为氧化硅或氮氧化硅。

本实施例中，形成所述第一保护层221的步骤包括：形成覆盖第一区域I基底和第二区域II基底的初始第一保护层；在所述第二区域II初始第一保护层上形成图形化的第一光刻胶(图中未示出)；以所述第一光刻胶为掩膜对所述初始第一保护层进行刻蚀，去除所述第一区域I基底上的初始第一保护层，形成第一保护层；去除所述第一区域I基底上的初始第一保护层之后，去除所述光刻胶。

请参考图8，形成所述第一保护层221之后，在所述第一栅极结构211两侧的基底中形成第一应力层231。

本实施例中，所述第一应力层231位于所述第一栅极结构211两侧的第一鳍部201中。

本实施例中，所述第一应力层231的材料为硅锗。硅锗中的锗原子的晶格常数大于所述第一鳍部201材料的晶格常数，能够为所形成的晶体管提供压应力，从而减小所形成晶体管的漏电流。在其他实施例中，所述第一区域用于形成NMOS晶体管，所述第一应力层的材料还可以为碳硅。

本实施例中，形成所述第一应力层231的步骤包括：在所述第一栅极结构211两侧的第一鳍部201中形成第一凹槽；在所述第一凹槽中形成所述第一应力层231。

本实施例中，通过第一外延生长工艺在所述第一凹槽中形成所述第一应力层231，并在所述第一外延生长工艺的过程中，通过第一原位掺杂工艺在所述第一应力层231中掺入第一掺杂离子。

本实施例中，通过第一原位掺杂工艺对所述第一应力层231进行掺杂，对所述第一应力层231的损耗小。在其他实施例中，还可以通过离子注入工艺对所述第一应力层进行掺杂。

本实施例中，所述第一掺杂离子为硼离子或BF₂^-离子。

请参考图9，形成所述第一应力层231之后，对所述第一应力层231进行第一补充离子注入，在所述第一应力层231中注入第一补充离子。

所述第一补充离子注入用于补偿因扩散引起的第一应力层231表面第一掺杂离子的损失。

在对所述第一应力层231进行第一补充离子注入的过程中，所述第二鳍部202上具有第一保护层221，能够防止第二鳍部202中注入第一补充离子。

本实施例中，所述第一补充离子与所述第一掺杂离子的导电类型相同。具体的，所述第一补充离子为硼离子或BF₂^-离子。

需要说明的是，在其他实施例中，还可以不对所述第一应力层进行所述第一补充离子注入。

后续形成第一应力层231之后，对所述第一应力层231进行第二退火处理；在所述第一区域I基底上形成第二保护层。

本实施例中，形成所述第二保护层的步骤包括：在所述第一区域I基底和所述第一保护层221上形成初始第二保护层；去除所述第一保护层221上的初始第二保护层，形成第二保护层。形成所述初始第二保护层之后，对所述初始第二保护层进行刻蚀之前，对所述第一应力层231进行第二退火处理。具体的，对所述第一应力层231进行第二退火处理；在所述第一区域I基底上形成第二保护层220的步骤如图10至图12所示。

需要说明的是，本实施例中，在形成所述初始第二保护层240之后，去除所述第一保护层221上的初始第二保护层240之前，对所述第一应力层231进行第二退火处理。在其他实施例中，还可以在形成所述第二保护层之后，进行所述第二退火处理。

请参考图10，在所述第一区域I基底和所述第一保护层221上形成初始第二保护层240。

所述初始第二保护层240用于后续形成第二保护层。

本实施例中，所述初始第二保护层240的材料与所述第一保护层221的材料相同。材料相同的初始第二保护层240与第一保护层221后续能够通过同一刻蚀工艺进行刻蚀，从而能够简化工艺流程。具体的，所述初始第二保护层的材料为氮化硅。在其他实施例中，所述初始第二保护层的材料还可以为氮氧化硅。

本实施例中，通过化学气相沉积工艺形成所述初始第二保护层240。在其他实施例中，还可以通过物理气相沉积工艺形成所述初始第二保护层。

请参考图11，形成所述初始第二保护层240之后，对所述第一应力层231进行第二退火处理。

所述第二退火处理用于使所述第一掺杂离子和所述第一补充掺杂离子在所述第一应力层231中均匀分布。

所述第一应力层231的材料为含硼离子或BF₂^-的硅锗，锗原子对所述第一掺杂离子的扩散具有阻挡作用，因此，在所述第二退火处理过程中，所述第一掺杂离子不容易扩散进入所形成晶体管的沟道中，从而不容易影响所形成半导体结构的性能。

需要说明的是，本实施例中，在形成所述第二初始保护层240之后，进行所述第二退火处理。所述第二初始保护层220能够在所述第二退火处理过程中，阻挡所述第一掺杂离子和所述第一补充掺杂离子向外界环境扩散，从而能够减少第一掺杂离子和所述第一补充掺杂离子的损耗。

在其他实施例中，还可以在形成所述初始第二保护层之后，第一补充离子注入之后，对所述第一应力层进行第二退火处理。

如果所述第二退火处理的退火温度过低，不容易使所述第一掺杂离子和所述第一补充离子在所述第一应力层中分布均匀；如果所述第二退火的退火温度过高，容易使第一应力层变形过大，从而导致第一应力层与所述基底的变形不匹配，使第一应力层与第一应力层周围的基底之间产生裂缝。具体的，所述第二退火处理的退火温度为900℃～1100℃。

如果所述第二退火处理的退火时间过长，容易使所述第一掺杂离子进入所形成晶体管沟道中，从而影响所形成半导体结构性能。具体的，所述第二退火处理为尖峰退火。

请参考图12，去除所述第一保护层221上的初始第二保护层240(如图11所示)，形成第二保护层241。

所述第二保护层241用于在后续形成所述第二应力层的过程中，保护所述第一鳍部201，避免在所述第一鳍部201上形成第二应力层。

本实施例中，去除所述第一保护层221上的初始第二保护层240的步骤包括：在所述第一区域I初始第二保护层240上形成第二光刻胶(图中未示出)；以所述第二光刻胶为掩膜对所述初始第二保护层240进行刻蚀，去除所述第二区域II的初始第二保护层240，形成第二保护层241。

本实施例中，对所述初始第二保护层240进行刻蚀的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。

后续形成第二应力层之前，还包括去除所述第二鳍部202上的第一保护层221。

本实施例中，通过刻蚀工艺去除所述第二鳍部202上的第一保护层221。

需要说明的是，所述第一保护层221与所述初始第二保护层240的材料相同，因此，本实施例中，通过同一刻蚀工艺对所述初始第二保护层240和所述第一保护层221进行刻蚀，去除所述第二区域II基底上的第一保护层221和初始第二保护层240。

请参考图13，形成所述第二保护层241之后，在所述第二栅极结构212两侧的基底中形成第二应力层232，所述第二应力层232中具有第二掺杂离子。

需要说明的是，在所述第二退火处理之后，形成所述第二应力层232，能够在第二退火处理过程中，避免所述第二掺杂离子扩散进入所晶体管的沟道中，从而能够改善所形成的半导体结构性能。

本实施例中，所述第二应力层232位于所述第二栅极结构212两侧的第二鳍部202中。

本实施例中，形成所述第二应力层232的步骤包括：在所述第二栅极结构212两侧的第二鳍部202中形成第二凹槽；在所述第二凹槽中形成所述第二应力层232。

本实施例中，通过第二外延生长工艺形成所述第二应力层232，并在所述第二外延生长工艺的过程中，通过第二原位掺杂工艺在所述第二应力层232中掺入第二掺杂离子。

第二原位掺杂工艺对所述第二鳍部202的损伤小。在其他还可以通过离子注入工艺对所述第二应力层进行掺杂。

本实施例中，所述第二掺杂离子为磷离子或砷离子。

本实施例中，所述第二应力层232的材料为硅，硅的形成工艺简单。在其他实施例中，所述第二应力层的材料还可以为碳硅。

请参考图14，对所述第二应力层232进行第二补充离子注入，在所述第二应力层232中注入第二补充离子。

所述第二离子用于补偿由于扩散引起的第二应力层231表面的第二掺杂离子的损耗。

本实施例中，所述第二补充离子与所述第二掺杂离子的导电类型相同。具体的，第二补充离子为磷离子或砷离子。

请参考图15，在所述第一应力层231上形成介质层250。

所述介质层250用于实现所形成晶体管与外部电路的电隔离。

本实施例中，所述介质层250的材料为氧化硅。在其他实施例中，所述介质层的材料还可以为氮氧化硅。

本实施例中，形成所述介质层250的工艺包括化学气相沉积工艺。在其他实施例中，形成所述介质层的工艺还可以包括原子层沉积工艺或物理气相沉积工艺。

请参考图16，形成所述介质层250之后，进行第一退火处理，所述第一退火处理用于激活所述第一掺杂离子。

本实施例中，所述第一退火处理用于激活所述第一掺杂离子和所述第二掺杂离子，使所述第一掺杂离子占据第一应力层231的晶格位，并使第一掺杂离子与所述第一应力层231原子能够成键；同时，使所述第二掺杂离子占据第二应力层232晶格位，并第二掺杂离子与第二应力层232原子成键。

在所述第一退火处理的过程中，所述介质层250能够抑制所述第一应力层231在垂直于介质层250与基底的接触面的方向上的生长空间，从而能够抑制所述第一应力层231在垂直于介质层250与基底的接触面的方向上的变形，减小第一应力层231与所述第一应力层231周围基底之间的错位，从而减小第一应力层231在垂直于250与基底的接触面的方向上的应力的释放，进而能够抑制所述第一应力层231与基底之间出现裂缝，减少所形成半导体结构的漏电流，并增强半导体器件的驱动能力，改善半导体结构性能。

此外，本实施例中，在所述第一退火处理的过程中，所述介质层250能够抑制所述第二应力层232在垂直于介质层250与基底的接触面的方向上的生长空间，从而能够抑制所述第二应力层232在垂直于介质层250与基底的接触面的方向上的变形，减小第二应力层232与所述第二应力层232周围基底之间的错位，从而减小第二应力层232在垂直于250与基底的接触面的方向上的应力的释放，进而能够抑制所述第二应力层232与基底之间出现裂缝，减少所形成半导体结构的漏电流，并增强半导体器件的驱动能力，改善半导体结构性能。

如果所述第一退火处理的退火温度过低，不容易激活所述第一掺杂离子和所述第二掺杂离子；如果所述第一退火处理的退火温度过高，容易增加所述第一应力层231和所述第二应力层232的变形。具体的，本实施例中，所述第一退火处理的退火温度为1100℃～1250℃。

本实施例中，所述第一退火处理的退火时间过长，容易增加所述第一应力层231和所述第二应力层232的变形；如果所述第一退火处理的退火时间过短，很难激活所述第一掺杂离子和所述第二掺杂离子。具体的，所述第一退火处理为激光退火。

综上，实施例的半导体结构的形成方法中，在所述第一应力层上形成介质层之后，进行第一退火处理。在所述第一退火处理过程中，所述介质层能够抑制所述第一应力层在垂直于介质层与基底的接触面的方向上的生长空间，从而能够抑制所述第一应力层在垂直于介质层与基底的接触面的方向上的变形，减小第一应力层与所述第一应力层周围基底之间的错位。因此，所述介质层能够减小第一应力层在垂直于介质层与基底的接触面的方向上的应力的释放，从而能够抑制第一应力与基底之间出现裂缝，减少所形成半导体结构的漏电流，并增强半导体器件的驱动能力，改善半导体结构性能。

进一步，所述第二退火处理在形成所述第二应力层之前进行，能够抑制第二应力层中的第二掺杂离子的扩散，从而能够减小所形成半导体结构的漏电流，抑制短沟道效应。

进一步，形成所述初始第二保护层之后，进行所述第二退火处理。在所述第二退火处理过程中，所述初始第二保护层能够阻挡所述第一掺杂离子向周围环境中扩散，从而能够减少第一掺杂离子的损耗。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。