具有TSV结构的多重堆叠器件的制作方法

实施方式涉及具有硅通孔(through-siliconvia，tsv)结构的多重堆叠器件(multi-stackeddevice)。

背景技术：

已经以各种方式对其中多个半导体器件堆叠以形成系统的多重堆叠器件进行了研究。例如，已经提出一种多重堆叠半导体器件，其中图像传感器、逻辑器件和存储器件堆叠以形成系统。该多重堆叠器件中的半导体器件必须电连接到彼此。已经提出使用硅通孔(tsv)结构作为电连接多重堆叠器件中的半导体器件的方法，其是稳定的并具有最快的响应速度。然而，需要非常先进的光刻技术和蚀刻技术来形成垂直地穿过至少两个半导体器件的tsv结构。具体地，形成穿过几十微米至几百微米厚的半导体基板和多个绝缘层的tsv结构是非常困难的。

技术实现要素：

实施方式提供一种具有硅通孔(tsv)结构的多重堆叠器件。

另一些实施方式提供一种形成具有tsv结构的多重堆叠器件的方法。

根据实施方式的一方面，一种多重堆叠器件包括：下部器件，具有下基板、在下基板上的第一绝缘层以及在第一绝缘层上的硅通孔(tsv)焊盘；中间器件，具有中间基板、在中间基板上的第二绝缘层以及在第二绝缘层上的第一tsv凸块；上部器件，具有上基板、在上基板上的第三绝缘层以及在第三绝缘层上的第二tsv凸块；以及tsv结构，配置为穿过上基板、第三绝缘层、第二绝缘层以及中间基板以与第一tsv凸块、第二tsv凸块和tsv焊盘连接。中间器件包括在中间基板和tsv结构的下部之间的绝缘的第一tsv间隔物。上部器件包括在上基板和tsv结构的上部之间的绝缘的第二tsv间隔物。tsv结构的侧表面与第二绝缘层和第三绝缘层直接接触。

根据实施方式的另一方面，一种多重堆叠器件包括：下部器件，具有下基板、在下基板上的多个第一绝缘层以及在第一绝缘层上的tsv焊盘；中间器件，具有中间基板、配置为穿过中间基板的绝缘的第一tsv间隔物、在中间基板上的多个第二绝缘层以及在第二绝缘层上的第一tsv凸块；上部器件，具有上基板、配置为穿过上基板的绝缘的第二tsv间隔物、在上基板上的多个第三绝缘层、以及在第三绝缘层上的第二tsv凸块；以及tsv结构，配置为穿过上基板、所述多个第三绝缘层、所述多个第二绝缘层以及中间基板以与第二tsv凸块和tsv焊盘接触。第一tsv间隔物使中间基板与tsv结构电绝缘，第二tsv间隔物使上基板与tsv结构电绝缘。第一tsv结构和第二tsv结构彼此间隔开。

根据实施方式的另一方面，一种多重堆叠器件包括：下部器件，具有下基板、在下基板上的第一绝缘层以及在第一绝缘层上的硅通孔(tsv)焊盘；中间器件，具有中间基板、在中间基板上的第二绝缘层以及在第二绝缘层上的第一tsv凸块；上部器件，具有上基板、在上基板上的第三绝缘层以及在第三绝缘层上的第二tsv凸块；以及tsv结构，配置为穿过上基板、第三绝缘层、第二绝缘层以及中间基板以与第一tsv凸块、第二tsv凸块和tsv焊盘电连接。中间器件包括在中间基板和tsv结构之间的绝缘的第一tsv间隔物，上部器件包括在上基板和tsv结构之间的绝缘的第二tsv间隔物。第三绝缘层在垂直地彼此间隔开的第一tsv间隔物和第二tsv间隔物之间。

附图说明

通过参照附图详细描述示范性实施方式，各特征对于本领域技术人员来说将变得明显，附图中：

图1a至1f示出根据各个实施方式的多重堆叠器件的纵向截面图；

图2a至2c示出根据各个实施方式的硅通孔(tsv)结构的沿图1a的线i-i'和ii-ii'截取的截面图和纵向截面图；

图3a至3c示出根据一个实施方式的形成下部器件的方法中的阶段；

图4a至4g示出根据一个实施方式的形成中间器件的方法中的阶段；

图5a至5g示出根据一个实施方式的形成上部器件的方法中的阶段；以及

图6a至6d示出根据一个实施方式的通过堆叠下部器件、中间器件和上部器件来形成多重堆叠器件的方法中的阶段。

具体实施方式

图1a至1f是概念地示出根据各个实施方式的多重堆叠器件(10a至10f)的纵向截面图。

参照图1a，根据一个实施方式的多重堆叠器件10a可以包括：多重堆叠的下部器件100a、中间器件200a和上部器件300a；以及硅通孔(tsv)结构400，穿过上部器件300a和中间器件200a以电连接下部器件100a、中间器件200a和上部器件300a。例如，下部器件100a可以包括存储器例如动态随机存取存储器(dram)，中间器件200a可以包括逻辑器件例如微处理器，上部器件300a可以包括传感器例如图像传感器。

下部器件100a可以包括形成在下基板101中的多个隔离区105和掩埋单元栅结构110、以及形成在下基板101上的外围栅结构115、位线结构120、绝缘层141至145、存储结构130、下金属层151至153、下tsv过孔插塞163、下tsv焊盘173和下钝化层148。单元栅结构110、位线结构120和存储结构130可以在单元区域ca中，外围栅结构115、下tsv过孔插塞163和下tsv焊盘173可以在外围区域pa中。绝缘层141至145可以包括下层间绝缘层141、模制绝缘层142、中间层间绝缘层143、盖绝缘层144和上层间绝缘层145。

下基板101可以包括半导体基板诸如硅基板、硅锗基板和绝缘体上硅(soi)基板中的一种。隔离区105可以包括填充在沟槽中的硅氧化物。例如，隔离区105可以具有浅沟槽隔离(sti)的形状。

每个单元栅结构110可以包括形成在栅沟槽中的单元栅绝缘层111、单元栅电极112和单元栅盖层113。单元栅绝缘层111可以共形地形成在栅沟槽的内壁上，单元栅电极112的下表面和侧表面可以被单元栅绝缘层111围绕。单元栅盖层113可以形成在单元栅绝缘层111和单元栅电极112上以填充栅沟槽。单元栅绝缘层111可以包括硅氧化物或金属氧化物，单元栅电极112可以包括导电的金属阻挡材料和金属电极材料。单元栅盖层113可以包括硅氮化物。

每个外围栅结构115可以包括形成在下基板101上的外围栅绝缘层116和外围栅电极117。外围栅绝缘层116可以包括硅氧化物或金属氧化物，外围栅电极117可以包括导电的金属阻挡材料和金属电极材料。

位线结构120可以形成在下基板101上且在单元栅结构110之间。每个位线结构120可以包括位线接触插塞121和位线电极122。位线接触插塞121可以包括导体诸如例如掺杂的硅、金属、金属硅化物或金属化合物。位线电极122可以包括导体，诸如金属、金属合金或金属化合物。

每个存储结构130可以包括存储接触插塞131和存储节点132。存储接触插塞131可以垂直地(即，沿堆叠方向)穿过下层间绝缘层141以电连接下基板101和存储节点132。存储接触插塞131可以包括掺杂的硅、金属或金属化合物。存储节点132可以垂直地穿过模制绝缘层142以与存储接触插塞131连接。存储节点132可以包括掺杂的硅或金属。

下层间绝缘层141可以覆盖位线结构120和外围栅结构115，并围绕存储接触插塞131的侧表面。模制绝缘层142可以围绕存储节点132的侧表面。下层间绝缘层141可以与存储接触插塞131共平面，并且模制绝缘层142可以与存储节点132共平面。中间层间绝缘层143可以形成在模制绝缘层142与下金属层151至153之间。下层间绝缘层141、模制绝缘层142和中间层间绝缘层143可以包括硅氧化物或硅氮化物。

下金属层151至153可以形成在中间层间绝缘层143上。例如，下金属层151至153可以包括在单元区域ca中的下单元金属层151以及在外围区域pa中的下外围金属层152和下tsv互连153。下金属层151、152和153可以包括互连形状，例如具有水平延伸部、圆形焊盘形状或多边形焊盘形状。

盖绝缘层144可以围绕下金属层151至153的侧表面和/或与下金属层151至153共平面。盖绝缘层144可以包括硅氮化物或硅氧化物。上层间绝缘层145可以覆盖盖绝缘层144和下金属层151至153。上层间绝缘层145可以包括硅氧化物、硅氮化物或其组合。

下tsv过孔插塞163可以穿过上层间绝缘层145以使下tsv互连153与下tsv焊盘173连接。下tsv过孔插塞163可以包括金属或金属化合物。

下tsv焊盘173可以与下tsv互连153和下tsv过孔插塞163一起布置。下tsv焊盘173可以包括金属，例如铜(cu)。

下钝化层148可以围绕下tsv焊盘173的侧表面。下钝化层148可以与下tsv焊盘173共平面。下钝化层148可以包括硅氧化物以接合到中间器件200a。

中间器件200a可以包括：在中间基板201中的多个隔离区205和下tsv间隔物280；在中间基板201上的逻辑栅结构210、绝缘层241、243和245、中间金属层251至253、中间过孔插塞261和263、中间凸块271和273以及中间钝化层248；以及后表面钝化层249。绝缘层241至245可以包括下层间绝缘层241、中间层间绝缘层243和上层间绝缘层245。中间金属层251至253可以包括在单元区域ca中的中间单元金属层251以及在外围区域pa中的中间外围金属层252和中间tsv互连253。中间过孔插塞261和263可以包括中间单元过孔插塞261和中间tsv过孔插塞263。中间凸块271和273可以包括在单元区域ca中的中间单元凸块271和在外围区域pa中的中间tsv凸块273。

中间基板201可以包括半导体基板诸如硅基板、硅锗基板和soi基板中的一种。隔离区205可以包括硅氧化物并具有sti的形状。

下tsv间隔物280可以形成在中间基板201和tsv结构400之间。例如，下tsv间隔物280可以仅形成在中间基板201中。下tsv间隔物280可以包括绝缘材料，例如硅氧化物或硅氮化物。下tsv间隔物280可以围绕tsv结构400的侧表面的一部分以使tsv结构400与中间基板201的块体区域电绝缘。

每个逻辑栅结构210可以包括在中间基板201上的逻辑栅绝缘层211和逻辑栅电极212。逻辑栅绝缘层211可以包括硅氧化物或金属氧化物。逻辑栅电极212可以包括金属化合物或金属。

下层间绝缘层241可以覆盖逻辑栅结构210。

中间金属层251至253可以包括在单元区域ca中的中间单元金属层251以及在外围区域pa中的中间外围金属层252和中间tsv互连253。中间金属层251至253可以具有互连形状和/或焊盘形状。中间金属层251至253可以包括金属或金属化合物。

中间层间绝缘层243可以围绕中间金属层251至253的侧表面。中间层间绝缘层243可以包括硅氮化物或硅氧化物。

上层间绝缘层245可以在中间层间绝缘层243和中间金属层251至253上。上层间绝缘层245可以包括硅氧化物、硅氮化物或其组合。

垂直穿过上层间绝缘层245的中间过孔插塞261和263可以包括连接到中间单元金属层251的中间单元过孔插塞261以及连接到中间tsv互连253的中间tsv过孔插塞263。

中间凸块271和273可以包括在中间单元过孔插塞261上的中间单元凸块271以及在中间tsv过孔插塞263上的中间tsv凸块273。中间过孔插塞261和263以及中间凸块271和273可以包括金属(例如铜(cu)或钨(w))或金属化合物。

中间钝化层248可以围绕中间凸块271和273的侧表面。中间钝化层248可以包括硅氧化物以接合到上部器件300a。

后表面钝化层249可以形成在中间基板201的底表面上。后表面钝化层249可以包括硅氧化物以接合到下部器件100a的下钝化层148。

上部器件300a可以包括：在上基板301中的光电二极管303、隔离区305和上tsv间隔物380；在上基板301的底表面(即面对中间器件200a的表面)上的晶体管310、绝缘层341、343和345、金属层351至353、上过孔插塞361和363、上凸块371和373以及上钝化层348；以及在上基板301的顶表面上的抗反射层391、器件盖层392、滤色器393和微透镜394。上部器件300a可以设置为使得上基板301面朝上并且绝缘层341、343和345面朝下，即绝缘层341、343和345在上基板301和中间器件200a之间。

上基板301可以包括半导体基板诸如硅基板、硅锗基板和soi基板中的一种。隔离区305可以包括硅氧化物并具有sti的形状。每个光电二极管303可以包括n掺杂区和p掺杂区。

上tsv间隔物380可以在上基板301和tsv结构400之间。例如，上tsv间隔物380可以仅形成在上基板301中。上tsv间隔物380可以包括绝缘材料，诸如硅氧化物或硅氮化物。上tsv间隔物380可以围绕tsv结构400的侧表面的一部分以使tsv结构400与上基板301的块体区域电绝缘。

下tsv间隔物280和上tsv间隔物380可以彼此垂直地间隔开，即沿堆叠方向分离。换言之，下tsv间隔物280和上tsv间隔物380可以是不连续的。下tsv间隔物280和上tsv间隔物130的仅一部分可以在竖直方向上交叠。中间器件200a的绝缘层241、243、245和248以及上部器件300a的绝缘层341、343、345和348可以插置在下tsv间隔物280和上tsv间隔物380之间。

晶体管310可以包括在上基板301上的晶体管绝缘层311和晶体管电极312。晶体管绝缘层311可以包括硅氧化物或金属氧化物，晶体管电极312可以包括掺杂的硅、金属、金属硅化物或金属化合物。

绝缘层341、343和345可以包括下层间绝缘层341、中间层间绝缘层343和上层间绝缘层345。为了便于理解，下层间绝缘层341被示出在上侧以靠近上基板301，上层间绝缘层345被示出在下侧以远离上基板301。下层间绝缘层341可以覆盖晶体管310。中间层间绝缘层343可以围绕金属层351、352和353的侧表面。中间层间绝缘层343可以与金属层351、352和353共平面。中间层间绝缘层343可以包括硅氮化物或硅氧化物。上层间绝缘层345可以覆盖金属层351、352和353以及中间层间绝缘层343。下层间绝缘层341和上层间绝缘层345可以包括硅氧化物、硅氮化物或其组合。

金属层351、352和353可以包括在单元区域ca中与光电二极管303布置在一起的上单元金属层351、在外围区域pa中与晶体管310布置在一起的上外围金属层352、以及上tsv互连353。金属层351、352和353可以包括金属或金属化合物。

垂直穿过上金属层345的上过孔插塞361和363可以包括连接到上单元金属层351的上单元过孔插塞361以及连接到上tsv互连353的上tsv过孔插塞363。

上凸块371和373可以形成在上层间绝缘层345上。上凸块371和373可以包括连接到上单元过孔插塞361的上单元凸块371以及连接到上tsv过孔插塞363的上tsv凸块373。

上钝化层348可以围绕上凸块371和373的侧表面，并与其共平面。上钝化层348可以包括硅氧化物以接合到中间器件200a的中间钝化层248。

抗反射层391可以共形地形成在上基板301的整个上表面上。器件盖层392可以共形地形成在整个抗反射层391上。抗反射层391和器件盖层392的每个可以包括硅氮化物、硅氧化物和硅氮氧化物中的一种。滤色器393和微透镜394可以包括有机材料。

tsv结构400可以垂直地穿过上部器件300a和中间器件200a以电连接到下部器件100a的下tsv焊盘173。tsv结构400可以包括相对宽同时穿过上部器件300a的上部分400u以及相对窄同时穿过中间器件200a的下部分400l。上部器件300a的上tsv凸块373的一部分可以暴露到上部分400u的底部的一部分。tsv结构400的上部分400u可以通过在其间电绝缘的上tsv间隔物380而与上基板301的块体区域间隔开。tsv结构400的上部分400u的侧表面可以被下层间绝缘层341、中间层间绝缘层343和上层间绝缘层345围绕并与它们直接接触。tsv结构400的下部分400l可以通过在其间电绝缘的下tsv间隔物280而与中间基板201的块体区域间隔开。tsv结构400的下部分400l的侧表面可以被上部器件300a中的上钝化层348、中间器件200a中的中间钝化层248、上层间绝缘层245、中间层间绝缘层243、下层间绝缘层241和后表面钝化层249围绕并与它们直接接触。tsv结构400的下部分400l可以与下部器件100a的下tsv焊盘173直接接触。tsv结构400可以包括tsv插塞420和围绕tsv插塞420的tsv阻挡层410。

参照图1b，根据一个实施方式，多重堆叠器件10b可以包括下部器件100b、中间器件200a和上部器件300a，其中下部器件100b可以包括静态随机存取存储器(sram)。因此，下部器件100b可以包括在单元区域ca中的多个单元栅结构135。单元栅结构135可以形成sram单元。每个单元栅结构135可以包括单元栅绝缘层136和单元栅电极137。单元栅结构135可以包括nmos和pmos，并配置各种逻辑电路。没有描述的其它元件可以参照图1a理解。

参照图1c，根据一个实施方式的多重堆叠器件10c可以包括下部器件100c、中间器件200a和上部器件300a，其中下部器件100c可以包括磁阻随机存取存储器(mram)。因此，下部器件100c可以包括单元栅181、源极接触184和源极互连185、单元下电极186、磁阻单元187、上电极188和位线互连189。每个单元栅181可以包括单元栅绝缘层182和单元栅电极183。没有描述的其它元件可以参照图1a理解。

参照图1d，根据一个实施方式的多重堆叠器件10d可以包括下部器件100d、中间器件200b和上部器件300b。下部器件100d和中间器件200b可以通过多个凸块171、173、271和273接合。例如，与图1a至图1c中示出的中间器件200a相比，中间器件200b可以被颠倒。

与图1a中示出的下部器件100a相比，下部器件100d还可以包括垂直地穿过上层间绝缘层145以与下单元金属层151连接的下单元过孔插塞161以及在下单元过孔插塞161上的下单元凸块171。下钝化层148可以围绕下单元凸块171的侧表面。下单元凸块171和中间单元凸块271可以彼此直接接触并接合。

中间器件200b的中间tsv凸块273可以与下tsv焊盘173直接接触并接合。因此，tsv结构400的下部分400l的底部可以与中间tsv凸块273的上表面直接接触。

上部器件300b还可以包括在上钝化层348上的缓冲层347。上钝化层348和缓冲层347可以包括硅氧化物、硅氮化物或其组合。

参照图1e，根据一个实施方式的多重堆叠器件10e可以包括下部器件100e、中间器件200b和上部器件300b。下部器件100e可以包括sram。没有描述的其它元件可以参照图1d理解。

参照图1f，根据一个实施方式的多重堆叠器件10f可以包括下部器件100f、中间器件200b和上部器件300b。下部器件100f可以包括mram。没有描述的其它元件可以参照图1d理解。

图2a至图2c是根据各个实施方式的tsv结构400的沿图1a的线i-i'和ii-ii'截取的截面图和纵向截面图。如在其中可见的，上tsv间隔物380可以在平面图中是连续的，并可以完全围绕tsv结构400的邻近上基板301的上部分400u。下tsv间隔物280可以在平面图中是连续的，并可以完全围绕tsv结构的邻近中间基板201的下部分400l。如在其中还可见的，上tsv间隔物380可以在垂直于堆叠方向的第一方向上比下tsv间隔物280宽，但是可以在垂直于第一方向和堆叠方向的第二方向上具有相同的宽度。

参照图2a，tsv结构400的上部分400u和下部分400l可以分别与上tsv间隔物380和下tsv间隔物280接触，例如直接接触。

参照图2b，tsv结构400的上部分400u和下部分400l可以分别与上tsv间隔物380和下tsv间隔物280间隔开。上基板301的一部分可以在tsv结构400与上tsv间隔物380之间的空间中，和/或中间基板201的一部分可以在tsv结构400与下tsv间隔物280之间的空间中。

参照图2c，tsv结构400的上部分400u和下部分400l的一部分可以分别与上tsv间隔物380和下tsv间隔物280间隔开，另一部分可以与其接触，例如直接接触。

再次参照图2a至图2c，应当完全理解，tsv结构400以及上tsv间隔物380和下tsv间隔物280可以形成为各种形状。在所有的情况下，tsv结构400可以通过上tsv间隔物380和下tsv间隔物280分别与上基板301和中间基板201的块体区域电绝缘。

图3a至图3c示出根据一个实施方式的形成下部器件100a的方法中的阶段。图4a至图4g示出根据一个实施方式的形成中间器件200a的方法中的阶段。图5a至图5g示出根据一个实施方式的形成上部器件300a的方法中的阶段。图6a至图6d示出根据一个实施方式的通过堆叠下部器件100a、中间器件200a和上部器件300a来形成多重堆叠器件10a的方法中的阶段。

参照图3a，根据一个实施方式的形成下部器件100a的方法可以包括在下基板101中形成多个隔离区105和掩埋单元栅结构110以及在下基板101上形成外围栅结构115、位线结构120、下层间绝缘层141、模制绝缘层142和存储结构130。单元栅结构110、位线结构120和存储结构130可以形成在单元区域ca中，外围栅结构115可以形成在外围区域pa中。

形成隔离区105可以包括在下基板101中形成沟槽以及在沟槽中填充硅氧化物。

形成掩埋单元栅结构110可以包括：在下基板101中形成栅沟槽；在栅沟槽的下部分的内壁上共形地形成单元栅绝缘层111；在单元栅绝缘层111上形成填充栅沟槽的下部分的单元栅电极112；以及在单元栅绝缘层111和单元栅电极112上形成填充栅沟槽的单元栅盖层113。单元栅绝缘层111可以包括硅氧化物或金属氧化物，并可以使用氧化工艺、化学气相沉积(cvd)工艺或原子层沉积(ald)工艺形成。单元栅电极112可以包括金属或金属化合物，并可以使用物理气相沉积(pvd)工艺、cvd工艺或镀覆工艺形成。单元栅盖层113可以包括硅氮化物或硅氧化物，并可以使用cvd工艺形成。

形成外围栅结构115可以包括：在下基板101上形成绝缘层和导电层以及通过进行光刻工艺和蚀刻工艺来形成外围栅绝缘层116和外围栅电极117。外围栅绝缘层116可以包括硅氧化物或金属氧化物，并可以使用cvd工艺和ald工艺形成。外围栅电极117可以包括金属或金属化合物，并可以使用cvd工艺形成。

形成位线结构120可以包括在下基板101上形成导电的位线接触插塞121以及在位线接触插塞121上形成位线电极122。位线接触插塞121可以包括掺杂的硅、金属或金属化合物，并可以使用外延生长工艺、cvd工艺或pvd工艺形成。位线电极122可以包括金属或金属化合物，并可以使用cvd工艺或pvd工艺形成。

形成存储结构130可以包括形成穿过下层间绝缘层141以连接到下基板101的存储接触插塞131以及在模制绝缘层142中形成存储节点132。

下层间绝缘层141和模制绝缘层142的形成可以包括执行cvd工艺或涂覆工艺以形成硅氧化物。

参照图3b，形成下部器件100a的方法可以包括在模制绝缘层142和存储节点132上形成中间层间绝缘层143、盖绝缘层144、金属层151至153以及上层间绝缘层145。中间层间绝缘层143可以包括硅氧化物。盖绝缘层144可以包括比中间层间绝缘层143中的绝缘材料密度大的绝缘材料，例如硅氮化物。盖绝缘层144可以围绕金属层151至153的侧表面并与金属层151至153共平面。金属层151至153可以包括在单元区域ca中的下单元金属层151以及在外围区域pa中的下外围金属层152和下tsv互连153。金属层151至153可以包括使用cvd工艺形成的金属或金属化合物。上层间绝缘层145可以包括硅氧化物或硅氮化物。中间层间绝缘层143、盖绝缘层144和上层间绝缘层145可以使用cvd工艺形成。

参照图3c，形成下部器件100a的方法可以包括形成垂直穿过上层间绝缘层145以连接到下tsv互连153的下tsv过孔插塞163以及在下tsv过孔插塞163上形成下tsv焊盘173。下tsv过孔插塞163和下tsv焊盘173可以包括金属或金属化合物。形成下部器件100a的方法还可以包括使用cvd工艺和化学机械抛光(cmp)工艺形成与下tsv焊盘173共平面的下钝化层148。下钝化层148可以包括硅氧化物。

参照图4a，根据一个实施方式的形成中间器件200a的方法可以包括在中间基板201中形成多个隔离区205。隔离区205的形成可以包括在中间基板201中形成沟槽以及在该沟槽中填充硅氧化物。

参照图4b，形成中间器件200a的方法可以包括在中间基板201上形成下沟槽掩模281以及通过使用下沟槽掩模281作为蚀刻掩模进行蚀刻工艺而形成下tsv沟槽282。下tsv沟槽282可以比隔离区205的沟槽深，例如可以在堆叠方向上较长。下沟槽掩模281可以包括光致抗蚀剂、硅氧化物和硅氮化物中的一种或多种。然后，可以去除下沟槽掩模281。下tsv沟槽282可以在俯视图中具有四边形形状或圆形形状。也就是，附图中示出的两个沟槽可以空间地彼此连接(例如见图2a至2c)。

参照图4c，形成中间器件200a的方法可以包括在下tsv沟槽282中填充绝缘材料以形成下tsv间隔物280。下tsv间隔物280可以包括利用cvd工艺、ald工艺或涂覆工艺填充在下tsv沟槽282中的绝缘材料，例如硅氧化物或硅氮化物。然后，该方法还可以包括进行平坦化工艺诸如cmp，使得中间基板201与下tsv间隔物280共平面。

参照图4d，形成中间器件200a的方法可以包括在中间基板201上形成逻辑栅结构210、层间绝缘层241、243和245以及金属层251至253。每个逻辑栅结构210可以包括逻辑栅绝缘层211和逻辑栅电极212。逻辑栅绝缘层211可以包括使用cvd工艺形成的硅氧化物或金属氧化物。逻辑栅电极212可以包括使用cvd工艺形成的金属化合物或金属。金属层251至253可以包括中间单元金属层251、中间外围金属层252和中间tsv互连253。金属层251至253可以包括使用cvd工艺形成的金属或金属化合物。层间绝缘层241、243和245可以包括覆盖逻辑栅结构210的下层间绝缘层241、围绕金属层251至253的侧表面并与金属层251至253共平面的中间层间绝缘层243、以及上层间绝缘层245。下层间绝缘层241、中间层间绝缘层243和上层间绝缘层245可以包括使用cvd工艺形成的硅氧化物或硅氮化物。

参照图4e，形成中间器件200a的方法可以包括：形成垂直穿过上层间绝缘层245以分别电连接到中间单元金属层251和中间tsv互连253的中间过孔插塞261和263；在中间过孔插塞261和263上形成中间凸块271和273；以及形成围绕中间凸块271和273的侧表面并与中间凸块271和273共平面的中间钝化层248。中间过孔插塞261和263可以包括中间单元过孔插塞261和中间tsv过孔插塞263。中间凸块271和273可以包括中间单元凸块271和中间tsv凸块273。中间凸块271和273可以包括金属或金属化合物。中间钝化层248可以包括硅氧化物。

参照图4f，形成中间器件200a的方法可以包括将中间基板201颠倒并反向以及使中间基板201的后表面bs凹进。下tsv间隔物280的下端部分可以被暴露。在该工艺中，下tsv间隔物280的下端部分也可以被部分地去除。使中间基板201的后表面bs凹进可以包括研磨工艺、cmp工艺或蚀刻工艺。

参照图4g，形成中间器件200a的方法可以包括在中间基板201的凹进的后表面bs上形成后表面钝化层249。后表面钝化层249可以包括使用cvd工艺形成的硅氧化物。然后，该方法可以包括再次颠倒中间基板201。中间器件200a可以包括逻辑器件，例如微处理器。

参照图5a，根据一个实施方式的形成上部器件300a的方法可以包括在上基板301中形成光电二极管303和隔离区305。上基板301可以包括半导体基板诸如硅基板、硅锗基板和soi基板中的一种。光电二极管303可以包括n掺杂区和p掺杂区。隔离区305可以包括硅氧化物并具有sti形状。

参照图5b，形成上部器件300a的方法可以包括在上基板301上形成上沟槽掩模381以及通过使用上沟槽掩模381作为蚀刻掩模进行蚀刻工艺而形成上tsv沟槽382。上沟槽掩模381可以包括光致抗蚀剂、硅氧化物和硅氮化物中的一种或多种。然后，可以去除上沟槽掩模381。

参照图5c，形成上部器件300a的方法可以包括在上tsv沟槽382中填充绝缘材料以形成上tsv间隔物380。上tsv间隔物380可以包括使用cvd工艺或ald工艺形成的绝缘材料，诸如硅氧化物或硅氮化物。然后，该方法可以包括执行平坦化工艺诸如cmp工艺使得上基板301与上tsv间隔物380共平面。上tsv沟槽382可以在俯视图中具有四边形形状或圆形形状。也就是，附图中示出的两个沟槽可以空间地彼此连接(例如见图2a至2c)。

参照图5d，形成上部器件300a的方法可以包括：在上基板301上形成晶体管310；形成覆盖晶体管310的下层间绝缘层341；在下层间绝缘层341上形成金属层351至353；以及形成围绕金属层351至353的侧表面的中间层间绝缘层343。下层间绝缘层341可以包括硅氧化物。金属层351至353可以包括上单元金属层351、上外围金属层352和上tsv互连353。金属层351至353可以包括金属或金属化合物。中间层间绝缘层343可以包括硅氮化物或硅氧化物。中间层间绝缘层343可以与金属层351至353共平面。

参照图5e，形成上部器件300a的方法可以包括：在金属层351至353和中间层间绝缘层343上形成上层间绝缘层345；形成垂直穿过上层间绝缘层345的上过孔插塞361和363；在上过孔插塞361和363上分别形成上凸块371和373；以及形成围绕上凸块371和373的侧表面的上钝化层348。上层间绝缘层345可以包括硅氧化物。上过孔插塞361和363可以包括上单元过孔插塞361和上tsv过孔插塞363。上凸块371和373可以包括上单元凸块371和上tsv凸块373。上过孔插塞361和363以及上凸块371和373可以包括金属或金属化合物。

参照图5f，形成上部器件300a的方法可以包括使上基板301颠倒以及使上基板301的后表面bs凹进。在该工艺中，上tsv间隔物380的下端部分可以暴露并被部分地去除。上基板301的后表面bs的凹进可以包括研磨工艺、cmp工艺或蚀刻工艺。

参照图5g，形成上部器件300a的方法可以包括在上基板301的凹进的后表面bs上形成包裹层349。包裹层349可以包括硅氧化物以接合到中间器件200a。

参照图6a，根据一个实施方式的形成多重堆叠器件10a的方法可以包括按顺序堆叠下部器件100a、中间器件200a和上部器件300a。下部器件100a的前表面和中间器件200a的后表面可以接合，中间器件200a的前表面和上部器件300a的前表面可以接合。前表面可以指的是与其上形成隔离区105、205和305、栅结构110、150和210或晶体管310的表面靠近的表面，后表面可以指的是沿堆叠方向与前表面相反的表面。

具体地，下部器件100a的下钝化层148和中间器件200a的后表面钝化层249可以接合，中间器件200a的中间钝化层248和上部器件300a的上钝化层348可以接合。在这种情形下，下部器件100a的下tsv焊盘173和中间器件200a的下tsv间隔物280可以对准，中间器件200a的下凸块271和273以及上部器件300a的上凸块371和373可以被垂直地对准。在一个实施方式中，下凸块271和273以及上凸块371和373可以直接接合。例如，下单元凸块271和上单元凸块371可以被直接对准并接合，下tsv凸块273和上tsv凸块373可以被直接对准并接合。

参照图6b，形成多重堆叠器件10a的方法可以包括在上部器件300a的后表面上形成tsv掩模m以及通过利用tsv掩模m作为蚀刻掩模使用蚀刻工艺而形成tsv孔h，该tsv孔h穿过上基板301、上部器件300a的绝缘层341、343、345、348和349、中间器件200b的绝缘层241、243、245、248和249以及中间基板201以暴露下部器件100a的下tsv焊盘173。

tsv掩模m可以包括光致抗蚀剂、硅氧化物、硅氮化物或其堆叠的层。

在tsv孔h的内壁上，下tsv间隔物280和/或上tsv间隔物380可以被暴露。在tsv孔h中，上tsv凸块373和tsv焊盘173可以被暴露。tsv孔h的穿过上部器件300a的上部分可以比tsv孔h的穿过中间器件200a的下部分宽。换言之，上tsv凸块373可以用作用于tsv孔h的下部分的掩模。

因此，上tsv凸块373的上表面的一部分可以暴露到tsv孔h的上部分的底部，并且下tsv焊盘173的上表面的一部分可以暴露到tsv孔h的下部分的底部。下基板101、中间基板201和上基板301没有在tsv孔h中暴露。然后，可以去除tsv掩模m。

参照图6c，形成多重堆叠器件10a的方法可以包括形成tsv结构400。更具体地，该方法可以包括：在tsv孔h的内壁上共形地形成tsv阻挡层410；用金属例如铜(cu)填充tsv孔h以形成tsv插塞420；以及执行平坦化工艺诸如cmp工艺，从而形成包括tsv阻挡层410和tsv插塞420的tsv结构400。包裹层349也可以通过cmp工艺去除。tsv阻挡层410可以包括金属化合物，例如钛氮化物(tin)或钽氮化物(tan)。tsv插塞420可以包括金属，例如铜(cu)或钨(w)。tsv阻挡层410可以利用pvd工艺或cvd工艺形成，并且tsv插塞420可以通过镀覆工艺、pvd工艺或cvd工艺形成。

参照图6d，形成多重堆叠器件10a的方法可以包括在上基板301上形成抗反射层391和器件盖层392。抗反射层391可以包括硅氮化物层、硅氧化物层或其组合。器件盖层392可以包括硅氧化物层、硅氮化物层或其组合。

然后，参照图1a，形成多重堆叠器件10a的方法可以包括在器件盖层392上形成滤色器393和微透镜394。滤色器393和微透镜394可以包括有机材料。

根据实施方式，多重堆叠半导体器件能够快速且电稳定地操作，因为tsv结构可靠地电连接多重堆叠的器件。

根据实施方式，数据和信息能够被快速传输，因为多重堆叠的器件利用凸块在单元区域中直接接合。

根据实施方式，具有高深宽比的tsv结构能够与基板电绝缘，因为仅形成在基板中的tsv间隔物使tsv结构与基板电绝缘。

根据实施方式，能够形成更精细的tsv结构，因为在tsv孔中没有形成任何额外的绝缘层。

根据实施方式，能够防止孔不通(holenot-open)故障并能够降低接触电阻，因为没有额外的绝缘层形成在tsv孔中。

这里已经公开了示例实施方式，尽管采用了特定的术语，但是它们仅以一般性和描述性的含义来使用和解释，而不是为了限制的目的。在一些情况下，如到提交本申请时为止对于本领域普通技术人员来说将是显然的，结合特定实施方式描述的特征、特性和/或元件可以被单独地使用，或者可以与结合其它实施方式描述的特征、特性和/或元件结合地使用，除非另外明确地指出。因此，本领域普通技术人员将理解，可以在形式和细节上进行各种改变，而没有脱离本发明的精神和范围，本发明精神和范围在权利要求书阐述。

于2016年1月19日在韩国知识产权局提交且名称为“具有tsv结构的多重堆叠器件”的第10-2016-0006566号韩国专利申请通过引用被整体地结合于此。