一种用于减少晶圆边缘良率测试问题的方法与流程

本发明涉及半导体制造领域以及半导体测试领域，更具体地说，本发明涉及一种用于减少晶圆边缘良率测试问题的方法。

背景技术：

晶圆级测试(CP Test，也称为晶圆级测试)是半导体制造工艺的一个重要步骤。采用晶圆级测试可以获得早期的器件特征。

但是，有些产品在进行晶圆良率测试时，会遇到晶圆边缘低良率的问题，甚至有些单芯片面积大的产品良率低到5％。这是不期望出现的。

实际上，这种晶圆边缘低良率与测试扎针有关。具体地说，晶圆边缘的不完整的芯片(partial die)可以导致一次扎针时(多芯片同时测试)的其他完整的芯片直接由于不完整芯片针脚漏电，由此被直接判定失效。

图1示意性地示出了根据现有技术的金属层和钝化层的晶圆边缘曝光和洗边的距离的结示意图。如图1所示，在现有技术中，金属层和钝化层的洗边(WEE(wafer edge exposure，晶圆边缘曝光)/EBR(edge bead remove，光刻时的晶圆边缘洗边))距离是从边缘起2.8mm的范围，通孔层的光刻洗边是从边缘起1.0mm的范围。通孔钨插塞张膜时，机械设置在晶圆边缘起1.5mm的范围内不生长。这样，在边缘起1.5mm到2.8mm的范围内，物理材质是金属之间的介电层和钨插塞，通孔的钨插塞经过晶圆边缘曝光之后，晶圆边缘0-2.8mm部分的钝化层被去掉了。由此，会造成如上所述的与测试扎针有关的这种晶圆边缘低良率。

由此，在半导体测试领域中，希望能够提供一种能够有效地减少晶圆边缘良率测试问题的方法。

技术实现要素：

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够减少晶圆边缘良率测试问题的方法。

为了实现上述技术目的，根据本发明，提供了一种用于减少晶圆边缘良率测试问题的方法，包括：

第一步骤：获取对晶圆的钝化层执行光刻所将要采用的图案化光罩和图案化光阻；

第二步骤：将所述图案化光罩变成反相的以得到反相的图案化光罩，而且在保持光阻图案不变的情况下使得所述图案化光阻的正负属性变化以得到相反的图案化光阻；

第三步骤：利用所述反相的图案化光罩和所述相反的图案化光阻，对晶圆执行光刻。

优选地，在所述用于减少晶圆边缘良率测试问题的方法中，利用所述图案化光罩和所述图案化光阻对晶圆的钝化层执行光刻，将使得晶圆的钝化层的从晶圆边缘到距离晶圆边缘预定距离的半径处圆环之间的范围内的钝化层区域被去除。

优选地，在所述用于减少晶圆边缘良率测试问题的方法中，所述预定距离为2.8mm。

优选地，在所述用于减少晶圆边缘良率测试问题的方法中，所述图案化光罩形成的光罩图案变成所述反相的图案化光罩的镂空部分。

优选地，在所述用于减少晶圆边缘良率测试问题的方法中，所述反相的图案化光罩形成的光罩图案是所述图案化光罩的镂空部分。

优选地，在所述用于减少晶圆边缘良率测试问题的方法中，所述图案化光阻是正光阻，所述相反的图案化光阻是负光阻。进一步优选地，在所述用于减少晶圆边缘良率测试问题的方法中，在第二步骤中，使得所述图案化光阻从正光阻变成负光阻。即，在所述图案化光阻是正光阻的情况下，在第二步骤中，使得所述图案化光阻从正光阻变成负光阻。

优选地，在所述用于减少晶圆边缘良率测试问题的方法中，所述图案化光阻是负光阻，所述相反的图案化光阻是正光阻。进一步优选地，在所述用于减少晶圆边缘良率测试问题的方法中，在第二步骤中，使得所述图案化光阻从负光阻变成正光阻。即，在所述图案化光阻是负光阻的情况下，在第二步骤中，使得所述图案化光阻从负光阻变成正光阻。

优选地，在所述用于减少晶圆边缘良率测试问题的方法中，所述用于减少晶圆边缘良率测试问题的方法用于晶圆的晶圆级测试。

在根据本发明的用于减少晶圆边缘良率测试问题的方法中，晶圆边缘的钝化层保留下来，并且高度不会突出，不会影响晶圆后续的制程(例如测试，划片等制程)；由于钝化层保留下来，就不会发生现有技术中出现的在晶圆级测试过程中由于一起扎针时某个不完整的芯片的边缘的露出的钨而导致针与针之间的漏电，从而导致一起扎针的其他芯片被判为失效的问题。在根据本发明的用于减少晶圆边缘良率测试问题的方法中，将钝化层的光罩和光阻都变成反相的，这样既保持了晶圆中，除去边缘位置开始的预定部分(例如，2.8mm的部分)，其他部分图形不变；而从边缘起到预定部分(2.8mm的部分)，钝化层保留下来；这样就不会产生测试假失效的问题。根据本发明的用于减少晶圆边缘良率测试问题的方法可有利地用于晶圆的晶圆级测试。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据现有技术的金属层和钝化层的晶圆边缘曝光和洗边的距离的结示意图。

图2示意性地示出了根据本发明优选实施例的金属层和钝化层的晶圆边缘曝光和洗边的距离的结示意图。

图3示意性地示出了根据本发明优选实施例的用于减少晶圆边缘良率测试问题的方法的流程图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

本发明的发明人提出，在根据本发明优选实施例的用于减少晶圆边缘良率测试问题的方法中，将钝化层的光罩和光阻都变成反相的，这样既保持了晶圆中，除去边缘位置开始的预定部分，其他部分图形不变；而从边缘起到预定部分，钝化层保留下来，这样就不会产生测试假失效的问题。

图3示意性地示出了根据本发明优选实施例的用于减少晶圆边缘良率测试问题的方法的流程图。

具体地说，如图3所示，根据本发明优选实施例的用于减少晶圆边缘良率测试问题的方法包括依次执行的下述步骤：

第一步骤S1：获取对晶圆的钝化层执行光刻所将要采用的图案化光罩和图案化光阻；

优选地，其中所述图案化光阻是正光阻。

其中，利用所述图案化光罩和所述图案化光阻对晶圆的钝化层执行光刻，将使得晶圆的钝化层的从晶圆边缘到距离晶圆边缘预定距离的半径处圆环之间的范围内的钝化层区域被去除。

优选地，所述预定距离为2.8mm。当然，所述预定距离也可能是其它适当数值或数值范围。

第二步骤S2：将所述图案化光罩变成反相的以得到反相的图案化光罩，而且在保持光阻图案不变的情况下使得所述图案化光阻的正负属性变化以得到相反的图案化光阻；

对于图案化光罩的反相，具体地，所述图案化光罩形成的光罩图案变成所述反相的图案化光罩的镂空部分；而且具体地，所述反相的图案化光罩形成的光罩图案是所述图案化光罩的镂空部分。

例如，在某些具体实施例中，在所述图案化光阻是正光阻的情况下，在第二步骤S2中，使得所述图案化光阻从正光阻变成负光阻。例如，在其它具体实施例中，在所述图案化光阻是负光阻的情况下，在第二步骤S2中，使得所述图案化光阻从负光阻变成正光阻。一般，优选地，所述图案化光阻是正光阻，所述相反的图案化光阻是负光阻。

第三步骤S3：利用所述反相的图案化光罩和所述相反的图案化光阻，对晶圆执行光刻。

图2示意性地示出了根据本发明优选实施例的金属层和钝化层的晶圆边缘曝光和洗边的距离的结示意图。

如图2所示，在根据本发明优选实施例的用于减少晶圆边缘良率测试问题的方法中，晶圆边缘的钝化层保留下来，并且高度不会突出，不会影响晶圆后续的制程(例如测试，划片等制程)；由于钝化层保留下来，就不会发生现有技术中出现的在晶圆级测试过程中由于一起扎针时某个不完整的芯片的边缘的露出的钨而导致针与针之间的漏电，从而导致一起扎针的其他芯片被判为失效的问题。在根据本发明优选实施例的用于减少晶圆边缘良率测试问题的方法中，将钝化层的光罩和光阻都变成反相的，这样既保持了晶圆中，除去边缘位置开始的预定部分(例如，2.8mm的部分)，其他部分图形不变；而从边缘起到预定部分(2.8mm的部分)，钝化层保留下来；这样就不会产生测试假失效的问题。

根据本发明优选实施例的用于减少晶圆边缘良率测试问题的方法可有利地用于晶圆的晶圆级测试。

此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个元素”的引述意味着对一个或多个元素的引述，并且包括本领域技术人员已知的它的等价物。类似地，作为另一示例，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。